JPH1126580A - 半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】 【課題】 工程数の増加なしに、信頼性の高いボーダー
レス配線を形成することによって、ＬＳＩのチップ面積
を縮小し、ＬＳＩの製造コストを低減する。 【解決手段】 絶縁膜中に形成した下部開口が第１のＡ
ｌ配線と接続している接続孔に、選択気相化学成長法に
よりＡｌを成長させる際に、接続孔が完全にＡｌで満た
される時間より長く成長を行って、接続孔の上部開口か
ら突出し、該開口よりも大きな凸部を形成しておくこと
で、該凸部に接続される第２のＡｌエッチングによるパ
ターニングの際における位置合せずれが生じても、接続
孔の部分での過剰エッチングによる導電体の断面の減少
を効果的に防止して、エレクトロマイグレーション耐性
の高いボーダーレス配線を工程数を増加させることなく
達成して、製造コストの低減化を図る。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、半導体装置におけ
る配線用導体の形成方法に関する。

【０００２】

【従来の技術】ＬＳＩの高集積化、高速化のために、Ｌ
ＳＩの構造はより微細化し、それに伴って配線と接続孔
の幅が同じボーダーレス配線が用いられつつある。しか
し、上層に設ける金属配線のパターニング時に生じる位
置合せのズレによって、接続孔内の金属の一部が上層配
線形成時のエッチングによって除去され幅が狭められた
（断面積が減少した）部分が生じる。この幅の狭い部分
における通電時の電流密度は他の部分よりも大きくな
り、電流密度が過度に高い場合にはその部分でのエレク
トロマイグレーションによる断線が生じるという問題が
あった。

【０００３】同様に、上層がシリコン配線あるいはシリ
サイド配線の場合もパターニング時に生じる位置合せの
ズレによって、接続孔内のシリコンの一部が上層配線形
成時のエッチングによって除去され、これによる電流経
路の抵抗増加に起因するデバイスの動作速度低下を引き
起こすという問題があった。

【０００４】そこで、これらの問題を解決する手段とし
て、例えば特開平７−３３５７５７号公報には以下のよ
うな方法が開示されている。この方法では、まず、第１
の層間絶縁膜１０１、第２の層間絶縁膜１１１、第３の
層間絶縁膜１２１を積層した後、接続孔を開口する。続
いて、第１のアルミニウムで前記接続孔を埋め込む。

【０００５】次に、エッチングにより接続孔内のアルミ
ニウム（Ａｌ）のみを残して層間絶縁膜上のＡｌを除去
する。これによって、図４（ａ）に示すようなＡｌプラ
グ１０２を有する構造が出来上る。次に、第３の層間絶
縁膜１２１をエッチングすると、図４（ｂ）のようにＡ
ｌプラグ１０２が突出する。さらに、Ａｌプラグを覆う
ようにバリアメタル１０５と第２のＡｌ膜１０４を堆積
させると図４（ｃ）のように、Ａｌ突出部の直径は大き
くなる。第２のＡｌ膜１０４とバリアメタル１０５をパ
ターニングするために、通常のレジストプロセスにより
レジストパターンを形成する。このとき、露光時の位置
合わせのズレにより、Ａｌプラグ１０２の直上に形成し
たいパターンが位置ズレを起す。次に、ドライエッチン
グにより、第２のＡｌ膜１０４およびバリアメタル１０
５をエッチングし、第２の層間絶縁膜１１１上にバリア
メタルの残渣が残らないようにエッチング時間を過剰に
する。しかし、Ａｌプラグ周辺のＡｌ膜及びバリアメタ
ルの層厚はそれ以外の部分に比べ厚くなっているので、
Ａｌプラグの電流密度に影響を与えるような金属膜の断
面積の減少は抑えられる。従って、この方法では信頼性
の高い多層配線を形成するとができる。

【０００６】

【発明が解決しようとする課題】上述した従来例では、
信頼性の高い多層配線を形成することが可能であるが、
製造工程が多く、半導体装置の製造コストが上昇すると
いう問題点がある。

【０００７】本発明の目的は、製造コストを上昇させる
ことなく、多層配線の信頼性を確保できる半導体装置に
おける多層配線の製造方法を提供することにある。

【０００８】

【課題を解決するための手段】本発明の半導体装置の製
造方法は、基板上に、絶縁膜を介して配置された第１の
導電体と第２の導電体とを、該絶縁膜を貫通する接続孔
内に配置した接続用導電体で接続した構成の配線を形成
する工程を有する半導体装置の製造方法において、前記
基板上に、前記第１の導電体を構成する導電層形成する
工程と、該導電層上に前記絶縁膜を形成する工程と、該
絶縁膜に、該絶縁膜の上面に位置する上部開口から下面
に位置する下部開口に貫通する前記接続孔を形成する工
程と、該接続孔内に、前記下部開口において前記導電層
と接続し、前記上部開口に該開口部を覆う大きさの部分
を有する凸部を設けた接続用導電体を形成する工程と、
該接続用導電体の凸部に接続した前記第２の導電体を形
成する工程とを有することを特徴とする。

【０００９】本発明によれば、絶縁膜に設けた接続孔内
に配置される接続用導電体の接続孔の上部開口部におけ
る部分に該開口部を覆う部分を有する凸部を設けるとい
う簡便な工程変更によって、これに接続される第２の導
電体のパターニング等の際のレジスト形成時における位
置合せズレが生じた場合でも、接続用導電体に断面積が
減少した部分が形成されることを効果的に防止すること
が可能となり、工程数の増加による製造コストの上昇を
抑えつつ、信頼性の高い配線を形成することが可能とな
る。

【００１０】

【発明の実施の形態】本発明の方法の代表例を図１に示
す。図１は、半導体装置の製造方法の第１の実施形態例
における主要工程を、半導体装置の断面図として表わし
た図であり、本例は、シリコン集積回路における配線工
程に適用した場合を例示するものである。

【００１１】まず、図１（ａ）に示すように、標準的な
集積回路製作方法を用いて、第２の導電体であるＡｌ配
線の形成前までの構造を有する基板を形成する。ここ
で、１はシリコン基板、２は第１の導電体であるＡｌ配
線、３はＳｉＯ₂からなる層間絶縁膜、４は接続孔であ
る。各部の膜厚や接続孔の径等は通常のものが用いられ
ている。

【００１２】層間絶縁膜３を貫通する接続孔は、第１の
Ａｌ配線と後述の工程で設けられる第２のＡｌ配線を電
気的に接続する第３の導電体である接続用配線が設けら
れるもので、層間絶縁膜３の上面に上部開口を下面に下
部開口を有する。

【００１３】次に、図１（ｂ）に示すように、第１のＡ
ｌ配線上に選択気相化学成長法により、頭部に接続孔４
の上部開口を覆う部分を有する大きさの凸部が設けられ
たＡｌプラグ５を形成する。なお、気相化学成長前に塩
素を使ったプラズマクリーニングにより第１のＡｌ配線
上に形成された自然酸化物や接続孔４の開口時の汚染層
を除去しておくのが好ましい。

【００１４】気相化学成長は、常法により、例えばジメ
チルアルミニウムハライドを原料に、水素、アルゴン、
窒素などをキャリアガスに用い、ジメチルアルミニウム
ハライド分圧０．００５〜１０Ｔｏｒｒ、キャリアガス
流量１０〜１０００ｓｃｃｍ、成長室圧力０．０１〜１
００Ｔｏｒｒ、基板温度１００〜３００℃で行うことが
できる。成長時間を制御し、Ａｌプラグ５を接続孔４の
深さより超過して成長させると、接続孔上部開口から上
の部分では、基板に対して水平方向および垂直方向に３
次元的にＡｌが堆積し、上部開口から上の部分に突出し
た頭部（凸部）が形成される。この凸部は、接続孔４の
上部開口を覆う部分を有する大きさとして形成される。
成長時間は、所望とする凸部を形成できるように設定す
ればよく、例えば、接続孔がＡｌにより完全に満たされ
る時間より１０〜１００％長くするように設定すること
ができる。なお、１００％の成長超過時間を採用した場
合でも、凸部は３次元的に成長するため、微細パターン
が形成できないほど水平方向に、垂直方向に成長するこ
とはなく、時間の制御は極めて簡単に行うことができ
る。

【００１５】次に、図１（ｃ）に示すように、基板全面
にスパッタリングにより第２のＡｌ配線を形成するため
のＡｌ膜６を形成する。すると、Ａｌプラグ５の頭部の
凸部が位置する部分の大きさが水平、垂直方向ともにＡ
ｌ膜６の被覆によって大きくなる。更に、通常のレジス
トプロセスにより、レジスト塗布後、リソグラフィーで
レジストパターンを形成する。このレジストプロセスに
おける露光時に位置合せズレが生じた場合、レジスト７
がずれた状態で形成される。この状態で、ドライエッチ
ングでＡｌ膜６をパターニングすると図１（ｄ）の状態
が得られる。この際、層間絶縁膜３上にＡｌの残渣が残
らないように、エッチング時間を３０〜５０％過剰に設
定する。すると、レジスト７で保護されていた部分のＡ
ｌ膜に加え、Ａｌプラグ５の頭部における膜厚の厚い部
分が自己整合的に残り、その結果として、接続孔内のＡ
ｌ層をエッチングすることはない。すなわち、接続孔の
直径より大きい（接続孔の上部開口を覆う部分を有する
大きさの）凸部をＡｌプラグに形成させておくことによ
り、そこに過剰エッチングによっても除去されない厚さ
のＡｌ膜を容易に形成できる。これによって、接続孔近
傍での電流密度の上昇を招くことなくボーダーレス配線
を簡易な工程の付加で形成できるので、エレクトロマイ
グレーション耐性の高い多層配線を製造コストの上昇を
抑えつつ形成することが可能となった。

【００１６】以上の例は、気相化学成長で用いるアルミ
ニウム原料として、ジメチルアルミニウムハライドを用
いた場合を例示するものであるが、トリイソブチルアル
ミニウム、トリメチルアミンアラン等の水素化アルミニ
ウムのアミン付加体、または複数の有機アルミニウムの
混合物を用いても同様の効果がある。

【００１７】また、第１のＡｌ膜や、Ａｌプラグと第２
のＡｌ膜の間にＴｉＮ等のバリアメタル層を設けている
場合や、第１のＡｌ配線の代りに半導体層とのコンタク
トにおけるＴｉＳｉ₂、ＣｏＳｉ₂等の層を用いても、同
様の効果が得られる。さらに、選択気相化学成長前のク
リーニングとして、塩素ガスを用いたプラズマクリーニ
ングの場合を例示したが、他のハロゲン化合物等を用
い、熱、プラズマ、光などのエネルギーを与えても自然
酸化膜や汚染層の除去ができ、選択気相化学成長が行
え、同様の効果が得られる。

【００１８】更に、選択気相化学成長法以外に、選択め
っき法を用いても同様の効果を得ることができる。

【００１９】一方、導電体としては、アルミニウム以外
に、銅、金などの銅電体を使用することができる。

【００２０】次に、図２に本発明の第２の実施形態例を
示す。本例は、シリコン集積回路におけるシリコン系配
線工程に本発明を適用した場合を例示するものである。
標準的な集積回路作製方法を用いて、シリコン系配線形
成前の構造を有する基板を図２（ａ）に示す。図におい
て、１１はシリコン基板、１２は不純物をドープして形
成した拡散層、１３は層間絶縁膜、１４は接続孔であ
る。層間絶縁膜１３を貫通する接続孔１４は、拡散層１
２と後述する工程で設けられるシリコン系配線を電気的
に接続するための接続配線を通すためのものである。各
部の材質、膜厚、接続孔の径等は通常のものが用いられ
ている。

【００２１】次に、図２（ｂ）に示すように、拡散層１
２上に選択気相化学成長法により、シリコンプラグ１５
を形成する。気相化学成長前に塩素ガスを使ったクリー
ニングにより拡散層１２上に形成された自然酸化物や接
続孔１４の開口時の汚染層を除去することが好ましい。
選択気相化学成長法は、常法に応じて、例えばジシラン
ガスを原料に、ガス流量１〜１０ｓｃｃｍ、成長室圧力
０．０００１〜０．００１Ｔｏｒｒ、基板温度４００〜
７００℃で行う。成長時間を制御し、シリコンプラグ１
５を接続孔１４の深さより超過して成長させると、接続
孔上部では、基板に対して水平方向及び垂直方向に３次
元的にシリコンが堆積し、上部開口を覆う部分を有する
大きさの凸部を形成することができる。成長時間は、所
望とする大きさの凸部を形成できるように設定すればよ
く、例えば接続孔１４がシリコンで完全に満たされる時
間より１０〜１００％長く設定することができる。１０
０％の超過時間を設けても、凸部は３次元的に成長する
ため、微細パターンが形成できないほど水平方向、垂直
方向に成長することはなく、時間の制御を極めて簡単に
行うことが可能である。

【００２２】次に、図２（ｃ）に示すように、基板全面
にＣＶＤ法によりシリコン系の膜、例えば、リンを多量
にドープしたポリシリコン膜１６を堆積させる。する
と、シリコンプラグ１５の凸部の形状が水平、垂直方向
ともにポリシリコン膜１６の被覆により拡大される。更
に、通常のレジストプロセスにより、レジスト塗布後、
リソグラフィーでレジストパターンを形成する。このレ
ジストプロセスにおけるマスクの位置合せにズレが生じ
た場合、レジスト１７に位置ズレが生じる。この状態
で、ドライエッチングでポリシリコン膜１６をパターニ
ングすると図２（ｄ）に示す状態が得られる。この際、
層間絶縁膜１３上にポリシリコン膜の残渣が残らないよ
うに、エッチング時間を３０〜５０％過剰に設定する。
すると、レジスト１７で保護されていた部分のポリシリ
コン膜に加え、シリコンプラグ１５の頭部における膜厚
の厚い部分が自己整合的に残り、その結果として、接続
孔内のシリコン層をエッチングすることはない。すなわ
ち、接続孔の直径より大きい（接続孔の上部開口を覆う
部分を有する大きさの）凸部をシリコンプラグに形成さ
せておくことにより、そこに過剰エッチングによっても
除去されない厚さのシリコンを含む膜を容易に形成でき
る。これによって、接続孔近傍での電流密度の上昇を招
くことなくボーダーレス配線を簡易な工程の付加で形成
できるので、エレクトロマイグレーション耐性の高い多
層配線を製造コストの上昇を抑えつつ形成することが可
能となった。

【００２３】なお、本例では、拡散層１２とシリコンプ
ラグ１５を介して接続されるシリコン系配線をリンをド
ープしたポリシリコンを用いたが、これ以外にもタング
ステンシリサイドあるいはこの膜とポリシリコンの積層
膜などを用いることができる。

【００２４】図３に本発明の第３の実施形態例を示す。
本例はシリコン集積回路におけるコンタクト工程に適用
した場合を例示するものである。図３における、拡散層
上に予め単結晶シリコンあるいはポリシリコンでパッド
を形成しておき、その上に接続孔を開口した構成は公知
であり、公知の方法を用いて形成することができる。

【００２５】公知の材料及び方法によりシリコン基板２
１上に、拡散層２２及び接続孔２４を設けた層間絶縁膜
２２を積層した段階で、上記実施形態例２と同様にして
選択気相化学成長法を用いて層間絶縁膜から３次元的に
突き出した凸部をその頭部に有するシリコンプラグ２５
を形成する。次に、基板全面にＣＶＤ法により第２の層
間絶縁膜２６を堆積させる。その後通常のレジストプロ
セスにより、レジスト２７を塗布後、リソグラフィでコ
ンタクトパターンを形成する。この時、位置合せズレが
生じていると、図３（ｂ）に示すように、シリコンプラ
グの中心からオフセットされてコンタクトホールパター
ンが形成される。続いて、ドライエッチングにより第２
の層間絶縁膜２６をエッチングして第２の接続孔２８を
形成する。この際、コンタクトホールパターンの位置合
せズレが生じていても、その下のシリコンプラグ２５の
頭部に３次元的に突き出した凸部が形成されていること
によってエッチングがそこで停止され、第１の層間絶縁
膜２３がエッチングされるとはない。コンタクトホール
パターンの位置合せズレをどの程度まで許容できるかは
シリコンプラグ２５の上端が接続孔２４の端から水平方
向へ突き出す量で決定される。この水平方向の突き出し
量が多くなるとほどコンタクトホールパターンの位置合
せズレを許容できる値が大きくなるので隣接する２つの
シリコンプラグの間隔２９を狭くすることが肝要であ
る。

【００２６】ところで、このシリコンプラグは全面にポ
リシリコンを堆積した後に通常のレジストプロセスでレ
ジストパターンを形成し、ドライエッチングで不要部分
を除去するという工程フローでも形成できる。この場合
は隣接する２つのシリコンプラグの間隔２９は、リソグ
ラフィ工程によって制限され、露光に用いる波長と、同
程度以下の間隔とすることは困難である。一方、本例で
示したように、シリコンプラグ２５を選択気相化学成長
法で形成する場合は、頭部の凸部における水平方向の突
き出し量は成長時間を制御することによって厳密に制御
することができる。従って、２つのシリコンプラグ間の
間隔２９はプラグ同士が接触する寸前まで狭くすること
ができる。言い換えればコンタクトホールパターンの位
置合せズレを許容できる値を限界まで大きくすることが
できる。

【００２７】

【発明の効果】以上説明したように、本発明によれば、
工程数の増加なしに、信頼性の高いボーダーレス配線を
形成することができ、ＬＳＩのチップ面積を縮小可能と
なるので、ＬＳＩの製造コストを低減するという効果を
得ることができる。また、本発明によれば、パターンの
位置合せズレの許容範囲を拡大させることができるの、
ＬＳＩチップ面積を縮小することができ、この点からも
ＬＳＩの製造コストを低減することができる。

【図面の簡単な説明】

【図１】本発明の方法における主要工程を説明するため
の図である。

【図２】本発明の方法における主要工程を説明するため
の図である。

【図３】本発明の方法における主要工程を説明するため
の図である。

【図４】従来の方法における主要工程を説明するための
図である。

【符号の説明】

１、１１、２１、１００ シリコン基板 ２ 第１のＡｌ配線 ３、１３、２３ 層間絶縁膜 ４、１４、２４ 接続孔 ５、１０２ Ａｌプラグ ６、 第２のＡｌ配線 ７、１７、２７、１０３ レジスト １２、２２ 拡散層 １６ ポリシリコン層 ２５ シリコンプラグ ２６、１１１ 第２の層間絶縁膜 ２８ 第２の接続孔 ２９ 隣接するシリコンプラグ間の距離 １０１ 第１の層間絶縁膜 １０４ 第２のＡｌ膜 １０５ バリアメタル １２１ 第３の層間絶縁膜

Claims (7)

【特許請求の範囲】
1. 【請求項１】 基板上に、絶縁膜を介して配置された第
   １の導電体と第２の導電体とを、該絶縁膜を貫通する接
   続孔内に配置した接続用導電体で接続した構成の配線を
   形成する工程を有する半導体装置の製造方法において、 前記基板上に、前記第１の導電体を構成する導電層形成
   する工程と、 該導電層上に前記絶縁膜を形成する工程と、 該絶縁膜に、該絶縁膜の上面に位置する上部開口から下
   面に位置する下部開口に貫通する前記接続孔を形成する
   工程と、 該接続孔内に、前記下部開口において前記導電層と接続
   し、前記上部開口に該開口部を覆う大きさの部分を有す
   る凸部を設けた接続用導電体を形成する工程と、 該接続用導電体の凸部に接続した前記第２の導電体を形
   成する工程とを有することを特徴とする半導体装置の製
   造方法。
2. 【請求項２】 前記接続用導電体が、選択気相化学成長
   法を用いて形成される請求項１に記載の半導体装置の製
   造方法。
3. 【請求項３】 前記第１及び第２の導電体がアルミニウ
   ム、銅、金またはシリコンから形成される請求項１また
   は２に記載の半導体装置の製造方法。
4. 【請求項４】 前記第２の導電体が、レジストを用いた
   方法によりパターニングされている請求項１〜３のいず
   れかに記載の半導体装置製造方法。
5. 【請求項５】 前記接続用導電体が設けられた前記絶縁
   膜上に、第２の絶縁膜を形成する工程と、該第２の絶縁
   膜に、該接続用導電体の有する凸部に接続し、該凸部の
   径よりも小さな径の第２の接続孔を設け、該第２の接続
   孔内に前記の第２の導電体を設ける工程を更に有する請
   求項１〜４のいずれかに記載の半導体装置の製造方法。
6. 【請求項６】 前記第１の導電体が、半導体基板の所定
   部に不純物を多量のドープして導電性領域とした部分か
   らなる請求項１〜５のいずれかに記載の半導体装置の製
   造方法。
7. 【請求項７】 第２の導電体の主成分がシリコンである
   請求項１〜６のいずれかに記載の半導体装置の製造方
   法。