JPH04260355A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH04260355A JPH04260355A JP2204891A JP2204891A JPH04260355A JP H04260355 A JPH04260355 A JP H04260355A JP 2204891 A JP2204891 A JP 2204891A JP 2204891 A JP2204891 A JP 2204891A JP H04260355 A JPH04260355 A JP H04260355A
- Authority
- JP
- Japan
- Prior art keywords
- film
- tungsten
- conductive film
- manufacturing
- conductive
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 21
- 239000004065 semiconductor Substances 0.000 title claims abstract description 13
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims abstract description 35
- 239000010937 tungsten Substances 0.000 claims abstract description 35
- 229910052721 tungsten Inorganic materials 0.000 claims abstract description 35
- 238000000034 method Methods 0.000 claims abstract description 14
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 claims description 8
- 238000005229 chemical vapour deposition Methods 0.000 claims description 6
- 229910052710 silicon Inorganic materials 0.000 claims description 6
- 239000010703 silicon Substances 0.000 claims description 6
- 239000011800 void material Substances 0.000 abstract description 3
- 238000005530 etching Methods 0.000 abstract description 2
- 238000009413 insulation Methods 0.000 abstract 3
- 239000000126 substance Substances 0.000 abstract 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 15
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 12
- 229910052681 coesite Inorganic materials 0.000 description 6
- 229910052906 cristobalite Inorganic materials 0.000 description 6
- 238000010586 diagram Methods 0.000 description 6
- 239000000377 silicon dioxide Substances 0.000 description 6
- 235000012239 silicon dioxide Nutrition 0.000 description 6
- 229910052682 stishovite Inorganic materials 0.000 description 6
- 229910052905 tridymite Inorganic materials 0.000 description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- 238000004544 sputter deposition Methods 0.000 description 3
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は、コンタクトホール内に
ＣＶＤ法によってタングステン配線層を形成する工程を
有する半導体装置の製造方法に関する。
ＣＶＤ法によってタングステン配線層を形成する工程を
有する半導体装置の製造方法に関する。
【０００２】半導体集積回路の高集積化に伴い、コンタ
クトホールのアスペクト比が高くなり、従来のスパッタ
法で形成したアルミニウム配線層ではカバレッジ率が低
く、ボイド等が発生し易くて平坦な配線層を形成するこ
とができず、安定したコンタクトを得ることができなく
なってきている。
クトホールのアスペクト比が高くなり、従来のスパッタ
法で形成したアルミニウム配線層ではカバレッジ率が低
く、ボイド等が発生し易くて平坦な配線層を形成するこ
とができず、安定したコンタクトを得ることができなく
なってきている。
【０００３】このため、ＣＶＤ法等により、コンタクト
ホール内への埋め込みを行って平坦な配線層を形成する
ことができる半導体装置の製造方法が要求されている。
ホール内への埋め込みを行って平坦な配線層を形成する
ことができる半導体装置の製造方法が要求されている。
【０００４】
【従来の技術】図３は従来の半導体装置の製造方法を説
明する図である。図示例の製造方法はＭＯＳトランジス
タ等の製造方法に適用することができる。図３において
、３１はシリコン膜、３２はＳｉＯ２ 等からなる絶縁
性膜、３３は絶縁性膜３２に形成されたコンタクトホー
ル、３４はチタンナイトライド膜、３５はタングステン
膜である。
明する図である。図示例の製造方法はＭＯＳトランジス
タ等の製造方法に適用することができる。図３において
、３１はシリコン膜、３２はＳｉＯ２ 等からなる絶縁
性膜、３３は絶縁性膜３２に形成されたコンタクトホー
ル、３４はチタンナイトライド膜、３５はタングステン
膜である。
【０００５】次に、その製造方法について説明する。ま
ず、図３（ａ）に示すように、例えばＣＶＤ法によりシ
リコン膜３１上にＳｉＯ２ を堆積して絶縁性膜３２を
形成し、例えばＲＩＥにより絶縁性膜３２をエッチング
してシリコン膜３１が露出されるコンタクトホール３３
を形成した後、例えばスパッタ法によりコンタクトホー
ル３３内のシリコン膜３１とコンタクトを取るように全
面にＴｉＮを堆積してチタンナイトライド膜３４を形成
する。なお、ここで全面に形成したチタンナイトライド
膜３４はタングステン膜３５が絶縁性膜３２から剥がれ
ないように密着させるために形成している。
ず、図３（ａ）に示すように、例えばＣＶＤ法によりシ
リコン膜３１上にＳｉＯ２ を堆積して絶縁性膜３２を
形成し、例えばＲＩＥにより絶縁性膜３２をエッチング
してシリコン膜３１が露出されるコンタクトホール３３
を形成した後、例えばスパッタ法によりコンタクトホー
ル３３内のシリコン膜３１とコンタクトを取るように全
面にＴｉＮを堆積してチタンナイトライド膜３４を形成
する。なお、ここで全面に形成したチタンナイトライド
膜３４はタングステン膜３５が絶縁性膜３２から剥がれ
ないように密着させるために形成している。
【０００６】そして、ＣＶＤ法によりチタンナイトライ
ド膜３４を介してシリコン膜３１とコンタクトを取るよ
うにチタンナイトライド膜３４上全面にＷを堆積してタ
ングステン膜３５を形成することにより、図３（ｂ）に
示すような配線構造を得ることができる。
ド膜３４を介してシリコン膜３１とコンタクトを取るよ
うにチタンナイトライド膜３４上全面にＷを堆積してタ
ングステン膜３５を形成することにより、図３（ｂ）に
示すような配線構造を得ることができる。
【０００７】上記したＣＶＤ法によってタングステン膜
３５を形成する従来の半導体装置の製造方法は、ＣＶＤ
法によってアルミニウム膜を形成する場合よりもカバレ
ッジ率を高くすることができるという利点がある。
３５を形成する従来の半導体装置の製造方法は、ＣＶＤ
法によってアルミニウム膜を形成する場合よりもカバレ
ッジ率を高くすることができるという利点がある。
【０００８】
【発明が解決しようとする課題】しかしながら、上記し
た従来の半導体装置の製造方法は、コンタクトホール３
３内から絶縁性膜３２上まで全面にチタンナイトライド
膜３４を形成しており、このチタンナイトライド膜３４
上全面にタングステン膜３５を形成していたため、近時
の厳しい微細化の要求に伴い、図４に示すように、タン
グステン膜３５表面にボイド４０（段差）が生じ、タン
グステン膜３５表面平坦化を行い難いという問題があっ
た。なお、図４において、４１は２層目のＳｉＯ２ 等
からなる絶縁性膜である。
た従来の半導体装置の製造方法は、コンタクトホール３
３内から絶縁性膜３２上まで全面にチタンナイトライド
膜３４を形成しており、このチタンナイトライド膜３４
上全面にタングステン膜３５を形成していたため、近時
の厳しい微細化の要求に伴い、図４に示すように、タン
グステン膜３５表面にボイド４０（段差）が生じ、タン
グステン膜３５表面平坦化を行い難いという問題があっ
た。なお、図４において、４１は２層目のＳｉＯ２ 等
からなる絶縁性膜である。
【０００９】そこで本発明は、タングステン膜表面の平
坦化を実現することができ、タングステン膜上にボイド
を発生し難くすることができる半導体装置の製造方法を
提供することを目的としている。
坦化を実現することができ、タングステン膜上にボイド
を発生し難くすることができる半導体装置の製造方法を
提供することを目的としている。
【００１０】
【課題を解決するための手段】本発明による半導体装置
の製造方法は上記目的達成のため、第１の導電性膜上に
絶縁性膜及び該第１の導電性膜よりもタングステン成長
速度が遅い第２の導電性膜を形成する工程と、該第２の
導電性膜及び該絶縁性膜をエッチングして該第１の導電
性膜が露出される開口部を形成する工程と、該第１、第
２の導電性膜上に化学気相成長法によりタングステンを
成長させてタングステン膜を形成する工程とを含むもの
である。
の製造方法は上記目的達成のため、第１の導電性膜上に
絶縁性膜及び該第１の導電性膜よりもタングステン成長
速度が遅い第２の導電性膜を形成する工程と、該第２の
導電性膜及び該絶縁性膜をエッチングして該第１の導電
性膜が露出される開口部を形成する工程と、該第１、第
２の導電性膜上に化学気相成長法によりタングステンを
成長させてタングステン膜を形成する工程とを含むもの
である。
【００１１】本発明に係る第１の導電性膜には、ＴｉＮ
膜、ＴｉＷ膜、ＴｉＮ膜／Ｔｉ膜等が挙げられる。本発
明に係る第２の導電性膜には、Ｓｉ膜、Ｗ膜、シリサイ
ド膜等が挙げられる。
膜、ＴｉＷ膜、ＴｉＮ膜／Ｔｉ膜等が挙げられる。本発
明に係る第２の導電性膜には、Ｓｉ膜、Ｗ膜、シリサイ
ド膜等が挙げられる。
【００１２】
【作用】本発明では、図２に示すように、ＴｉＮからな
る第２の導電性膜３よりもＷ成長速度が速くＷ成長し易
いＳｉからなる第１の導電性膜１に直接Ｗを成長するよ
うにしたため、従来のＴｉＮ膜上のみにＷを形成してい
た場合よりもコンタクトホール４内にＷを速く成長させ
て速く埋め込むことができる。このため、コンタクトホ
ール４部でタングステン膜５表面に段差（ボイド）を生
じ難くすることができ、タングステン膜５表面の平坦化
を実現することができる。
る第２の導電性膜３よりもＷ成長速度が速くＷ成長し易
いＳｉからなる第１の導電性膜１に直接Ｗを成長するよ
うにしたため、従来のＴｉＮ膜上のみにＷを形成してい
た場合よりもコンタクトホール４内にＷを速く成長させ
て速く埋め込むことができる。このため、コンタクトホ
ール４部でタングステン膜５表面に段差（ボイド）を生
じ難くすることができ、タングステン膜５表面の平坦化
を実現することができる。
【００１３】
【実施例】以下、本発明を図面に基づいて説明する。図
１及び図２は本発明に係る半導体装置の製造方法の一実
施例を説明する図である。図示例の製造方法はＭＯＳト
ランジスタ等の製造方法に適用することができる。これ
らの図において、１はタングステン成長速度が速くタン
グステン成長し易いＳｉ等からなる第１の導電性膜、２
はＳｉＯ２ 等からなる絶縁性膜、３は第１の導電性膜
１よりもタングステン成長速度が遅くタングステン成長
し難いＴｉＮ等からなる第２の導電性膜、４は第２の導
電性膜３及び絶縁性膜２に形成されたコンタクトホール
、５はコンタクトホール４を介して第１の導電性膜１と
コンタクトを取るように形成されたタングステン膜であ
る。
１及び図２は本発明に係る半導体装置の製造方法の一実
施例を説明する図である。図示例の製造方法はＭＯＳト
ランジスタ等の製造方法に適用することができる。これ
らの図において、１はタングステン成長速度が速くタン
グステン成長し易いＳｉ等からなる第１の導電性膜、２
はＳｉＯ２ 等からなる絶縁性膜、３は第１の導電性膜
１よりもタングステン成長速度が遅くタングステン成長
し難いＴｉＮ等からなる第２の導電性膜、４は第２の導
電性膜３及び絶縁性膜２に形成されたコンタクトホール
、５はコンタクトホール４を介して第１の導電性膜１と
コンタクトを取るように形成されたタングステン膜であ
る。
【００１４】次に、その製造方法について説明する。ま
ず、図１（ａ）に示すように、例えばＣＶＤ法によりＳ
ｉからなる第１の導電性膜１上にＳｉＯ２を堆積して膜
厚８０００Å程度の絶縁性膜２を形成する。
ず、図１（ａ）に示すように、例えばＣＶＤ法によりＳ
ｉからなる第１の導電性膜１上にＳｉＯ２を堆積して膜
厚８０００Å程度の絶縁性膜２を形成する。
【００１５】次に、図１（ｂ）に示すように、例えばス
パッタ法により絶縁性膜２上にＴｉＮを堆積して膜厚
５００Å程度の第２の導電性膜３を形成する。
パッタ法により絶縁性膜２上にＴｉＮを堆積して膜厚
５００Å程度の第２の導電性膜３を形成する。
【００１６】次に、図１（ｃ）に示すように、例えばＲ
ＩＥによりＴｉＮからなる第２の導電性膜３及びＳｉＯ
２ からなる絶縁性膜２を異方性エッチングしてＳｉか
らなる第１の導電性膜１が露出される ０．７μｍ角程
度のコンタクトホール４を形成する。
ＩＥによりＴｉＮからなる第２の導電性膜３及びＳｉＯ
２ からなる絶縁性膜２を異方性エッチングしてＳｉか
らなる第１の導電性膜１が露出される ０．７μｍ角程
度のコンタクトホール４を形成する。
【００１７】次に、図２（ｅ）に示すように、ＷＦ６
ガスを１２ｓｃｃｍ、ＳｉＨ４ ガスを１０ｓｃｃｍ、
Ｈ２ ガスを２００ｓｃｃｍ 、基板温度を３００ ℃
、圧力を２００ｍＴｏｒｒ、成長時間を１分間とし、Ｃ
ＶＤ法によりコンタクトホール４内のＳｉからなる第１
の導電性膜１及びＴｉＮからなる第２の導電性膜３上に
Ｗを成長して、第２の導電性膜３上に膜厚 １００Å程
度のタングステン膜５を形成するとともに、第１の導電
性膜１上に膜厚４０００Å程度のタングステン膜５を形
成する。なお、ここでは図２（ｄ）に示すように、最初
Ｗ成長し易いコンタクトホール４内のＳｉからなる第１
の導電性膜１上のみＷが成長し、Ｗ成長し難いＴｉＮか
らなる第２の導電性膜３上にはＷが成長しない。
ガスを１２ｓｃｃｍ、ＳｉＨ４ ガスを１０ｓｃｃｍ、
Ｈ２ ガスを２００ｓｃｃｍ 、基板温度を３００ ℃
、圧力を２００ｍＴｏｒｒ、成長時間を１分間とし、Ｃ
ＶＤ法によりコンタクトホール４内のＳｉからなる第１
の導電性膜１及びＴｉＮからなる第２の導電性膜３上に
Ｗを成長して、第２の導電性膜３上に膜厚 １００Å程
度のタングステン膜５を形成するとともに、第１の導電
性膜１上に膜厚４０００Å程度のタングステン膜５を形
成する。なお、ここでは図２（ｄ）に示すように、最初
Ｗ成長し易いコンタクトホール４内のＳｉからなる第１
の導電性膜１上のみＷが成長し、Ｗ成長し難いＴｉＮか
らなる第２の導電性膜３上にはＷが成長しない。
【００１８】そして、更に連続して基板温度を ４００
℃、ＳｉＨ４ガス流量を５ｓｃｃｍ、成長時間を３分間
とし（他のＷ成長条件は上記した条件と同じ）、ＣＶＤ
法によりＳｉからなる第１の導電性膜１及びＴｉＮから
なる第２の導電性膜３上に更にＷを成長することにより
、図２（ｆ）に示すような配線構造を得ることができる
。
℃、ＳｉＨ４ガス流量を５ｓｃｃｍ、成長時間を３分間
とし（他のＷ成長条件は上記した条件と同じ）、ＣＶＤ
法によりＳｉからなる第１の導電性膜１及びＴｉＮから
なる第２の導電性膜３上に更にＷを成長することにより
、図２（ｆ）に示すような配線構造を得ることができる
。
【００１９】すなわち、本実施例では、ＴｉＮからなる
第２の導電性膜３よりもＷ成長速度が速くＷ成長し易い
Ｓｉからなる第１の導電性膜１に直接Ｗを成長するよう
にしたため、従来のＴｉＮ膜上のみにＷを形成していた
場合よりもコンタクトホール４内にＷを速く成長させて
速く埋め込むことができる。このため、コンタクトホー
ル４部でタングステン膜５表面に段差（ボイド）を生じ
難くすることができ、タングステン膜５表面の平坦化を
実現することができる。
第２の導電性膜３よりもＷ成長速度が速くＷ成長し易い
Ｓｉからなる第１の導電性膜１に直接Ｗを成長するよう
にしたため、従来のＴｉＮ膜上のみにＷを形成していた
場合よりもコンタクトホール４内にＷを速く成長させて
速く埋め込むことができる。このため、コンタクトホー
ル４部でタングステン膜５表面に段差（ボイド）を生じ
難くすることができ、タングステン膜５表面の平坦化を
実現することができる。
【００２０】また、コンタクトホール４部ではないＳｉ
Ｏ２ からなる絶縁性膜２上にＴｉＮからなる第２の導
電性膜３を形成したため、タングステン膜５をＳｉＯ２
からなる絶縁性膜２から剥がれ難くすることができる
。
Ｏ２ からなる絶縁性膜２上にＴｉＮからなる第２の導
電性膜３を形成したため、タングステン膜５をＳｉＯ２
からなる絶縁性膜２から剥がれ難くすることができる
。
【００２１】
【発明の効果】本発明によれば、タングステン膜表面の
平坦化を実現することができ、タングステン膜上にボイ
ドを発生し難くすることができることができるという効
果がある。
平坦化を実現することができ、タングステン膜上にボイ
ドを発生し難くすることができることができるという効
果がある。
【図１】一実施例の製造方法を説明する図である。
【図２】一実施例の製造方法を説明する図である。
【図３】従来例の製造方法を説明する図である。
【図４】従来例の課題を説明する図である。
１ 第１の導電性膜
２ 絶縁性膜
３ 第２の導電性膜
４ コンタクトホール
５ タングステン膜
Claims (2)
- 【請求項１】 第１の導電性膜（１）上に絶縁性膜（
２）及び該第１の導電性膜（１）よりもタングステン成
長速度が遅い第２の導電性膜（３）を形成する工程と、
該第２の導電性膜（３）及び該絶縁性膜（２）をエッチ
ングして該第１の導電性膜（１）が露出される開口部（
４）を形成する工程と、該第１、第２の導電性膜（１、
３）上に化学気相成長法によりタングステンを成長させ
てタングステン膜（５）を形成する工程とを含むことを
特徴とする半導体装置の製造方法。 - 【請求項２】 前記第１の導電性膜（１）がシリコン
からなり、前記第２の導電性膜（３）がチタンナイトラ
イドからなることを特徴とする請求項１記載の半導体装
置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3022048A JP2702293B2 (ja) | 1991-02-15 | 1991-02-15 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3022048A JP2702293B2 (ja) | 1991-02-15 | 1991-02-15 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04260355A true JPH04260355A (ja) | 1992-09-16 |
| JP2702293B2 JP2702293B2 (ja) | 1998-01-21 |
Family
ID=12072043
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3022048A Expired - Lifetime JP2702293B2 (ja) | 1991-02-15 | 1991-02-15 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2702293B2 (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03234026A (ja) * | 1990-02-09 | 1991-10-18 | Seiko Epson Corp | 半導体装置 |
-
1991
- 1991-02-15 JP JP3022048A patent/JP2702293B2/ja not_active Expired - Lifetime
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03234026A (ja) * | 1990-02-09 | 1991-10-18 | Seiko Epson Corp | 半導体装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2702293B2 (ja) | 1998-01-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2889430B2 (ja) | コンタクト部形成方法 | |
| JPH04142061A (ja) | タングステンプラグの形成方法 | |
| JP2000306997A (ja) | バリアメタル層を有する半導体装置及びその製造方法 | |
| JPH1012732A (ja) | 半導体装置の製造方法 | |
| JPH05347269A (ja) | 半導体装置の製造方法 | |
| JPH08288390A (ja) | 半導体装置およびその製造方法 | |
| JP2751606B2 (ja) | 配線の形成方法 | |
| JPH04260355A (ja) | 半導体装置の製造方法 | |
| JPS6355932A (ja) | 半導体装置の製造方法 | |
| KR930000309B1 (ko) | 반도체 장치의 제조방법 | |
| JP2733396B2 (ja) | 半導体装置の製造方法 | |
| JPH053170A (ja) | ブランケツトタングステンプラグ形成法 | |
| JP3206943B2 (ja) | Ｓｏｉ基板の製法および半導体装置 | |
| JPH0529470A (ja) | 配線の形成方法 | |
| JP3018408B2 (ja) | 半導体装置の製造方法 | |
| JPH0529316A (ja) | 半導体装置の製造方法 | |
| JPH0529478A (ja) | 半導体装置の製造方法 | |
| JPH04298031A (ja) | ＴｉＷ／Ａｌ積層配線上のタングステン選択成長方法 | |
| JPH0562929A (ja) | 半導体装置の製造方法 | |
| JPH03280545A (ja) | 半導体装置の配線形成方法 | |
| JP2706388B2 (ja) | 半導体装置の製造方法 | |
| JP3206944B2 (ja) | 半導体装置 | |
| JPH053171A (ja) | タングステンプラグの形成方法 | |
| JPH0536628A (ja) | 半導体装置およびその製造方法 | |
| JPH0451525A (ja) | 半導体装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19970909 |