JPH10335640A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法Info
- Publication number
- JPH10335640A JPH10335640A JP9140364A JP14036497A JPH10335640A JP H10335640 A JPH10335640 A JP H10335640A JP 9140364 A JP9140364 A JP 9140364A JP 14036497 A JP14036497 A JP 14036497A JP H10335640 A JPH10335640 A JP H10335640A
- Authority
- JP
- Japan
- Prior art keywords
- oxide film
- silicon
- layer
- gate electrode
- silicon oxide
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims description 26
- 238000004519 manufacturing process Methods 0.000 title claims description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 48
- 229910052814 silicon oxide Inorganic materials 0.000 claims abstract description 48
- 238000009792 diffusion process Methods 0.000 claims abstract description 44
- 229910021332 silicide Inorganic materials 0.000 claims abstract description 30
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims abstract description 30
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims abstract description 23
- 229910052799 carbon Inorganic materials 0.000 claims abstract description 23
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 21
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 21
- 239000010703 silicon Substances 0.000 claims abstract description 21
- 238000002955 isolation Methods 0.000 claims abstract description 19
- 239000000758 substrate Substances 0.000 claims abstract description 17
- 125000006850 spacer group Chemical group 0.000 claims abstract description 9
- 238000000034 method Methods 0.000 claims description 11
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 6
- 229910003460 diamond Inorganic materials 0.000 claims 1
- 239000010432 diamond Substances 0.000 claims 1
- 230000006866 deterioration Effects 0.000 abstract description 11
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 abstract description 10
- 230000000694 effects Effects 0.000 abstract description 6
- 230000015556 catabolic process Effects 0.000 abstract description 3
- 239000010408 film Substances 0.000 description 84
- 239000010410 layer Substances 0.000 description 76
- 229910052581 Si3N4 Inorganic materials 0.000 description 12
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 12
- 238000010438 heat treatment Methods 0.000 description 8
- 239000007789 gas Substances 0.000 description 7
- 230000001965 increasing effect Effects 0.000 description 7
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 6
- 238000005229 chemical vapour deposition Methods 0.000 description 6
- 239000011229 interlayer Substances 0.000 description 6
- 229910052751 metal Inorganic materials 0.000 description 6
- 239000002184 metal Substances 0.000 description 6
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 4
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 4
- 239000012535 impurity Substances 0.000 description 4
- 229910000077 silane Inorganic materials 0.000 description 4
- 239000010936 titanium Substances 0.000 description 4
- 229910052719 titanium Inorganic materials 0.000 description 4
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 3
- 230000000052 comparative effect Effects 0.000 description 3
- 239000013078 crystal Substances 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 238000001312 dry etching Methods 0.000 description 3
- 150000004767 nitrides Chemical class 0.000 description 3
- 239000001301 oxygen Substances 0.000 description 3
- 229910052760 oxygen Inorganic materials 0.000 description 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 2
- 229910021529 ammonia Inorganic materials 0.000 description 2
- 238000000137 annealing Methods 0.000 description 2
- 229910052785 arsenic Inorganic materials 0.000 description 2
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 2
- 239000012298 atmosphere Substances 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 239000001257 hydrogen Substances 0.000 description 2
- 229910052739 hydrogen Inorganic materials 0.000 description 2
- VNWKTOKETHGBQD-UHFFFAOYSA-N methane Chemical compound C VNWKTOKETHGBQD-UHFFFAOYSA-N 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 239000012299 nitrogen atmosphere Substances 0.000 description 2
- 238000002161 passivation Methods 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 238000005979 thermal decomposition reaction Methods 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- NLXLAEXVIDQMFP-UHFFFAOYSA-N Ammonium chloride Substances [NH4+].[Cl-] NLXLAEXVIDQMFP-UHFFFAOYSA-N 0.000 description 1
- VHUUQVKOLVNVRT-UHFFFAOYSA-N Ammonium hydroxide Chemical compound [NH4+].[OH-] VHUUQVKOLVNVRT-UHFFFAOYSA-N 0.000 description 1
- CURLTUGMZLYLDI-UHFFFAOYSA-N Carbon dioxide Chemical compound O=C=O CURLTUGMZLYLDI-UHFFFAOYSA-N 0.000 description 1
- PXGOKWXKJXAPGV-UHFFFAOYSA-N Fluorine Chemical compound FF PXGOKWXKJXAPGV-UHFFFAOYSA-N 0.000 description 1
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 235000011114 ammonium hydroxide Nutrition 0.000 description 1
- 229910002090 carbon oxide Inorganic materials 0.000 description 1
- 230000006378 damage Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000010893 electron trap Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 229910052731 fluorine Inorganic materials 0.000 description 1
- 239000011737 fluorine Substances 0.000 description 1
- NBVXSUQYWXRMNV-UHFFFAOYSA-N fluoromethane Chemical compound FC NBVXSUQYWXRMNV-UHFFFAOYSA-N 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 239000011259 mixed solution Substances 0.000 description 1
- 238000010137 moulding (plastic) Methods 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 230000035699 permeability Effects 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 239000003870 refractory metal Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000002230 thermal chemical vapour deposition Methods 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/564—Details not otherwise provided for, e.g. protection against moisture
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3157—Partial encapsulation or coating
- H01L23/3192—Multilayer coating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Formation Of Insulating Films (AREA)
Abstract
(57)【要約】
【課題】 本発明は、高集積化が可能な微細なＭＯＳＦ
ＥＴ等の半導体装置構造において、拡散層およびゲート
電極上に薄膜シリサイドを設けた場合であっても、低抵
抗を維持しながらホットキャリア劣化を効果的に低減す
ることを目的とする。さらに、本発明は酸化シリコン層
等からの応力に耐え信頼性の高い半導体装置を提供する
ことを目的とする。 【解決手段】 シリコン基板と、このシリコン基板上に
形成された素子分離用シリコン酸化膜、拡散層、ゲート
酸化膜およびゲート電極を有する半導体装置において、
前記素子分離用シリコン酸化膜、拡散層、ゲート酸化膜
およびゲート電極を覆うダイアモンドライクカーボン層
を有する。
ＥＴ等の半導体装置構造において、拡散層およびゲート
電極上に薄膜シリサイドを設けた場合であっても、低抵
抗を維持しながらホットキャリア劣化を効果的に低減す
ることを目的とする。さらに、本発明は酸化シリコン層
等からの応力に耐え信頼性の高い半導体装置を提供する
ことを目的とする。 【解決手段】 シリコン基板と、このシリコン基板上に
形成された素子分離用シリコン酸化膜、拡散層、ゲート
酸化膜およびゲート電極を有する半導体装置において、
前記素子分離用シリコン酸化膜、拡散層、ゲート酸化膜
およびゲート電極を覆うダイアモンドライクカーボン層
を有する。
Description
【０００１】
【発明の属する技術分野】本発明は半導体装置並びにそ
の製造方法に関し、特にＭＯＳＦＥＴの層間絶縁膜形成
法に関する。
の製造方法に関し、特にＭＯＳＦＥＴの層間絶縁膜形成
法に関する。
【０００２】
【従来の技術】ＭＯＳＦＥＴにバイアスを印加すると、
しきい値電圧、相互インダクタンスおよびオン電流等が
時間と共に変動する現象が見られる。これは、ホットキ
ャリア効果とよばれ、デバイスの信頼性を低下させるの
で問題となっている。現在、ホットキャリア効果は、ゲ
ート長が１μｍ以下となると特に顕著になり、ＭＯＳＦ
ＥＴの微細化にとって、最も深刻な制限要因になってい
る。特に、ホットキャリア効果によるゲート酸化膜の破
壊現象は微細トランジスタにとって大きな問題となって
いる（以後、ホットキャリア劣化と呼ぶ）。
しきい値電圧、相互インダクタンスおよびオン電流等が
時間と共に変動する現象が見られる。これは、ホットキ
ャリア効果とよばれ、デバイスの信頼性を低下させるの
で問題となっている。現在、ホットキャリア効果は、ゲ
ート長が１μｍ以下となると特に顕著になり、ＭＯＳＦ
ＥＴの微細化にとって、最も深刻な制限要因になってい
る。特に、ホットキャリア効果によるゲート酸化膜の破
壊現象は微細トランジスタにとって大きな問題となって
いる（以後、ホットキャリア劣化と呼ぶ）。
【０００３】ホットキャリア劣化の増大の一因として、
水（Ｈ2Ｏ）がゲート酸化膜中に拡散して劣化の原因と
なるＳｉ−Ｈ結合等を増大させることが挙げられている
（半導体・集積回路技術第４８回シンポジウム講演集、
窒化膜パッシベーションによるホットキャリア劣化の増
大効果に対する水拡散モデル、Ｐ．１３４）。
水（Ｈ2Ｏ）がゲート酸化膜中に拡散して劣化の原因と
なるＳｉ−Ｈ結合等を増大させることが挙げられている
（半導体・集積回路技術第４８回シンポジウム講演集、
窒化膜パッシベーションによるホットキャリア劣化の増
大効果に対する水拡散モデル、Ｐ．１３４）。
【０００４】この問題を回避するために、水分の拡散係
数が非常に小さいシリコン窒化（ＳｉＮ）膜を、プラス
チックモールド用ＬＳＩの保獲膜に用いることにより、
水分がＬＳＩへ侵入するのを防ぐ方法が知られている。
数が非常に小さいシリコン窒化（ＳｉＮ）膜を、プラス
チックモールド用ＬＳＩの保獲膜に用いることにより、
水分がＬＳＩへ侵入するのを防ぐ方法が知られている。
【０００５】この従来の一般的な構造は、図７に示すよ
うに、シリコン基板１０１上に形成された素子分離用シ
リコン酸化膜１０２と拡散層１０６、さらに拡散層の間
の基板上に形成されたゲート酸化膜１０３とゲート電極
１０４、さらにゲート電極１０４側壁に形成されたスペ
ーサー１０５を有している。また、ゲート電極１０４お
よび拡散層１０６に、微細化された半導体素子において
必須の高融点金属シリサイド層１０８が形成され、その
表面は、シリコン酸化膜１０９で被覆されている。電気
的接続は、拡散層１０６上のシリサイド層１０８に達す
る金属プラグ１１０と、この金属プラグに接触して設け
られた配線層１１１によりとられている。そして、素子
表面全体をシリコン窒化膜１１２で被覆する構造であ
る。
うに、シリコン基板１０１上に形成された素子分離用シ
リコン酸化膜１０２と拡散層１０６、さらに拡散層の間
の基板上に形成されたゲート酸化膜１０３とゲート電極
１０４、さらにゲート電極１０４側壁に形成されたスペ
ーサー１０５を有している。また、ゲート電極１０４お
よび拡散層１０６に、微細化された半導体素子において
必須の高融点金属シリサイド層１０８が形成され、その
表面は、シリコン酸化膜１０９で被覆されている。電気
的接続は、拡散層１０６上のシリサイド層１０８に達す
る金属プラグ１１０と、この金属プラグに接触して設け
られた配線層１１１によりとられている。そして、素子
表面全体をシリコン窒化膜１１２で被覆する構造であ
る。
【０００６】ここで、ＳｉＮ膜を、プラズマＣＶＤを用
いて成膜すると、比較的水透過性の小さい膜が得られる
が、この構造では、ホットキャリア劣化の問題を解決す
ることができなかった。即ち、ＳｉＮ膜を、アンモニア
とシランのプラズマ雰囲気で形成する際に、活性な水素
ラジカルが発生し、これがゲート酸化膜中に拡散して劣
化の原因となるＳｉ−Ｈ結合等を増大させることが報告
されている。
いて成膜すると、比較的水透過性の小さい膜が得られる
が、この構造では、ホットキャリア劣化の問題を解決す
ることができなかった。即ち、ＳｉＮ膜を、アンモニア
とシランのプラズマ雰囲気で形成する際に、活性な水素
ラジカルが発生し、これがゲート酸化膜中に拡散して劣
化の原因となるＳｉ−Ｈ結合等を増大させることが報告
されている。
【０００７】また、図７のシリコン酸化膜１０９等の層
間絶縁膜をＳＯＧ膜（ｓｐｉｎ ｏｎ ｇｌａｓｓ）で
形成した場合、これらの層間絶縁膜は、通常ある程度の
水分を含んでいる。しかし、ＳｉＮ膜は水分をほとんど
通さないため、層間絶縁膜中の水分は最終のフオーミン
グガス中の熱処理の際に、図９に示すように、ゲート酸
化膜領域の方に多く拡散し、ゲート酸化膜やスペーサー
酸化膜に拡散すると、酸化膜中に水分に起因した電子ト
ラップ（ｗａｔｅｒ ｒｅｌａｔｅｄ ｔｒａｐ）を形
成し、ホットキャリア耐性を低下させる問題がある（半
導体・集積回路技術第４８回シンポジウム講演集、窒化
膜パッシベーションによるホットキャリア劣化の増大効
果に対する水拡散モデル、Ｐ．１３４）。
間絶縁膜をＳＯＧ膜（ｓｐｉｎ ｏｎ ｇｌａｓｓ）で
形成した場合、これらの層間絶縁膜は、通常ある程度の
水分を含んでいる。しかし、ＳｉＮ膜は水分をほとんど
通さないため、層間絶縁膜中の水分は最終のフオーミン
グガス中の熱処理の際に、図９に示すように、ゲート酸
化膜領域の方に多く拡散し、ゲート酸化膜やスペーサー
酸化膜に拡散すると、酸化膜中に水分に起因した電子ト
ラップ（ｗａｔｅｒ ｒｅｌａｔｅｄ ｔｒａｐ）を形
成し、ホットキャリア耐性を低下させる問題がある（半
導体・集積回路技術第４８回シンポジウム講演集、窒化
膜パッシベーションによるホットキャリア劣化の増大効
果に対する水拡散モデル、Ｐ．１３４）。
【０００８】この問題を回避するため、シリコン窒化膜
１１２を、図８に示すように、シリコン酸化膜１０９の
下層に設ける構造が提案されている。そしてシリコン窒
化膜の形成に熱分解ＣＶＤを用いれば、ＳｉＮ膜形成時
に活性な水素ラジカルの発生を抑制できるので、水分拡
散は抑制される。
１１２を、図８に示すように、シリコン酸化膜１０９の
下層に設ける構造が提案されている。そしてシリコン窒
化膜の形成に熱分解ＣＶＤを用いれば、ＳｉＮ膜形成時
に活性な水素ラジカルの発生を抑制できるので、水分拡
散は抑制される。
【０００９】しかしながら、シランとアンモニアの熱分
解に必要な熱処理温度はプラズマ法より成膜温度が高
く、シリサイドの耐熱性が問題となる。即ち、絶縁ゲー
ト電界効果トランジスタ（ＭＯＳＦＥＴ）において、高
集積化を図るには、拡散層を形成する不純物の拡散を抑
制して、トランジスタの短チャネル効果を抑制しなけれ
ばならない。その結果として拡散層の接合面がシリサイ
ド層と接するようになると、結晶欠陥性リーク電流が増
加し、トランジスタのスイッチ動作が不可能になってく
る。従って、拡散層の浅接合化に伴い前述のシリサイド
層は薄膜化する必要がある。しかし、微細なトランジス
タに必要な薄膜シリサイドの場合、窒化膜形成温度がシ
リサイド耐熱性を上回り、シリサイド膜が凝集して不連
続膜となって断線し、層抵抗が上昇する問題があった。
解に必要な熱処理温度はプラズマ法より成膜温度が高
く、シリサイドの耐熱性が問題となる。即ち、絶縁ゲー
ト電界効果トランジスタ（ＭＯＳＦＥＴ）において、高
集積化を図るには、拡散層を形成する不純物の拡散を抑
制して、トランジスタの短チャネル効果を抑制しなけれ
ばならない。その結果として拡散層の接合面がシリサイ
ド層と接するようになると、結晶欠陥性リーク電流が増
加し、トランジスタのスイッチ動作が不可能になってく
る。従って、拡散層の浅接合化に伴い前述のシリサイド
層は薄膜化する必要がある。しかし、微細なトランジス
タに必要な薄膜シリサイドの場合、窒化膜形成温度がシ
リサイド耐熱性を上回り、シリサイド膜が凝集して不連
続膜となって断線し、層抵抗が上昇する問題があった。
【００１０】
【発明が解決しようとする課題】本発明は、高集積化が
可能な微細なＭＯＳＦＥＴ等の半導体装置構造におい
て、拡散層およびゲート電極上に薄膜シリサイドを設け
た場合であっても、低抵抗を維持しながらホットキャリ
ア劣化を効果的に低減することを目的とする。
可能な微細なＭＯＳＦＥＴ等の半導体装置構造におい
て、拡散層およびゲート電極上に薄膜シリサイドを設け
た場合であっても、低抵抗を維持しながらホットキャリ
ア劣化を効果的に低減することを目的とする。
【００１１】さらに、本発明は酸化シリコン層等からの
応力に耐え信頼性の高い半導体装置を提供することを目
的とする。
応力に耐え信頼性の高い半導体装置を提供することを目
的とする。
【００１２】
【課題を解決するための手段】本発明は、シリコン基板
と、このシリコン基板上に形成された素子分離用シリコ
ン酸化膜、拡散層、ゲート酸化膜およびゲート電極を有
する半導体装置において、前記素子分離用シリコン酸化
膜、拡散層、ゲート酸化膜およびゲート電極を覆うダイ
アモンドライクカーボン層を有することを特徴とする半
導体装置に関する。
と、このシリコン基板上に形成された素子分離用シリコ
ン酸化膜、拡散層、ゲート酸化膜およびゲート電極を有
する半導体装置において、前記素子分離用シリコン酸化
膜、拡散層、ゲート酸化膜およびゲート電極を覆うダイ
アモンドライクカーボン層を有することを特徴とする半
導体装置に関する。
【００１３】また、本発明では、前記ダイアモンドライ
クカーボン層に密着してその上層および下層にシリコン
過剰シリコン酸化膜をさらに有することによりシリコン
酸化膜との密着性を向上することができる。
クカーボン層に密着してその上層および下層にシリコン
過剰シリコン酸化膜をさらに有することによりシリコン
酸化膜との密着性を向上することができる。
【００１４】前記ゲート電極は多結晶シリコンからな
り、ゲート電極の側壁に酸化シリコンからなるスペーサ
ーと、前記拡散層およびゲート電極の表面に形成された
シリサイド層をさらに有することが好ましい。
り、ゲート電極の側壁に酸化シリコンからなるスペーサ
ーと、前記拡散層およびゲート電極の表面に形成された
シリサイド層をさらに有することが好ましい。
【００１５】上記半導体装置は、シリコン基板上の所定
の位置に素子分離用シリコン酸化膜を形成する工程と、
ＭＯＳＦＥＴのソース・ドレイン領域となる拡散層を形
成する工程と、ゲート酸化膜を形成する工程と、多結晶
シリコンによりゲート電極を形成する工程と、このよう
に形成された素子分離用シリコン酸化膜、拡散層、ゲー
ト酸化膜およびゲート電極の表面に、ダイアモンドライ
クカーボン層を形成する工程とを有する製造方法により
製造することができる。
の位置に素子分離用シリコン酸化膜を形成する工程と、
ＭＯＳＦＥＴのソース・ドレイン領域となる拡散層を形
成する工程と、ゲート酸化膜を形成する工程と、多結晶
シリコンによりゲート電極を形成する工程と、このよう
に形成された素子分離用シリコン酸化膜、拡散層、ゲー
ト酸化膜およびゲート電極の表面に、ダイアモンドライ
クカーボン層を形成する工程とを有する製造方法により
製造することができる。
【００１６】また、前記ダイアモンドライクカーボン層
に密着してその上層および下層にシリコン過剰シリコン
酸化膜を設けるには、形成された素子分離用シリコン酸
化膜、拡散層、ゲート酸化膜およびゲート電極の表面
に、シリコン過剰シリコン酸化膜を形成し、続いてダイ
アモンドライクカーボン層を形成し、続いてシリコン過
剰シリコン酸化膜を形成することにより製造することが
できる。
に密着してその上層および下層にシリコン過剰シリコン
酸化膜を設けるには、形成された素子分離用シリコン酸
化膜、拡散層、ゲート酸化膜およびゲート電極の表面
に、シリコン過剰シリコン酸化膜を形成し、続いてダイ
アモンドライクカーボン層を形成し、続いてシリコン過
剰シリコン酸化膜を形成することにより製造することが
できる。
【００１７】
【発明の実施形態】本発明の構造では、水分を透過しな
いダイアモンドライクカーボン層を、拡散層およびゲー
ト電極（表面に形成されたシリサイド層を含む）に密着
して形成する。従って、Ｓｉ−Ｈ結合等を増加させるこ
となく、またその後熱処理の過程で層間絶縁膜から水分
がゲート酸化膜やスペーサーへ拡散するのを防止するこ
とができるので、ホットキャリア劣化を効果的に防止す
ることができる。
いダイアモンドライクカーボン層を、拡散層およびゲー
ト電極（表面に形成されたシリサイド層を含む）に密着
して形成する。従って、Ｓｉ−Ｈ結合等を増加させるこ
となく、またその後熱処理の過程で層間絶縁膜から水分
がゲート酸化膜やスペーサーへ拡散するのを防止するこ
とができるので、ホットキャリア劣化を効果的に防止す
ることができる。
【００１８】以下に実施例を示して本発明を詳細に説明
する。
する。
【００１９】［実施例１］この実施例のＭＯＳＦＥＴ
は、図１に示すように、シリコン基板１０１上の所定位
置に、素子分離用シリコン酸化膜１０２、ソースおよび
ドレイン領域となる拡散層１０６、ゲート酸化膜１０
３、ゲート電極１０４、スペーサー１０５が形成され、
さらに、拡散層１０６およびゲート電極１０４の表面に
はシリサイド層１０８が形成されている。そして、ダイ
アモンドライクカーボン層１１３がこれらの表面全体を
被覆し、ゲート酸化膜領域に水分が拡散するのを防止す
る。
は、図１に示すように、シリコン基板１０１上の所定位
置に、素子分離用シリコン酸化膜１０２、ソースおよび
ドレイン領域となる拡散層１０６、ゲート酸化膜１０
３、ゲート電極１０４、スペーサー１０５が形成され、
さらに、拡散層１０６およびゲート電極１０４の表面に
はシリサイド層１０８が形成されている。そして、ダイ
アモンドライクカーボン層１１３がこれらの表面全体を
被覆し、ゲート酸化膜領域に水分が拡散するのを防止す
る。
【００２０】この構造について、図２および図３を用い
て製造方法を示しながらさらに詳細に説明する。
て製造方法を示しながらさらに詳細に説明する。
【００２１】図２（ａ）に示すように、シリコン基板１
０１上の所定の領域に公知のＬＯＣＯＳ法で素子分離用
シリコン酸化膜１０２を形成する。次に、チャネルスト
ッパ用の不純物をイオン注入し、熱酸化法でゲート酸化
膜１０３を形成する。
０１上の所定の領域に公知のＬＯＣＯＳ法で素子分離用
シリコン酸化膜１０２を形成する。次に、チャネルスト
ッパ用の不純物をイオン注入し、熱酸化法でゲート酸化
膜１０３を形成する。
【００２２】次に、Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄ
ｅｐｏｓｉｔｉｏｎ：ＣＶＤ（化学気相成長）法により
全面に膜厚１５０ｎｍ程度のポリシリコン膜を成膜し、
続いてリン等の不純物をドープする。次に、リソグラフ
ィーおよびドライエッチングにより所望の形状にパター
ニングしてゲート電極１０４を形成する。次に、ＣＶＤ
法でシリコン酸化膜を全面に堆積し、続いて異方性ドラ
イエッチングによりゲート電極の側面にのみにこのシリ
コン酸化膜を残すようにしてスペーサー１０５を形成す
る。
ｅｐｏｓｉｔｉｏｎ：ＣＶＤ（化学気相成長）法により
全面に膜厚１５０ｎｍ程度のポリシリコン膜を成膜し、
続いてリン等の不純物をドープする。次に、リソグラフ
ィーおよびドライエッチングにより所望の形状にパター
ニングしてゲート電極１０４を形成する。次に、ＣＶＤ
法でシリコン酸化膜を全面に堆積し、続いて異方性ドラ
イエッチングによりゲート電極の側面にのみにこのシリ
コン酸化膜を残すようにしてスペーサー１０５を形成す
る。
【００２３】次に、ヒ素、ボロン等の不純物を注入した
後、８００℃〜１０００℃程度で熱処理して拡散層１０
６を形成する。ここで、ＭＯＳＦＥＴがＮチャネル型の
場合には、ヒ素を含む拡散層とし、一方、Ｐチャネル型
の場合にはボロンを含む拡散層とし、それぞれトランジ
スタのソース・ドレイン領域となる。
後、８００℃〜１０００℃程度で熱処理して拡散層１０
６を形成する。ここで、ＭＯＳＦＥＴがＮチャネル型の
場合には、ヒ素を含む拡散層とし、一方、Ｐチャネル型
の場合にはボロンを含む拡散層とし、それぞれトランジ
スタのソース・ドレイン領域となる。
【００２４】次に、図２（ｂ）に示すように、金属のス
パッタ法などにより、５０ｎｍ程度の膜厚のチタン膜１
０７を全面に成膜し、続いて、常圧の窒素雰囲気中で６
００〜６５０℃程度の温度で３０〜６０秒間程度の熱処
理を行う。この熱処理の装置は通常ランプアニール装置
が用いられる。この熱処理により、ゲート電極１０４の
露出した表面と拡散層１０６の表面において、チタンが
シリサイド化し、６０μΩ・ｃｍ程度の電気抵抗率の高
い結晶構造のＣ４９構造シリサイド層が形成され、ま
た、表面側のチタンは窒化チタンに変化する。次に、こ
の基板をアンモニア水溶液、純水、および過酸化水素水
の混合液で処理することにより、窒化チタン層を除去す
る。このようにして、ゲート電極１０４と拡散層１０６
の表面上にのみ自己整合的にＣ４９構造シリサイドが形
成できる。
パッタ法などにより、５０ｎｍ程度の膜厚のチタン膜１
０７を全面に成膜し、続いて、常圧の窒素雰囲気中で６
００〜６５０℃程度の温度で３０〜６０秒間程度の熱処
理を行う。この熱処理の装置は通常ランプアニール装置
が用いられる。この熱処理により、ゲート電極１０４の
露出した表面と拡散層１０６の表面において、チタンが
シリサイド化し、６０μΩ・ｃｍ程度の電気抵抗率の高
い結晶構造のＣ４９構造シリサイド層が形成され、ま
た、表面側のチタンは窒化チタンに変化する。次に、こ
の基板をアンモニア水溶液、純水、および過酸化水素水
の混合液で処理することにより、窒化チタン層を除去す
る。このようにして、ゲート電極１０４と拡散層１０６
の表面上にのみ自己整合的にＣ４９構造シリサイドが形
成できる。
【００２５】さらに、前述したランプアニール装置等を
用いて、常圧の窒素雰囲気中で８５０℃程度、６０秒程
度の第２の熱処理を行う。この処理により、前述したＣ
４９構造シリサイド層は、２０μΩ・ｃｍ程度の電気抵
抗率の低い結晶構造のＣ５４構造シリサイド層１０８に
変わり、図２（ｃ）までの構造が完成する。
用いて、常圧の窒素雰囲気中で８５０℃程度、６０秒程
度の第２の熱処理を行う。この処理により、前述したＣ
４９構造シリサイド層は、２０μΩ・ｃｍ程度の電気抵
抗率の低い結晶構造のＣ５４構造シリサイド層１０８に
変わり、図２（ｃ）までの構造が完成する。
【００２６】続いて、プラズマＣＶＤ法によりＣ4Ｆ8ガ
スを用いて、基板温度を１００℃程度でバイアスを５０
Ｗ程度加えて、ソースガス中のフッ素を分解して、水を
透過しないダイアモンドライクカーボン層１１３を成膜
する。このときの成膜レートは２００ｎｍ／ｍｉｎ程度
である。このときのソースガスとしては、Ｃ4Ｆ8の他、
フルオロカーボン系のガスを用いることができる。ま
た、メタンガス等で希釈して用いてもよい。
スを用いて、基板温度を１００℃程度でバイアスを５０
Ｗ程度加えて、ソースガス中のフッ素を分解して、水を
透過しないダイアモンドライクカーボン層１１３を成膜
する。このときの成膜レートは２００ｎｍ／ｍｉｎ程度
である。このときのソースガスとしては、Ｃ4Ｆ8の他、
フルオロカーボン系のガスを用いることができる。ま
た、メタンガス等で希釈して用いてもよい。
【００２７】次に、ＣＶＤ法によりシリコン酸化膜１０
９を１μｍ程度の膜厚に成膜し、図３（ａ）の構造を得
る。
９を１μｍ程度の膜厚に成膜し、図３（ａ）の構造を得
る。
【００２８】次に、シリコン酸化膜１０９およびダイア
モンドライクカーボン層１１３に、ドライエッチング法
により、拡散層１０６上のシリサイド層１０８に達する
コンタクト孔を形成する。
モンドライクカーボン層１１３に、ドライエッチング法
により、拡散層１０６上のシリサイド層１０８に達する
コンタクト孔を形成する。
【００２９】続いて図３（ｂ）に示すように、このコン
タクト孔に、蒸着、スパッタリング等により金属プラグ
１１０を形成し、続いて、−般的なレジストパターニン
グプロセスとエッチング技術を用いて配線層１１１を形
成し、本実施例の半導体装置を完成する。
タクト孔に、蒸着、スパッタリング等により金属プラグ
１１０を形成し、続いて、−般的なレジストパターニン
グプロセスとエッチング技術を用いて配線層１１１を形
成し、本実施例の半導体装置を完成する。
【００３０】次に、この構造のＭＯＳＦＥＴのホットキ
ャリア寿命を測定した。この結果を図５に示す。
ャリア寿命を測定した。この結果を図５に示す。
【００３１】また、シリサイド層の抵抗を、シリサイド
線幅０．１〜０．４μｍについて測定した結果を図６に
示す。
線幅０．１〜０．４μｍについて測定した結果を図６に
示す。
【００３２】［実施例２］実施例１においては、表面に
シリサイド層１０８が形成された拡散層１０６およびゲ
ート電極１０４、並びに素子分離用シリコン酸化膜１０
２の表面上に、直接ダイアモンドライクカーボン層を形
成したが、この実施例は、図４に示すように、ダイアモ
ンドライクカーボン層１１３を上下よりシリコン過剰シ
リコン酸化膜１１４で挟んだ構造のＭＯＳＦＥＴであ
り、それ以外は実施例１と同様である。
シリサイド層１０８が形成された拡散層１０６およびゲ
ート電極１０４、並びに素子分離用シリコン酸化膜１０
２の表面上に、直接ダイアモンドライクカーボン層を形
成したが、この実施例は、図４に示すように、ダイアモ
ンドライクカーボン層１１３を上下よりシリコン過剰シ
リコン酸化膜１１４で挟んだ構造のＭＯＳＦＥＴであ
り、それ以外は実施例１と同様である。
【００３３】このＭＯＳＦＥＴの製造方法は、まず、実
施例１と同様に図２（ａ）〜（ｃ）に示した工程によっ
て、シリサイド層１０８を形成する。
施例１と同様に図２（ａ）〜（ｃ）に示した工程によっ
て、シリサイド層１０８を形成する。
【００３４】次に、ＣＶＤ法により、シランの流量を酸
素より過剰にすることにより、シリコンと酸素の比率が
１：２よりシリコンが多い膜組成のシリコン過剰シリコ
ン酸化膜１１４を形成する。次に、実施例１と同様にし
てダイアモンドライクカーボン層１１３を形成した後、
再びシリコンと酸素の比率で１：２よりシリコンが多い
膜組成のシリコン過剰シリコン酸化膜１１４を形成す
る。
素より過剰にすることにより、シリコンと酸素の比率が
１：２よりシリコンが多い膜組成のシリコン過剰シリコ
ン酸化膜１１４を形成する。次に、実施例１と同様にし
てダイアモンドライクカーボン層１１３を形成した後、
再びシリコンと酸素の比率で１：２よりシリコンが多い
膜組成のシリコン過剰シリコン酸化膜１１４を形成す
る。
【００３５】続いてシリコン酸化膜１０９を形成した
後、実施例１と同様にして図４のＭＯＳＦＥＴを完成す
る。
後、実施例１と同様にして図４のＭＯＳＦＥＴを完成す
る。
【００３６】この実施例によれば、ダイアモンドライク
カーボン層１１３がシリコン過剰酸化膜１１４にサンド
イッチされることによりシリコン酸化膜１０９との密着
性が向上した。即ち、ダイアモンドライクカーボン層と
シリコン酸化膜（ＳｉＯ2）の間に、ＳｉＣ的な結合が
形成されることにより密着性が改善されたものと考えら
れる。このように、密着性の改善により、上層のシリコ
ン酸化膜１０９からの応力などに耐えうる層間膜を提供
することができる。
カーボン層１１３がシリコン過剰酸化膜１１４にサンド
イッチされることによりシリコン酸化膜１０９との密着
性が向上した。即ち、ダイアモンドライクカーボン層と
シリコン酸化膜（ＳｉＯ2）の間に、ＳｉＣ的な結合が
形成されることにより密着性が改善されたものと考えら
れる。このように、密着性の改善により、上層のシリコ
ン酸化膜１０９からの応力などに耐えうる層間膜を提供
することができる。
【００３７】ホットキャリア寿命とシリサイド層抵抗を
測定した結果を図５と図６に示した。
測定した結果を図５と図６に示した。
【００３８】［比較例１］図７に示すように、実施例１
においてダイアモンドライクカーボン層を設けることな
く、金属プラグ１１０および配線層１１１まで形成した
後、表面にシリコン窒化膜を形成した。
においてダイアモンドライクカーボン層を設けることな
く、金属プラグ１１０および配線層１１１まで形成した
後、表面にシリコン窒化膜を形成した。
【００３９】ホットキャリア寿命を測定した結果を図５
に示した。
に示した。
【００４０】［比較例２］図８に示すように、実施例１
でダイアモンドライクカーボン層を形成する代わりに、
シランガスとアンモニアガスを用いて７００℃程度の熱
雰囲気で反応させる熱ＣＶＤ法を用いてシリコン窒化膜
１１２を膜厚５０ｎｍ程度成膜して、表面にシリサイド
層１０８が形成された拡散層１０６およびゲート電極１
０４、並びに素子分離用シリコン酸化膜１０２の表面を
被覆した以外は実施例１と同様にしてＭＯＳＦＥＴを形
成した。
でダイアモンドライクカーボン層を形成する代わりに、
シランガスとアンモニアガスを用いて７００℃程度の熱
雰囲気で反応させる熱ＣＶＤ法を用いてシリコン窒化膜
１１２を膜厚５０ｎｍ程度成膜して、表面にシリサイド
層１０８が形成された拡散層１０６およびゲート電極１
０４、並びに素子分離用シリコン酸化膜１０２の表面を
被覆した以外は実施例１と同様にしてＭＯＳＦＥＴを形
成した。
【００４１】ホットキャリア寿命とシリサイド層抵抗を
測定した結果を図５と図６に示した。
測定した結果を図５と図６に示した。
【００４２】この比較例では、シリサイド線幅が細くな
ったときのシリサイド抵抗の増大が顕著であった。
ったときのシリサイド抵抗の増大が顕著であった。
【００４３】
【発明の効果】本発明によれば、ゲート長が１μｍ以下
となるような微細なＭＯＳＦＥＴにおいて用いられる厚
さ１０ｎｍ以下のゲート酸化膜を有する半導体装置構造
において、拡散層およびゲート電極上に薄膜シリサイド
を設けた場合であっても、低抵抗を維持しながらホット
キャリア劣化を効果的に低減し、信頼性の高い半導体装
置を提供することができる。
となるような微細なＭＯＳＦＥＴにおいて用いられる厚
さ１０ｎｍ以下のゲート酸化膜を有する半導体装置構造
において、拡散層およびゲート電極上に薄膜シリサイド
を設けた場合であっても、低抵抗を維持しながらホット
キャリア劣化を効果的に低減し、信頼性の高い半導体装
置を提供することができる。
【００４４】さらに、本発明は酸化シリコン層等からの
応力に耐え信頼性の高い半導体装置を提供することがで
きる。
応力に耐え信頼性の高い半導体装置を提供することがで
きる。
【図１】本発明の半導体構造の１例を示す断面図であ
る。
る。
【図２】図１に示した構造の半導体装置の製造方法を示
す図である。
す図である。
【図３】図２に引き続き、図１に示した構造の半導体装
置の製造方法を示す図である。
置の製造方法を示す図である。
【図４】本発明の半導体構造の１例を示す断面図であ
る。
る。
【図５】ホットキャリア寿命を測定した結果を示す図で
ある。
ある。
【図６】シリサイド層の抵抗を測定した結果を示す図で
ある。
ある。
【図７】従来の半導体装置を示す断面図である。
【図８】従来の半導体装置を示す断面図である。
【図９】ホットキャリア劣化増大モデルを示した図であ
る。
る。
１０１：シリコン基板 １０２：素子分離用シリコン酸化膜 １０３：ゲート酸化膜 １０４：ゲート電極 １０５：スペーサー １０６：拡散層 １０７：チタン膜 １０８：Ｃ５４構造シリサイド層 １０９：シリコン酸化膜 １１０：金属プラグ １１１：配線層 １１２：シリコン窒化膜 １１３：ダイアモンドライクカーボン層 １１４：シリコン過剰シリコン酸化膜
Claims (5)
- 【請求項１】 シリコン基板と、このシリコン基板上に
形成された素子分離用シリコン酸化膜、拡散層、ゲート
酸化膜およびゲート電極を有する半導体装置において、 前記素子分離用シリコン酸化膜、拡散層、ゲート酸化膜
およびゲート電極を覆うダイアモンドライクカーボン層
を有することを特徴とする半導体装置。 - 【請求項２】 前記ダイアモンドライクカーボン層に密
着してその上層および下層にシリコン過剰シリコン酸化
膜をさらに有することを特徴とする請求項１記載の半導
体装置。 - 【請求項３】 前記ゲート電極は多結晶シリコンからな
り、ゲート電極の側壁に酸化シリコンからなるスペーサ
ーと、前記拡散層およびゲート電極の表面に形成された
シリサイド層をさらに有することを特徴とする請求項１
または２に記載の半導体装置。 - 【請求項４】 シリコン基板上の所定の位置に素子分離
用シリコン酸化膜を形成する工程と、 ＭＯＳＦＥＴのソース・ドレイン領域となる拡散層を形
成する工程と、 ゲート酸化膜を形成する工程と、 多結晶シリコンによりゲート電極を形成する工程と、 このように形成された素子分離用シリコン酸化膜、拡散
層、ゲート酸化膜およびゲート電極の表面に、ダイアモ
ンドライクカーボン層を形成する工程とを有することを
特徴とする半導体装置の製造方法。 - 【請求項５】 シリコン基板上の所定の位置に素子分離
用シリコン酸化膜を形成する工程と、 ＭＯＳＦＥＴのソース・ドレイン領域となる拡散層を形
成する工程と、 ゲート酸化膜を形成する工程と、 多結晶シリコンによりゲート電極を形成する工程と、 このように形成された素子分離用シリコン酸化膜、拡散
層、ゲート酸化膜およびゲート電極の表面に、シリコン
過剰シリコン酸化膜を形成し、続いてダイアモンドライ
クカーボン層を形成し、続いてシリコン過剰シリコン酸
化膜を形成する工程とを有することを特徴とする半導体
装置の製造方法。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9140364A JP3050165B2 (ja) | 1997-05-29 | 1997-05-29 | 半導体装置およびその製造方法 |
| KR1019980019506A KR100298915B1 (ko) | 1997-05-29 | 1998-05-28 | 반도체장치및그제조방법 |
| CN98102022A CN1201264A (zh) | 1997-05-29 | 1998-05-28 | 半导体器件及其制造方法 |
| US09/086,531 US6271594B1 (en) | 1997-05-29 | 1998-05-29 | Semiconductor device and method of manufacturing the same |
| US09/515,836 US6274417B1 (en) | 1997-05-29 | 2000-02-29 | Method of forming a semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9140364A JP3050165B2 (ja) | 1997-05-29 | 1997-05-29 | 半導体装置およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10335640A true JPH10335640A (ja) | 1998-12-18 |
| JP3050165B2 JP3050165B2 (ja) | 2000-06-12 |
Family
ID=15267114
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9140364A Expired - Fee Related JP3050165B2 (ja) | 1997-05-29 | 1997-05-29 | 半導体装置およびその製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (2) | US6271594B1 (ja) |
| JP (1) | JP3050165B2 (ja) |
| KR (1) | KR100298915B1 (ja) |
| CN (1) | CN1201264A (ja) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1220257C (zh) * | 1999-07-08 | 2005-09-21 | 株式会社日立制作所 | 半导体器件及其制造方法 |
| US6573565B2 (en) * | 1999-07-28 | 2003-06-03 | International Business Machines Corporation | Method and structure for providing improved thermal conduction for silicon semiconductor devices |
| JP2002261063A (ja) * | 2001-03-05 | 2002-09-13 | Texas Instr Japan Ltd | 半導体ウェハ上の粒子を除去する方法及び装置 |
| JP2004134687A (ja) * | 2002-10-15 | 2004-04-30 | Toshiba Corp | 半導体装置及びその製造方法 |
| US7842537B2 (en) * | 2005-02-14 | 2010-11-30 | Intel Corporation | Stressed semiconductor using carbon and method for producing the same |
| US7355247B2 (en) * | 2005-03-03 | 2008-04-08 | Intel Corporation | Silicon on diamond-like carbon devices |
| JP4963679B2 (ja) * | 2007-05-29 | 2012-06-27 | キヤノン株式会社 | 液体吐出ヘッド用基体及びその製造方法、並びに該基体を用いる液体吐出ヘッド |
| CN110747447A (zh) * | 2019-09-11 | 2020-02-04 | 江苏菲沃泰纳米科技有限公司 | 电子设备外盖增强纳米膜及其制备方法和应用 |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0387047A (ja) | 1989-08-30 | 1991-04-11 | Nec Corp | 半導体装置 |
| JPH03102819A (ja) * | 1989-09-18 | 1991-04-30 | Nissan Motor Co Ltd | 半導体装置の製造方法 |
| JPH05114729A (ja) | 1991-10-22 | 1993-05-07 | Matsushita Electron Corp | 半導体装置 |
| JPH05347299A (ja) | 1992-06-15 | 1993-12-27 | Seiko Epson Corp | 半導体装置 |
| US5559367A (en) * | 1994-07-12 | 1996-09-24 | International Business Machines Corporation | Diamond-like carbon for use in VLSI and ULSI interconnect systems |
| JP2845160B2 (ja) | 1995-03-23 | 1999-01-13 | 日本電気株式会社 | 半導体装置 |
| JP2748879B2 (ja) | 1995-02-23 | 1998-05-13 | 日本電気株式会社 | フッ素化非晶質炭素膜材料の製造方法 |
| CA2157257C (en) * | 1994-09-12 | 1999-08-10 | Kazuhiko Endo | Semiconductor device with amorphous carbon layer and method of fabricating the same |
| JP2748864B2 (ja) | 1994-09-12 | 1998-05-13 | 日本電気株式会社 | 半導体装置及びその製造方法及び非晶質炭素膜の製造方法及びプラズマｃｖｄ装置 |
| JP3526108B2 (ja) | 1995-06-29 | 2004-05-10 | Ｊｆｅスチール株式会社 | 高炉原料の装入装置 |
| KR970013116A (ko) * | 1995-08-28 | 1997-03-29 | 김주용 | 반도체소자의 제조방법 |
| JP3228183B2 (ja) * | 1996-12-02 | 2001-11-12 | 日本電気株式会社 | 絶縁膜ならびにその絶縁膜を有する半導体装置とその製造方法 |
| US5990493A (en) * | 1998-05-14 | 1999-11-23 | Advanced Micro Devices, Inc. | Diamond etch stop rendered conductive by a gas cluster ion beam implant of titanium |
-
1997
- 1997-05-29 JP JP9140364A patent/JP3050165B2/ja not_active Expired - Fee Related
-
1998
- 1998-05-28 KR KR1019980019506A patent/KR100298915B1/ko not_active IP Right Cessation
- 1998-05-28 CN CN98102022A patent/CN1201264A/zh active Pending
- 1998-05-29 US US09/086,531 patent/US6271594B1/en not_active Expired - Fee Related
-
2000
- 2000-02-29 US US09/515,836 patent/US6274417B1/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| KR19980087459A (ko) | 1998-12-05 |
| US6271594B1 (en) | 2001-08-07 |
| CN1201264A (zh) | 1998-12-09 |
| US6274417B1 (en) | 2001-08-14 |
| JP3050165B2 (ja) | 2000-06-12 |
| KR100298915B1 (ko) | 2001-10-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3220645B2 (ja) | 半導体装置の製造方法 | |
| US5723893A (en) | Method for fabricating double silicide gate electrode structures on CMOS-field effect transistors | |
| US6410938B1 (en) | Semiconductor-on-insulator device with nitrided buried oxide and method of fabricating | |
| US20080014730A1 (en) | Method and apparatus to prevent lateral oxidation in a transistor utilizing an ultra thin oxygen-diffusion barrier | |
| US8809141B2 (en) | High performance CMOS transistors using PMD liner stress | |
| JP3050165B2 (ja) | 半導体装置およびその製造方法 | |
| JP2751859B2 (ja) | 半導体装置の製造方法 | |
| JPH0794731A (ja) | 半導体装置及びその製造方法 | |
| US6635938B1 (en) | Semiconductor device and manufacturing method thereof | |
| JPH09312395A (ja) | 半導体装置の製造方法 | |
| JP2740722B2 (ja) | 半導体装置及びその製造方法 | |
| JP2889295B2 (ja) | 半導体装置及びその製造方法 | |
| JPH11111978A (ja) | 半導体装置 | |
| JP2000243960A (ja) | 絶縁ゲート型トランジスタとその製造方法 | |
| US7037858B2 (en) | Method for manufacturing semiconductor device including an ozone process | |
| JP2968548B2 (ja) | 半導体装置及びその製造方法 | |
| JPH11135773A (ja) | 半導体装置及びその製造方法 | |
| JP3376305B2 (ja) | 半導体装置の製造方法 | |
| JP3840965B2 (ja) | 半導体装置の製造方法 | |
| JPH0846189A (ja) | 半導体装置及びその製造方法 | |
| JPH08130305A (ja) | 半導体装置の製造方法 | |
| JP2616551B2 (ja) | 半導体装置およびその製造方法 | |
| JPH10173171A (ja) | 半導体装置の製造方法および半導体装置 | |
| JPH08125168A (ja) | 半導体装置及びその製造方法 | |
| JPH1154505A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |