DE69226098T2 - Lokale Kontaktverbindungen für integrierte Schaltungen - Google Patents

Lokale Kontaktverbindungen für integrierte Schaltungen

Info

Publication number
DE69226098T2
DE69226098T2 DE69226098T DE69226098T DE69226098T2 DE 69226098 T2 DE69226098 T2 DE 69226098T2 DE 69226098 T DE69226098 T DE 69226098T DE 69226098 T DE69226098 T DE 69226098T DE 69226098 T2 DE69226098 T2 DE 69226098T2
Authority
DE
Germany
Prior art keywords
polycrystalline silicon
layer
patterned
silicon layer
integrated circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE69226098T
Other languages
English (en)
Other versions
DE69226098D1 (de
Inventor
Fu-Tai Liou
Che-Chia Wei
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics lnc USA
Original Assignee
SGS Thomson Microelectronics Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SGS Thomson Microelectronics Inc filed Critical SGS Thomson Microelectronics Inc
Publication of DE69226098D1 publication Critical patent/DE69226098D1/de
Application granted granted Critical
Publication of DE69226098T2 publication Critical patent/DE69226098T2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53271—Conductive materials containing semiconductor material, e.g. polysilicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76886—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances
    • H01L21/76889—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances by forming silicides of refractory metals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76895—Local interconnects; Local pads, as exemplified by patent document EP0896365
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

  • Die vorliegende Erfindung betrifft im allgemeinen intregrierte Halbleiterschaltungen und genauer Techniken zur Ausbildung leitender Kontaktverbindungen auf derartigen Bauelement.
  • Lokale Kontaktverbindungen wurden verwendet, um eine verbesserte Packungsdichte beim Design von integrierten Schaltungen im Sub-Mikrometerbereich zu erzielen. Eine lokale Kontaktverbindung stellt ein Extraniveau einer Kontaktverbindung dar, die verwendet wird, um eng beabstandete Elemente in einem Layoutdesign zu verbinden. Eine lokale Kontaktverbindung kreuzt typischerweise nicht über irgendeinen Abschnitt einer anderen Kontaktverbindungsschicht, obwohl sie über Feldoxidbereiche kreuzen kann.
  • Verschiedene Techniken wurden verwendet, um eine lokale Kontaktverbindung zu realisieren. Diese Techniken führen typischerweise neue Prozeßtechnologien über und jenseits jener ein, die für das übrige des Bauelementherstellungs-Prozeßablaufs verwendet werden. Derartige Techniken beinhalten z.B. die Verwendung von Titannitrid oder feuerfesten Metallen für die lokale Kontaktverbindung. Eine selektive Abscheidung von feuerfesten Metallen auf Silizium wurde für eine lokale Kontaktverbindung vorgeschlagen. Die Qualität des leitenden Elements, das unter Verwendung derartiger Techniken ausgebildet wurde, variiert, wobei manche Techniken zu ziemlich guten Leitern führen. Jedoch bringen derartige Techniken typischerweise eine zusätzliche Prozeßkomplexizität zu dem normalen Prozeßablauf mit sich. Diese zusätzliche Komplexizität neigt dazu, die Bauelementausbeute zu verringert und die Kosten zu erhöhen.
  • Es ist wünschenswert, lokale Kontaktverbindungen bei dem Design integrierter Schaltungen wegen der Einsparungen in der Layoutfläche zu verwenden. Es wäre wünschenswert, eine Technik für die Herstellung lokaler Kontaktverbindungen bereitzustellen, die nicht zusätzliche Prozeßkomplexizitäten einführt.
  • Es ist deshalb ein Ziel der vorliegenden Erfindung, ein Verfahren zur Ausbildung einer lokalen Kontaktverbindung für integrierte Halbleiterschaltungsbauelemente bereitzustellen und die Struktur bereitzustellen, die durch ein derartiges Verfahren ausgebildet wird.
  • Es ist ein weiteres Ziel der vorliegenden Erfindung, eine derartige Struktur und Verfahren bereitzustellen, das relativ gut verstandene Prozeßtechnologien verwendet.
  • Es ist ein anderes Ziel der vorliegenden Erfindung, eine derartige Struktur und Verfahren bereitzustellen, das verläßliche leitende Elemente mit niedrigem Widerstand bereitstellt.
  • Die UK-Patentanmeldungs-Veröffentlichungsnummer 2151847 offenbart ein Verfahren zur Herstellung eines Halbleiterbauelements, bei dem eine Metallsilizidschicht, die ausgebildet wurde, indem eine Metallschicht (z.B. Molybdän) in situ abgeschieden wurde und sie konvertiert wurde, ein Polysilizium-Gate eines MOSFET's mit einem Source- oder Drainbereich eines anderen MOSFET's verbindet.
  • Gemäß der vorliegenden Erfindung wird ein Verfahren bereitgestellt, um eine leitende Struktur einer integrierten Halbleiterschaltung auszubilden, das die folgenden Schritte aufweist: eine erste Schicht eines polykristallinen Siliziums wird über einer isolierenden Schicht abgeschieden, die polykristalline Siliziumschicht wird gemustert bzw. mit einem Muster versehen, um eine Kontaktverbindungsstruktur festzulegen, Öffnungen werden durch die Isolierschicht ausgebildet, um darunterliegende leitende Strukturen freizulegen, Seitenwandbereiche des polykristallinen Siliziums werden ausgebildet, die die gemusterte erste polykristalline Siliziumschicht mit den darunterliegenden leitenden Strukturen verbindet, wenigstens ein Teil der gemusterten ersten polykristallinen Siliziumschicht und der Seitenwandbereiche des polykristallinen Siliziums wird in leitendes Silizid konvertiert bzw. umgewandelt, wodurch eine leitende Silizidschicht die gemusterte erste polykristalline Siliziumschicht mit den darunterliegenden leitenden Strukturen verbindet.
  • Die vorliegende Erfindung stellt somit eine lokale Kontaktverbindung bereit, die in einer polykristallinen Siliziumschicht festgelegt ist. Öffnungen zu den darunterliegenden leitenden Bereichen werden durch eine Isolierschicht nach der lokalen Kontaktverbindungs-Leiterfestlegung hergestellt. Eine dünne extrapolykristalline Siliziumschicht wird dann über dem Bauelement abgeschieden und rückgeätzt, um polykristalline Silizium- Seitenwandelemente auszubilden. Diese Seitenwände verbinden die polykristallinen Silizium-Lokal-Kontaktverbindungsleiter mit den darunterliegenden leitenden Bereichen. Standardsilizidationstechniken werden dann verwendet, um ein feuerfestes bzw. hitzebeständiges Metallsilizid auf den freigelegten darunterliegenden leitenden Bereichen, den polykristallinen Silizium-Seitenwandelementen und den polykristallinen Silizium- Lokal-Kontaktverbindungsleitern auszubilden. Dies führt zu einer vollständigen silizidierten Verbindung zwischen Ausstattungen bzw. Merkmalen, die durch die Lokal- Kontaktverbindungsleiter verbunden sind.
  • Die neuen Merkmale, von denen man glaubt, daß sie für die Erfindung charakteristisch sind, werden in den beigefügten Ansprüchen dargelegt. Die Erfindung selbst sowie eine bevorzugte Form der Verwendung und weitere Ziele und Vorteile davon werden jedoch am besten unter Bezugnahme auf die folgende detaillierte Beschreibung einer erläuternden Ausführungsform verstanden, wenn sie in Verbindung mit den beigefügten Zeichnungen gelesen wird, wobei für diese gilt:
  • Fig. 1-4 zeigen einen bevorzugten Prozeßablauf zur Ausbildung von Lokal- Kontaktverbindungsstrukturen gemäß der vorliegenden Erfindung.
  • Die Prozeßschritte und Strukturen, die im folgenden beschrieben werden, bilden nicht ienen vollständigen Prozeßablauf zur Herstellung integrierter Schaltungen. Die vorliegende Erfindung kann in Verbindung mit Herstellungstechniken für integrierte Schaltungen praktiziert werden, die gegenwärtig in der Fachwelt verwendet werden und nur so viel der herkömmlich praktizierten Schritte wird mit einbezogen, wie es für ein Verständnis der vorliegenden Erfindung erforderlich ist. Die Figuren, die Querschnitte von Abschnitten bzw. Teilen einer integrierten Schaltung während der Herstellung darstellen, sind nicht maßstabsgetreu gezeichnet, sondern sind stattdessen gezeichnet, um so die wichtigen Merkmale der Erfindung zu erläutern.
  • Nimmt man Bezug auf Fig. 1, so ist eine integrierte Schaltung in einem Halbleitersubstrat 10 auszubilden. Feldoxidbereiche 12 werden verwendet, um aktive Bereiche des Bauelements zu trennen. Aktive Bauelemente, wie z.B. Feldeffekttransistoren, werden in derartig aktiven Bereichen ausgebildet.
  • Der Transistor 14 enthält ein dünnes Gateoxid 16 und eine polykristalline Silizium- Gateelektrode 18. Die Gateelektrode 18 kann, wie es in der Fachwelt bekannt ist, dotiertes polykristallines Silizium, ein hitzebeständiges Metallsilizid oder eine Kombination aus Schichten von polykristallinem Silizium und einem hitzebeständigen Metallsilizid sein.
  • Der Transistor 14 beinhaltet leicht dotierte Drainbereiche 20 und Source-/Drainbereiche 22, 24. Leicht dotierte Drainbereiche 20 werden festgelegt, indem Seitenwand-Oxidbeabstander 26 verwendet werden, wie sie in der Fachwelt bekannt sind.
  • Eine polykristalline Siliziumsignalleitung 28 ruht auf einem Feldoxidbereich 12. Eine Gateelektrode 18 und eine Signalleitung 28 werden beide vorzugsweise von der polykristallinen Silizium-Kontaktverbindungsschicht ersten Niveaus ausgebildet, so daß die Seitenwand-Oxidbereiche 30 auf beiden Seiten einer Signalleitung 28 ausgebildet werden. Da die Gateelektrode 18 und die Signalleitung 28 gleichzeitig ausgebildet werden, sind sie beide aus denselben Materialien ausgebildet, bei denen es sich vorzugsweise um ein silizidiertes polykristallines Silizium handelt, wie oben beschrieben wurde.
  • Eine Bauelementherstellung bis zu diesem Stadium verwendet herkömmliche Prozeßschritte, die in der Fachwelt gut bekannt ist. Zum Zwecke der Erläuterung bevorzugter Techniken zur Ausbildung einer Lokal-Kontaktverbindung wird angenommen, daß ein Lokal-Kontaktverbindungsleiter zwischen einem Source-/Drainbereich 24 und einer Signalleitung 28 ausgebildet werden muß. Der erste Schritt bei der Ausbildung einer derartigen lokalen Kontaktverbindung ist es, eine Oxid-Isolierschicht 32 über dem integrierten Schaltungsbauelement abzuscheiden. Die Oxidschicht 32 kann z.B. bis zu einer Tiefe von ungefähr 100 nm abgeschieden werden. Eine Schicht aus polykristallinem Silizium 34 wird dann über der Isolierschicht 32 vorzugsweise bis zu einer Tiefe von ungefähr 200 nm abgeschieden.
  • Nimmt man Bezug auf Fig. 2, so ist eine polykristalline Siliziumschicht 34 gemustert und geätzt, um einen lokalen Kontaktverbindungsleiter 36 festzulegen. Die Oxidschicht 32 wird als ein Ätzstopp für diesen Schritt verwendet. Die Oxidschicht 32 wird dann gemustert und geätzt, um Öffnungen 38 und 40 festzulegen. Dieser Ätzschritt ist teilweise selbstausrichtend, und zwar dahingehend, daß der polykristalline Siliziumleiter 36 als eine Maske für jene Oxidbereiche wirkt, die unmittelbar darunterliegen. Die verbleibenden Seiten der Öffnungen 38, 40 werden nur durch die Photolithographie festgelegt, die verwendet wird, um sie auszubilden. Diese Teil-Selbstausrichtung gewährleistet, daß der Leiter 36 sich bis zu dem äußersten Ende einer jeden der Öffnungen 38, 40 erstreckt, was für die späteren Prozeßschritte erforderlich ist. Der Leiter 36 wird typischerweise sich tatsächlich in die Öffnung 38 erstrecken, wenn dies von oben gesehen wird. Diese Teil-Selbstausrichtung bedeutet ebenso, daß Ausrichtungstoleranzen bis zu einem gewissen Grad gelockert werden können.
  • Nimmt man Bezug auf Fig. 3, so ist eine dünne Schicht aus polykristallinem Silizium über der Oberfläche eine Bauelements abgeschieden und wird dann anisotrop zurückgeätzt. Wie in der Fachwelt bekannt ist, führt ein unmaskiertes anisotropes Zurückätzen zu der Ausbildung von Seitenwänden entlang vertikaler Oberflächen. Eine Anwendung dieses Prozeßschrittes auf die Struktur der Fig. 2 führt zur Ausbildung von polykristallinen Silizium-Seitenwandbereichen 42, 44, 46, 48 entlang vertikaler Seiten der Öffnungen 38, 40. Diese Seitenwandbereiche 42 bis 48 werden eine Dicke aufweisen, die ungefähr gleich der Original-Depositionstiefe der dünnen polykristallinen Siliziumschicht ist, die vorzugsweise bis zu einer Tiefe einigen wenigen 10 nm vor dem Zurükkätzen abgeschieden wird.
  • Bemerkenswert ist, daß eine Ausbildung der Seitenwandbereiche 44 und 46 eine polykristalline Siliziumverbindung bewirkt, die zwischen dem Leiter 36 und dem darunterliegenden Source-/Drain-24 und Signalleitungs-28-Bereichen herzustellen ist. Die Seitenwandbereiche 42 und 48 werden nicht benötigt, sondern sind einfach als ein Artifakt des Prozesses zur Ausbildung der Bereiche 44 und 46 ausgebildet. Obwohl Seitenwandbereiche 42 und 48 nicht notwendig sind, noch sind sie schädlich, da sie keine Verbindung zur irgendwelchen anderen leitenden Strukturen ausbilden.
  • Falls gewünscht, kann eine alternative Technik verwendet werden, die nicht zur Ausbildung der Seitenwandbereiche 42 und 48 führt. Bei diesem alternativen Verfahren wird eine Ausbildung der Öffnungen 38, 40 durchgeführt, indem ein anisotropes Ätzen, wie beschrieben, verwendet wird. Ein isotropes Ätzen wird dann durchgeführt, um eine relativ dünne Schicht von Oxid wegzuätzen. Dieses isotrope Ätzen bewirkt eine Unterschneidung, die unter dem Leiter 36 zu ätzen ist. Alternativ kann ein anisotropes Ätzen verwendet werden, um die Öffnungen 38, 40 festzulegen, und zwar gefolgt durch ein isotropes Ätzen, um die Unterschneidungen auszubilden. Ein Abscheiden der dünnen polykristallinen Schicht wird die Unterschneidungsbereiche füllen. Die dünne Schicht kann dann isotrop geätzt werden, um die Seitenwände 42 - 48 vollständig zu entfernen. Wie zuvor, kann einem anisotropen Ätzen ein isotropes Ätzen folgen, falls es gewünscht ist. Ein polykristalliner Siliziumbereich wird in der Unterschneidung verbleiben und sich von dem Leiter 36 zu dem darunterliegenden leitenden Bereich 24 oder 28 erstrecken. Dieser Unterschneidungsbereich wird von dem Zurückätzen durch den überhängenden Leiter 36 geschützt.
  • Nach der Ausbildung der Seitenwandbereiche 42 - 48 wird eine Schicht aus hitzebeständigem bzw. feuerfestem Metall 50 über der ganzen Oberfläche des Bauelements abgeschieden. Diese Schicht 50 kann z.B. Titan sein oder es kann ein anderes Metall sein, das ein hochleitendes Silizid macht, wenn es mit polykristallinem Silizium legiert wird, wie in der Fachwelt bekannt ist. Die hitzebeständige Metallschicht 50 wird typischerweise bis zu einer Tiefe von 20 - 50 nm abgeschieden.
  • Nimmt man Bezug auf Fig. 4, so wird das gesamte Bauelement auf eine Temperatur erhitzt bzw. erwärmt, die ausreicht, um die hitzebeständige Metallschicht 50 zu veranlassen, mit dem darunterliegenden Silizium zu reagieren und um ein hitzebeständiges Metallsilizid auszubilden. Ein derartiges hitzebeständiges Metallsilizid wird auf dem Leiter 36, dem polykristallinen Silizium-Seitenwandbereich 42 - 48 und den freigelegten Oberflächen des Source-/Drainbereiches 24 und der Signalleitung 28 ausgebildet. Die Silizidation wird in einer Stickstoffumgebung durchgeführt und Titannitrid und jegliches verbliebenes Titan wird abgeschält, nachdem der thermische Schritt vollendet ist. Falls gewünscht, kann ein zweiter thermischer Zyklus durchgeführt werden, um das Silizid zu glühen bzw. zu tempern. Dies liefert einen stabilen Leiter mit geringem Widerstand.
  • Die Tiefe, zu der sich die Silizidschicht 52 ausbildet, hängt sowohl von der Temperatur als auch von der Dauer des thermischen Zyklusses ab. Typische Glühzyklen bzw. Temperzyklen werden das Silizium in den Seitenwandbereichen 42 - 48 dazu bringen, vollständig während des Silizidationsprozesses verbraucht zu werden. Deshalb wird es, obwohl eine polykristalline Siliziumverbindung so gezeigt ist, als ob sie zwischen dem Leiter 36 und jedem der leitenden Bereiche 24 und 28 ausgebildet wird, nur für das hitzebeständige Metallsilizid typisch sein, eine derartige Verbindung herzustellen. Da die Silizidschicht die Hauptstromleitung für die lokale Verbindung liefert, stellt dies kein Problem dar.
  • Fachleute werden es begrüßen, daß die Verbindungsbrücke, die durch die Seitenwandbereiche 42, 46 ausgebildet wird, es erlaubt, daß eine vollständige Verbindung zwischen dem Source-/Drainbereich 24 und der Signalleitung 28 hergestellt wird. Keine ungewöhnlichen Prozeßschritte werden benötigt, wobei die einzigen eingeführten zusätzlichen Schritte die der Abscheidung und des anisotropen Ätzens einer dünnen polykristallinen Siliziumschicht sind. Techniken zu deren Durchführung sind von den Fachleuten gut verstanden. Da ein Silizid für den den Hauptstrom tragenden Abschnitt der lokalen Verbindung verwendet wird, kann die darunterliegenden polykristalline Siliziumschicht undotiert abgeschieden werden, wie dies für die Schicht gilt, die zurückgeätzt wird, um die Seitenwandbereiche 42 - 48 auszubilden. Dies vermeidet einige Probleme, die durch Verbindungen zwischen einer dotierten polykristallinen Siliziumverbindungsleitung und darunterliegenden leitenden Bereichen verursacht werden, von denen einer gemäß dem P-Typ dotiert ist und der andere gemäß dem N-Typ dotiert ist, wie man dies bei integrierten CMOS-Schaltungen findet.
  • Variationen des Prozesses, der oben beschrieben wurde, werden für Fachleute klar sein. Zum Beispiel kann ein polyzidierte Schicht anstelle der polykristallinen Siliziumschicht 34 zum Festlegen der lokalen Kontaktverbindungsschicht abgeschieden werden. Verschiedene hitzebeständige Metalle neben dem Titan können verwendet werden, wobei der Schaltungsdesigner dazu in der Lage ist, Materialien zu wählen, die am besten mit einem bestimmten Fabrikationsprozeß kompatibel sind.
  • Wie in der Fachwelt bekannt ist, werden kleine polykristalline Siliziumbereiche entlang der ganzen vertikalen Seitenwände ausgebildet, wenn die dünne polykristalline Siliziumschicht anisotrop zurückgeätzt wird. Derartige Artifakte, die entlang der Seiten von Eigenschaften niedrigeren Niveaus bzw. von Niedrig-Niveau-Merkmalen ausgebildet werden, werden manchmal als "Polysticks" bezeichnet. Es kann notwendig sein, derartige Polysticks zu entfernen, um zu verhindern, daß sie einen ungewünschten leitenden Pfad bereitstellen. Falls dem so ist, können nach Bildung der gewünschten Seitenwandbereiche, wie in Fig. 3 gezeigt ist, die Kontaktöffnungen mit einem Photolack maskiert werden. Ein zusätzliches Ätzen kann dann durchgeführt werden, um die Polysticks zu entfernen, ohne die Verbindungen in dem Kontaktbereich zu beschädigen.
  • Während die Erfindung insbesondere gezeigt und beschrieben wurde unter Bezugnahme auf eine bevorzugte Ausführungsform, ist es für die Fachleute selbstverständlich, daß verschiedene Änderungen in Gestalt und Detail hierin durchgeführt werden können, ohne von dem Umfang der beigefügten Ansprüche abzuweichen.

Claims (7)

1. Verfahren zur Ausbildung einer leitenden Struktur einer integrierten Halbleiterschaltung, das die folgenden Schritte aufweist:
eine erste Schicht aus polykristallinem Silizium (34) wird über einer isolierenden Schicht (32) abgeschieden;
die polykristalline Siliziumschicht (34) wird gemustert, um eine Kontaktverbindungsstruktur (36) festzulegen;
Öffnungen (38, 40) werden durch die Isolierschicht (32) ausgebildet, um darunterliegende leitende Strukturen (24, 28) freizulegen;
Seitenwandbereiche (44, 46) von polykristallinem Silizium werden in den Öffnungen, die die gemusterte erste polykristalline Siliziumschicht (36) mit den darunterliegenden leitenden Strukturen (24, 28) verbinden, ausgebildet;
wenigstens ein Teil der gemusterten ersten polykristallinen Siliziumschicht (36) und der Seitenwandbereiche (44, 46) des polykristallinen Siliziums werden in leitendes Silizid konvertiert, wodurch eine leitende Silizidschicht (52) die gemusterte erste polykristalline Siliziumschicht (36) mit den darunterliegenden leitenden Strukturen (24, 28) verbindet.
2. Verfahren nach Anspruch 1, bei welchem der Schritt der Ausbildung von Seitenwandbereichen (44, 46) die folgenden Schritte aufweist:
eine zweite polykristalline Siliziumschicht wird über der integrierten Schaltung abgeschieden; und
die zweite polykristalline Siliziumschicht wird zurückgeätzt, um die Seitenwandbereiche (44, 46) zurückzuätzen, die die erste gemusterte polykristalline Siliziumschicht (36) mit den darunterliegenden leitenden Strukturen (24, 28) verbindet.
3. Verfahren nach Anspruch 2, bei welchem der Zurückätzschritt ein anisotropes Ätzen umfaßt.
4. Verfahren nach Anspruch 3, bei welchem der Zurückätzschritt weiter in isotropes Ätzen aufweist, das dem anisotropen Ätzen folgt.
5. Verfahren nach Anspruch 4, bei welchem das isotrope Ätzen eine Unterschneidung unter einer Seite der gemusterten ersten polykristallinen Siliziumschicht (36) ausbildet.
6. Verfahren nach irgendeinem vorhergehenden Anspruch, bei welchem eine der freigelegten darunterliegenden leitenden Strukturen (28) eine leitende polykristalline Siliziumstruktur ist.
7. Verfahren nach irgendeinem vorhergehenden Anspruch, bei welchem der Konvertierungsschritt die folgenden Schritte umfaßt:
eine hitzebeständige Metallschicht (50) wird über der integrierten Schaltung ausgebildet;
die integrierte Schaltung wird erhitzt, um mit der hitzebeständigen Metallschicht (50) mit darunterliegendem Silizium zu reagieren; und
jegliches hitzebeständige Metall, das nicht reagiert hat, wird entfernt.
DE69226098T 1991-01-31 1992-01-30 Lokale Kontaktverbindungen für integrierte Schaltungen Expired - Fee Related DE69226098T2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US07/648,554 US5124280A (en) 1991-01-31 1991-01-31 Local interconnect for integrated circuits

Publications (2)

Publication Number Publication Date
DE69226098D1 DE69226098D1 (de) 1998-08-13
DE69226098T2 true DE69226098T2 (de) 1998-10-29

Family

ID=24601268

Family Applications (1)

Application Number Title Priority Date Filing Date
DE69226098T Expired - Fee Related DE69226098T2 (de) 1991-01-31 1992-01-30 Lokale Kontaktverbindungen für integrierte Schaltungen

Country Status (5)

Country Link
US (2) US5124280A (de)
EP (1) EP0497595B1 (de)
JP (1) JPH04335525A (de)
KR (1) KR920015465A (de)
DE (1) DE69226098T2 (de)

Families Citing this family (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5418179A (en) * 1988-05-31 1995-05-23 Yamaha Corporation Process of fabricating complementary inverter circuit having multi-level interconnection
JPH0758701B2 (ja) * 1989-06-08 1995-06-21 株式会社東芝 半導体装置の製造方法
JPH03141645A (ja) * 1989-07-10 1991-06-17 Texas Instr Inc <Ti> ポリサイドによる局所的相互接続方法とその方法により製造された半導体素子
US5266509A (en) * 1990-05-11 1993-11-30 North American Philips Corporation Fabrication method for a floating-gate field-effect transistor structure
JP2757927B2 (ja) * 1990-06-28 1998-05-25 インターナショナル・ビジネス・マシーンズ・コーポレイション 半導体基板上の隔置されたシリコン領域の相互接続方法
JPH04242938A (ja) * 1991-01-08 1992-08-31 Mitsubishi Electric Corp 半導体装置およびその製造方法
DE69226987T2 (de) * 1991-05-03 1999-02-18 Sgs-Thomson Microelectronics, Inc., Carrollton, Tex. Lokalverbindungen für integrierte Schaltungen
US5227333A (en) * 1992-02-27 1993-07-13 International Business Machines Corporation Local interconnection having a germanium layer
US5175127A (en) * 1992-06-02 1992-12-29 Micron Technology, Inc. Self-aligned interlayer contact process using a plasma etch of photoresist
US5229326A (en) * 1992-06-23 1993-07-20 Micron Technology, Inc. Method for making electrical contact with an active area through sub-micron contact openings and a semiconductor device
USRE40790E1 (en) 1992-06-23 2009-06-23 Micron Technology, Inc. Method for making electrical contact with an active area through sub-micron contact openings and a semiconductor device
JPH06188385A (ja) * 1992-10-22 1994-07-08 Mitsubishi Electric Corp 半導体装置およびその製造方法
JP3067433B2 (ja) * 1992-12-04 2000-07-17 キヤノン株式会社 半導体装置の製造方法
TW230266B (de) * 1993-01-26 1994-09-11 American Telephone & Telegraph
JP2591446B2 (ja) * 1993-10-18 1997-03-19 日本電気株式会社 半導体装置およびその製造方法
DE4339919C2 (de) * 1993-11-23 1999-03-04 Siemens Ag Herstellverfahren für eine aus Silizid bestehende Anschlußfläche für ein Siliziumgebiet
JPH07221174A (ja) * 1993-12-10 1995-08-18 Canon Inc 半導体装置及びその製造方法
US5521118A (en) * 1994-12-22 1996-05-28 International Business Machines Corporation Sidewall strap
JPH08181205A (ja) * 1994-12-26 1996-07-12 Mitsubishi Electric Corp 半導体装置の配線構造およびその製造方法
US5757077A (en) * 1995-02-03 1998-05-26 National Semiconductor Corporation Integrated circuits with borderless vias
US5858875A (en) * 1995-02-03 1999-01-12 National Semiconductor Corporation Integrated circuits with borderless vias
US5656543A (en) * 1995-02-03 1997-08-12 National Semiconductor Corporation Fabrication of integrated circuits with borderless vias
US5536683A (en) * 1995-06-15 1996-07-16 United Microelectronics Corporation Method for interconnecting semiconductor devices
KR100206878B1 (ko) * 1995-12-29 1999-07-01 구본준 반도체소자 제조방법
US5952720A (en) * 1996-05-06 1999-09-14 United Microelectronics Corp. Buried contact structure
US5869391A (en) 1996-08-20 1999-02-09 Micron Technology, Inc. Semiconductor method of making electrical connection between an electrically conductive line and a node location, and integrated circuitry
US5827762A (en) * 1997-05-02 1998-10-27 National Semiconductor Corporation Method for forming buried interconnect structue having stability at high temperatures
US6420273B1 (en) 1997-06-30 2002-07-16 Koninklijke Philips Electronics N.V. Self-aligned etch-stop layer formation for semiconductor devices
US6207543B1 (en) 1997-06-30 2001-03-27 Vlsi Technology, Inc. Metallization technique for gate electrodes and local interconnects
US6403458B2 (en) 1998-04-03 2002-06-11 Micron Technology, Inc. Method for fabricating local interconnect structure for integrated circuit devices, source structures
US6576544B1 (en) * 2001-09-28 2003-06-10 Lsi Logic Corporation Local interconnect
US6559043B1 (en) * 2002-01-11 2003-05-06 Taiwan Semiconductor Manufacturing Company Method for electrical interconnection employing salicide bridge
US7317217B2 (en) * 2004-09-17 2008-01-08 International Business Machines Corporation Semiconductor scheme for reduced circuit area in a simplified process
US7790611B2 (en) * 2007-05-17 2010-09-07 International Business Machines Corporation Method for FEOL and BEOL wiring
FR2976725B1 (fr) * 2011-06-15 2013-06-28 St Microelectronics Sa Dispositif semiconducteur bidirectionnel declenchable utilisable sur silicium sur isolant
FR2987172A1 (fr) 2012-02-17 2013-08-23 St Microelectronics Sa Dispositif semiconducteur bidirectionnel de protection contre les decharges electrostatiques, utilisable sur silicium sur isolant
US8809184B2 (en) 2012-05-07 2014-08-19 Globalfoundries Inc. Methods of forming contacts for semiconductor devices using a local interconnect processing scheme

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4476482A (en) * 1981-05-29 1984-10-09 Texas Instruments Incorporated Silicide contacts for CMOS devices
JPH0618213B2 (ja) * 1982-06-25 1994-03-09 松下電子工業株式会社 半導体装置の製造方法
JPS60134466A (ja) * 1983-12-23 1985-07-17 Hitachi Ltd 半導体装置およびその製造方法
US4581815A (en) * 1984-03-01 1986-04-15 Advanced Micro Devices, Inc. Integrated circuit structure having intermediate metal silicide layer and method of making same
US4975756A (en) * 1985-05-01 1990-12-04 Texas Instruments Incorporated SRAM with local interconnect
JPS62204523A (ja) * 1986-03-04 1987-09-09 Nec Corp コンタクト電極の形成方法
JPH02504448A (ja) * 1988-05-24 1990-12-13 マイクロン・テクノロジー・インコーポレイテッド ＴｉＳｉ２ローカル・インターコネクト
US5053349A (en) * 1988-06-16 1991-10-01 Kabushiki Kaisha Toshiba Method for interconnecting semiconductor devices
DE3828999C2 (de) * 1988-08-26 1996-01-18 Hella Kg Hueck & Co Scheibenwaschanlage für Kraftfahrzeuge, insbesondere Streuscheibenwaschanlage

Also Published As

Publication number Publication date
DE69226098D1 (de) 1998-08-13
KR920015465A (ko) 1992-08-26
US5349229A (en) 1994-09-20
EP0497595A2 (de) 1992-08-05
EP0497595B1 (de) 1998-07-08
US5124280A (en) 1992-06-23
JPH04335525A (ja) 1992-11-24
EP0497595A3 (en) 1992-09-30

Similar Documents

Publication Publication Date Title
DE69226098T2 (de) Lokale Kontaktverbindungen für integrierte Schaltungen
DE69226987T2 (de) Lokalverbindungen für integrierte Schaltungen
EP0600063B2 (de) Verfahren zur herstellung von halbleiterbauelementen in cmos-technik mit &#39;local interconnects&#39;
DE3888937T2 (de) Verfahren zum Herstellen von integrierten Schaltungen mit FET.
DE69211093T2 (de) Verfahren zur Herstellung einer integrierten Schaltung mit selbstjustierten Kontakten zwischen eng beabstandeten Strukturen
DE112006002952B4 (de) Verfahren zur Herstellung von Halbleiteranordnungen mit Spacern
DE69429951T2 (de) Herstellungsverfahren für Halbleiteranordnung unter Verwendung der selektiven CVD-Methode
DE102006040764A1 (de) Tranistor mit einem lokal vorgesehenem Metallsilizidgebiet in Kontaktbereichen und Herstellung des Transistors
DE102010064288B4 (de) Halbleiterbauelement mit Kontaktelementen mit silizidierten Seitenwandgebieten
DE69526486T2 (de) Verfahren zum Herstellen einer Kontaktfläche in einer integrierten Schaltung
DE69317012T2 (de) Herstellungsverfahren einer Verbindungsstruktur in einer integrierten Schaltung
DE3881074T2 (de) Nichtfluechtige, durch ultraviolette strahlung loeschbare halbleiterspeicheranordnung und verfahren zu ihrer herstellung.
DE19615692C2 (de) Halbleitervorrichtung und Herstellungsverfahren einer Halbleitereinrichtung
DE69420805T2 (de) Herstellungsverfahren für Kontakte in dem Speichergebiet und dem Randgebiet eines IC
DE69029046T2 (de) Kontakte für Halbleiter-Vorrichtungen
DE19919939B4 (de) Verfahren zur Bildung von elektrisch leitenden Leitungen in integrierten Speicherschaltungen unter Verwendung von selbstjustierenden Silicid-Sperrschichten
EP0453644A2 (de) Verfahren zur Herstellung einer Öffnung in einem Halbleiterschichtaufbau und dessen Verwendung zur Herstellung von Kontaktlöchern
DE69028450T2 (de) Verfahren zur Herstellung von polykristallinen Siliziumkontakten
DE19531602C2 (de) Verbindungsstruktur einer Halbleitereinrichtung und ihr Herstellungsverfahren
DE19741891A1 (de) Verfahren zur gleichzeitigen Bildung von Metallsalicid und einer lokalen Verbindungsstruktur in einer IC-Struktur
DE69230514T2 (de) Verfahren zur Herstellung eines vergrabenen Kontaktes aus Polysilizium
EP1616355B1 (de) Bipolartransistor und verfahren zur herstellung desselben
DE69226212T2 (de) Herstellungsverfahren einer integrierten Schaltung mit einer Ladungsverschiebeanordnung
DE69018884T2 (de) Verfahren zum Herstellen einer Halbleitervorrichtung.
DE10241397B4 (de) Verfahren zur Herstellung eines Halbleiterelements mit T-förmiger Gate-Struktur mit Seitenwandabstandselementen, die in-situ hergestellt sind

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee