JP3039359B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP3039359B2 JP3039359B2 JP4080796A JP4080796A JP3039359B2 JP 3039359 B2 JP3039359 B2 JP 3039359B2 JP 4080796 A JP4080796 A JP 4080796A JP 4080796 A JP4080796 A JP 4080796A JP 3039359 B2 JP3039359 B2 JP 3039359B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- film
- heat treatment
- tin
- antireflection film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/03—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
- H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
- H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
- H01L2224/02165—Reinforcing structures
- H01L2224/02166—Collar structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05556—Shape in side view
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05599—Material
- H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
- H01L2224/05624—Aluminium [Al] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01004—Beryllium [Be]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01014—Silicon [Si]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/0105—Tin [Sn]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Wire Bonding (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、半導体基板上にＡ
ｌを主成分とする配線層を形成してなる半導体装置の製
造方法に関する。
ｌを主成分とする配線層を形成してなる半導体装置の製
造方法に関する。
【０００２】
【発明が解決しようとする課題】半導体装置の配線に
は、ＡｌＳｉＣｕのようにＡｌを主成分とするものが用
いられ、Ａｌの反射率が高いため、配線パターン形成の
ためのホトレジスト露光時に、配線からの反射光により
配線幅細りが発生する。この場合、配線上にＴｉＮ反射
防止膜を形成すれば、配線からの反射光を防止して配線
幅の精度を高めることができる。ＴｉＮ反射防止膜を使
用した場合、ボンディングパッド部にＴｉＮ反射防止膜
が存在するとワイヤボンディングを行うことができない
ため、ボンディングパッド部のみＴｉＮ反射防止膜を除
去する必要がある。
は、ＡｌＳｉＣｕのようにＡｌを主成分とするものが用
いられ、Ａｌの反射率が高いため、配線パターン形成の
ためのホトレジスト露光時に、配線からの反射光により
配線幅細りが発生する。この場合、配線上にＴｉＮ反射
防止膜を形成すれば、配線からの反射光を防止して配線
幅の精度を高めることができる。ＴｉＮ反射防止膜を使
用した場合、ボンディングパッド部にＴｉＮ反射防止膜
が存在するとワイヤボンディングを行うことができない
ため、ボンディングパッド部のみＴｉＮ反射防止膜を除
去する必要がある。
【０００３】このような半導体装置の配線構造は、図３
に示す工程により形成することができる。 〔図３（ａ）の工程〕ＭＯＳトランジスタ等の半導体素
子が形成された半導体基板上に、ＡｌＳｉＣｕ配線層１
およびＴｉＮ反射防止膜２を、スパッタリング、ホトリ
ソグラフィ、エッチング工程により形成し、この後、ト
ランジスタのソース・ドレインにオーミックコンタクト
を形成するために、４５０℃、３０分の熱処理を行う。 〔図３（ｂ）の工程〕次に、３４０℃の低温で、保護膜
であるプラズマ窒化膜（Ｐ−ＳｉＮ）３を堆積する。 〔図３（ｃ）の工程〕次に、ボンディングパッド部（開
口部）４を開口するために、ホトリソグラフィ、ドライ
エッチングを行い、プラズマ窒化膜３に続いて、ＴｉＮ
膜２をエッチングする。この後、プラズマ窒化膜３形成
時のプラズマダメージ除去のため、４５０℃、１０分の
熱処理を行う。
に示す工程により形成することができる。 〔図３（ａ）の工程〕ＭＯＳトランジスタ等の半導体素
子が形成された半導体基板上に、ＡｌＳｉＣｕ配線層１
およびＴｉＮ反射防止膜２を、スパッタリング、ホトリ
ソグラフィ、エッチング工程により形成し、この後、ト
ランジスタのソース・ドレインにオーミックコンタクト
を形成するために、４５０℃、３０分の熱処理を行う。 〔図３（ｂ）の工程〕次に、３４０℃の低温で、保護膜
であるプラズマ窒化膜（Ｐ−ＳｉＮ）３を堆積する。 〔図３（ｃ）の工程〕次に、ボンディングパッド部（開
口部）４を開口するために、ホトリソグラフィ、ドライ
エッチングを行い、プラズマ窒化膜３に続いて、ＴｉＮ
膜２をエッチングする。この後、プラズマ窒化膜３形成
時のプラズマダメージ除去のため、４５０℃、１０分の
熱処理を行う。
【０００４】上記した工程において、トランジスタのソ
ース・ドレインにオーミックコンタクトを形成するため
の熱処理時に、ＴｉＮ／Ａｌ反応層５が形成される。こ
のＴｉＮ／Ａｌ反応層５は、プラズマ窒化膜３とＴｉＮ
膜２のエッチング時にエッチングされないため、ボンデ
ィングパッド部４にＴｉＮ／Ａｌ反応層３が存在する。
ＴｉＮ／Ａｌ反応層５がボンディングパッド部４に存在
すると、ボンディングパッド部４の表面荒れが生じ、ワ
イヤボンディング強度が低下するという問題がある。
ース・ドレインにオーミックコンタクトを形成するため
の熱処理時に、ＴｉＮ／Ａｌ反応層５が形成される。こ
のＴｉＮ／Ａｌ反応層５は、プラズマ窒化膜３とＴｉＮ
膜２のエッチング時にエッチングされないため、ボンデ
ィングパッド部４にＴｉＮ／Ａｌ反応層３が存在する。
ＴｉＮ／Ａｌ反応層５がボンディングパッド部４に存在
すると、ボンディングパッド部４の表面荒れが生じ、ワ
イヤボンディング強度が低下するという問題がある。
【０００５】また、上記した配線構造以外に、多層配線
構造においても、下層配線上にＴｉＮ反射防止膜を形成
した後、層間絶縁膜を形成し、この層間絶縁膜にビアホ
ール（開口部）を形成して、上層配線を形成する場合、
ビアホールにおいて下層配線にＴｉＮ／Ａｌ反応層が存
在すると、ビアホールでのコンタクト抵抗が大きくなる
という問題がある。
構造においても、下層配線上にＴｉＮ反射防止膜を形成
した後、層間絶縁膜を形成し、この層間絶縁膜にビアホ
ール（開口部）を形成して、上層配線を形成する場合、
ビアホールにおいて下層配線にＴｉＮ／Ａｌ反応層が存
在すると、ビアホールでのコンタクト抵抗が大きくなる
という問題がある。
【０００６】本発明は上記問題に鑑みたもので、配線上
に反射防止膜を形成して配線パターンを形成するものに
おいて、その配線パターンの開口部に、Ａｌと反射防止
膜の反応層を形成しないようにすることを目的とする。
に反射防止膜を形成して配線パターンを形成するものに
おいて、その配線パターンの開口部に、Ａｌと反射防止
膜の反応層を形成しないようにすることを目的とする。
【０００７】
【課題を解決するための手段】本発明者等は、ＡｌＳｉ
Ｃｕの配線層およびＴｉＮ反射防止膜を形成したものに
ついて、熱処理時間を３０分とした場合の各熱処理温度
について、ＡｌとＴｉの反応をＸ線回析により調べた。
その結果を図４に示す。分析装置としては、Ｘ線回析装
置（リガク社製ＲＡＤ−IIＣ）を用い、分析条件とし
て、管電圧４０ＫＶ、管電流４０ｍＡとした。なお、縦
軸は、ＴｉＡｌ3 のＸ線回析強度の任意スケールであ
る。この図から分かるように、３４０℃までは、ＴｉＮ
とＡｌの反応物であるＡｌＴｉ3 のピークはほとんど変
化しないが、３６５℃から増加する。３９０℃以上では
ピーク値が一定になる。
Ｃｕの配線層およびＴｉＮ反射防止膜を形成したものに
ついて、熱処理時間を３０分とした場合の各熱処理温度
について、ＡｌとＴｉの反応をＸ線回析により調べた。
その結果を図４に示す。分析装置としては、Ｘ線回析装
置（リガク社製ＲＡＤ−IIＣ）を用い、分析条件とし
て、管電圧４０ＫＶ、管電流４０ｍＡとした。なお、縦
軸は、ＴｉＡｌ3 のＸ線回析強度の任意スケールであ
る。この図から分かるように、３４０℃までは、ＴｉＮ
とＡｌの反応物であるＡｌＴｉ3 のピークはほとんど変
化しないが、３６５℃から増加する。３９０℃以上では
ピーク値が一定になる。
【０００８】図５に、熱処理時間を３０分とした場合の
各熱処理温度について、Ｔｉの深さ方向分布を調べた結
果を示す。分析装置としては、走査型ＡＥＳ電子顕微鏡
（日本電子社製ＪＡＮ７１００）を用い、分析条件とし
て、電子銃の条件を加速電圧５ＫＶ、０．１μＡ、プロ
ーブ径１μｍとし、スパッタ条件を、キセノンガスを使
用して加速電圧１ＫＶ、ラスタ１ｍｍ□で行った。縦軸
は、各原子のオージェ強度の任意スケールである。この
図から、堆積後、３２０℃までは、ＴｉはＡｌ中へほん
とど拡散していないが、３６５℃以上では、ＴｉがＡｌ
へ深く拡散していることが分かる。
各熱処理温度について、Ｔｉの深さ方向分布を調べた結
果を示す。分析装置としては、走査型ＡＥＳ電子顕微鏡
（日本電子社製ＪＡＮ７１００）を用い、分析条件とし
て、電子銃の条件を加速電圧５ＫＶ、０．１μＡ、プロ
ーブ径１μｍとし、スパッタ条件を、キセノンガスを使
用して加速電圧１ＫＶ、ラスタ１ｍｍ□で行った。縦軸
は、各原子のオージェ強度の任意スケールである。この
図から、堆積後、３２０℃までは、ＴｉはＡｌ中へほん
とど拡散していないが、３６５℃以上では、ＴｉがＡｌ
へ深く拡散していることが分かる。
【０００９】以上の実験結果から、熱処理温度を３４０
℃以下にすれば、ＡｌとＴｉの反応を実質的に阻止でき
ることが分かる。従って、図３に示す工程において、反
射防止膜の形成から、開口部を形成するまで、ＴｉＮ／
Ａｌ反応層が形成されない温度に維持すれば、ボンディ
ングパッド部にＴｉＮ／Ａｌ反応層が存在せず、ボンデ
ィングパッド部の強度低下を防止することができる。ま
た、多層配線構造の場合には、ビアホールでのコンタク
ト抵抗の上昇を防止することができる。
℃以下にすれば、ＡｌとＴｉの反応を実質的に阻止でき
ることが分かる。従って、図３に示す工程において、反
射防止膜の形成から、開口部を形成するまで、ＴｉＮ／
Ａｌ反応層が形成されない温度に維持すれば、ボンディ
ングパッド部にＴｉＮ／Ａｌ反応層が存在せず、ボンデ
ィングパッド部の強度低下を防止することができる。ま
た、多層配線構造の場合には、ビアホールでのコンタク
ト抵抗の上昇を防止することができる。
【００１０】本発明は上記検討を基になされたもので、
請求項１乃至５に記載の発明においては、反射防止膜の
形成から開口部形成のためのエッチング工程までを、反
射防止膜とＡｌの反応層の形成を実質的に阻止する温度
にて行い、開口部の形成後に、半導体基板に形成された
半導体素子のオーミックコンタクト用の熱処理工程を行
うようにしたことを特徴としている。従って、開口部形
成段階で、反射防止膜とＡｌの反応層が実質的に形成さ
れないため、請求項３に記載のように開口部をワイヤボ
ンデイングパッド部とした場合には、その強度低下を防
止することができ、また請求項５に記載のように開口部
に上層配線を形成した場合には、コンタクト抵抗の上昇
を防止することができる。
請求項１乃至５に記載の発明においては、反射防止膜の
形成から開口部形成のためのエッチング工程までを、反
射防止膜とＡｌの反応層の形成を実質的に阻止する温度
にて行い、開口部の形成後に、半導体基板に形成された
半導体素子のオーミックコンタクト用の熱処理工程を行
うようにしたことを特徴としている。従って、開口部形
成段階で、反射防止膜とＡｌの反応層が実質的に形成さ
れないため、請求項３に記載のように開口部をワイヤボ
ンデイングパッド部とした場合には、その強度低下を防
止することができ、また請求項５に記載のように開口部
に上層配線を形成した場合には、コンタクト抵抗の上昇
を防止することができる。
【００１１】また、請求項２に記載の発明のように、３
４０℃以下の熱処理温度とすれば、反射防止膜とＡｌに
よる反応層の形成を実質的に阻止することができる。な
お、図３に示す工程においては、開口部の形成前に、半
導体素子のオーミックコンタクト用の熱処理工程を行う
ようにしていたが、本願発明では、開口部の形成後に、
そのオーミックコンタクト用の熱処理工程を行うように
しており、反射防止膜とＡｌの反応層の形成を防止する
ことができる。
４０℃以下の熱処理温度とすれば、反射防止膜とＡｌに
よる反応層の形成を実質的に阻止することができる。な
お、図３に示す工程においては、開口部の形成前に、半
導体素子のオーミックコンタクト用の熱処理工程を行う
ようにしていたが、本願発明では、開口部の形成後に、
そのオーミックコンタクト用の熱処理工程を行うように
しており、反射防止膜とＡｌの反応層の形成を防止する
ことができる。
【００１２】さらに、層間絶縁膜をプラズマ窒化膜とし
た場合、請求項４に記載の発明のように、開口部の形成
後に行う半導体素子のオーミックコンタクト用の熱処理
工程を、プラズマ窒化膜形成によるプラズマダメージ除
去用の熱処理工程とすれば、両目的の熱処理を１回にす
るとともに、反射防止膜とＡｌの反応層の形成を防止す
ることができる。
た場合、請求項４に記載の発明のように、開口部の形成
後に行う半導体素子のオーミックコンタクト用の熱処理
工程を、プラズマ窒化膜形成によるプラズマダメージ除
去用の熱処理工程とすれば、両目的の熱処理を１回にす
るとともに、反射防止膜とＡｌの反応層の形成を防止す
ることができる。
【００１３】なお、反射防止膜としては、遷移金属、例
えばＴｉ、ＴｉＮ、ＴｉＷを用いることができる。
えばＴｉ、ＴｉＮ、ＴｉＷを用いることができる。
【００１４】
【発明の実施の形態】以下、本発明を図に示す実施形態
について説明する。図１に、本発明の一実施形態におけ
る配線構造の工程図を示す。 〔図１（ａ）の工程〕ＭＯＳトランジスタ等の半導体素
子が形成された半導体基板上に、ＡｌＳｉＣｕ配線層１
およびＴｉＮ反射防止膜２を、スパッタリング、ホトリ
ソグラフィ、エッチング工程により形成する。 〔図１（ｂ）の工程〕反応層が形成されないように３４
０℃の低温で、保護膜であるプラズマ窒化膜３を堆積す
る。 〔図１（ｃ）の工程〕ボンディングパッド部４を開口す
るために、ホトリソグラフィ、ドライエッチングを行
う。この時、プラズマ窒化膜３に続いて、ＴｉＮ膜２を
エッチングする。 〔図１（ｄ）の工程〕トランジスタのソース・ドレイン
にオーミックコンタクトを形成するため、およびプラズ
マ窒化膜３形成時のプラズマダメージを除去するため
に、４５０℃、３０分の熱処理を行う。このとき、ボン
ディングパッド部４以外のＴｉＮ／Ａｌ界面で反応が起
こり、ボンディングパッド部４以外の領域においてＴｉ
Ｎ／Ａｌ反応層５が形成される。
について説明する。図１に、本発明の一実施形態におけ
る配線構造の工程図を示す。 〔図１（ａ）の工程〕ＭＯＳトランジスタ等の半導体素
子が形成された半導体基板上に、ＡｌＳｉＣｕ配線層１
およびＴｉＮ反射防止膜２を、スパッタリング、ホトリ
ソグラフィ、エッチング工程により形成する。 〔図１（ｂ）の工程〕反応層が形成されないように３４
０℃の低温で、保護膜であるプラズマ窒化膜３を堆積す
る。 〔図１（ｃ）の工程〕ボンディングパッド部４を開口す
るために、ホトリソグラフィ、ドライエッチングを行
う。この時、プラズマ窒化膜３に続いて、ＴｉＮ膜２を
エッチングする。 〔図１（ｄ）の工程〕トランジスタのソース・ドレイン
にオーミックコンタクトを形成するため、およびプラズ
マ窒化膜３形成時のプラズマダメージを除去するため
に、４５０℃、３０分の熱処理を行う。このとき、ボン
ディングパッド部４以外のＴｉＮ／Ａｌ界面で反応が起
こり、ボンディングパッド部４以外の領域においてＴｉ
Ｎ／Ａｌ反応層５が形成される。
【００１５】従って、配線層１を形成した後、ＴｉＮ反
射防止膜２からボンディングパッド部４を形成するまで
の工程において、ＴｉＮ／Ａｌ反応層５が実質的に形成
されない温度以下で行われるため、ボンディングパッド
部４においてＴｉＮ／Ａｌ反応層５が形成されず、ワイ
ヤボンディングの強度を十分なものとすることができ
る。
射防止膜２からボンディングパッド部４を形成するまで
の工程において、ＴｉＮ／Ａｌ反応層５が実質的に形成
されない温度以下で行われるため、ボンディングパッド
部４においてＴｉＮ／Ａｌ反応層５が形成されず、ワイ
ヤボンディングの強度を十分なものとすることができ
る。
【００１６】次に、上記した製造工程を用いて、実際に
ＬＳＩ配線を形成する全体の工程について図２を用いて
説明する。 〔図２（ａ）の工程〕Ｐ型Ｓｉ基板１１に、ホトリソグ
ラフィ、イオン注入及び熱処理により、Ｐウェル１２、
Ｎウェル１３を形成する。さらに、通常のＬＯＣＯＳ工
程により選択酸化を行い、ＬＯＣＯＳ素子分離領域１４
を形成する。 〔図２（ｂ）の工程〕キャパシタ１５の下部電極（多結
晶Ｓｉ）を、ＣＶＤ、リン拡散による不純物注入、ホト
リソグラフィ、ドライエッチングにより形成する。次
に、ゲート酸化によりトランジスタのゲート酸化膜とキ
ャパシタ１５の層間絶縁膜を形成する。この後、トラン
ジスタのゲート電極（多結晶Ｓｉ）１６とキャパシタ１
５の上部電極（多結晶Ｓｉ）を、ＣＶＤ、リン拡散によ
る不純物注入、ホトリソグラフィ、ドライエッチングに
より同時に形成する。さらに、熱酸化によりゲート電極
１６、キャパシタ１５の上部電極を酸化する。 〔図２（ｃ）の工程〕常圧ＣＶＤによりＢＰＳＧ膜１７
を堆積する。この後、Ｎ2 雰囲気での熱処理によりＢＰ
ＳＧ膜１７をリフローし、段差をなだらかにする。
ＬＳＩ配線を形成する全体の工程について図２を用いて
説明する。 〔図２（ａ）の工程〕Ｐ型Ｓｉ基板１１に、ホトリソグ
ラフィ、イオン注入及び熱処理により、Ｐウェル１２、
Ｎウェル１３を形成する。さらに、通常のＬＯＣＯＳ工
程により選択酸化を行い、ＬＯＣＯＳ素子分離領域１４
を形成する。 〔図２（ｂ）の工程〕キャパシタ１５の下部電極（多結
晶Ｓｉ）を、ＣＶＤ、リン拡散による不純物注入、ホト
リソグラフィ、ドライエッチングにより形成する。次
に、ゲート酸化によりトランジスタのゲート酸化膜とキ
ャパシタ１５の層間絶縁膜を形成する。この後、トラン
ジスタのゲート電極（多結晶Ｓｉ）１６とキャパシタ１
５の上部電極（多結晶Ｓｉ）を、ＣＶＤ、リン拡散によ
る不純物注入、ホトリソグラフィ、ドライエッチングに
より同時に形成する。さらに、熱酸化によりゲート電極
１６、キャパシタ１５の上部電極を酸化する。 〔図２（ｃ）の工程〕常圧ＣＶＤによりＢＰＳＧ膜１７
を堆積する。この後、Ｎ2 雰囲気での熱処理によりＢＰ
ＳＧ膜１７をリフローし、段差をなだらかにする。
【００１７】そして、ホトリソグラフィ、ドライエッチ
ングにより、コンタクトホールを形成し、さらに反射防
止膜付き下層配線（Ｔｉ／ＴｉＮ／ＡｌＳｉＣｕ／Ｔｉ
Ｎ）１８を、スパッタリング法、ホトリソグラフィ、ド
ライエッチングにより形成する。 〔図２（ｄ）の工程〕層間絶縁膜（ＩＬＤ）１９を、プ
ラズマＣＶＤによりＳｉＯ2 を堆積し、ＳＯＧにより平
坦化し、さらにプラズマＣＶＤによりＳｉＯ2 を堆積し
て形成する。 〔図２（ｅ）の工程〕下層配線１８とのコンタクトをと
るためのビアホールを形成した後、反射防止膜付き上層
配線（Ｔｉ／ＡｌＳｉＣｕ／ＴｉＮ）２０を、スパッタ
リング、ホトリソグラフィ、ドライエッチングにより形
成する。 〔図２（ｆ）の工程〕保護膜であるプラズマ窒化膜２１
を、プラズマＣＶＤ装置により堆積する。この後は、図
１に示したのと同様に、ホトリソグラフィ、ドライエッ
チングによりボンディングパッド部を開口する。この
時、同時にＴｉＮ膜もエッチングする。この後、プラズ
マダメージ除去とソース・ドレイン拡散層のオーミック
コンタクトをとるために、４５０℃、１０分の熱処理を
行う。さらに、パッケージ樹脂との密着性改善のため
に、ポリイミド樹脂（ＰＩＱ）２２を塗布し、ホトリソ
グラフィによりボンディングパッド部のみ開口する。
ングにより、コンタクトホールを形成し、さらに反射防
止膜付き下層配線（Ｔｉ／ＴｉＮ／ＡｌＳｉＣｕ／Ｔｉ
Ｎ）１８を、スパッタリング法、ホトリソグラフィ、ド
ライエッチングにより形成する。 〔図２（ｄ）の工程〕層間絶縁膜（ＩＬＤ）１９を、プ
ラズマＣＶＤによりＳｉＯ2 を堆積し、ＳＯＧにより平
坦化し、さらにプラズマＣＶＤによりＳｉＯ2 を堆積し
て形成する。 〔図２（ｅ）の工程〕下層配線１８とのコンタクトをと
るためのビアホールを形成した後、反射防止膜付き上層
配線（Ｔｉ／ＡｌＳｉＣｕ／ＴｉＮ）２０を、スパッタ
リング、ホトリソグラフィ、ドライエッチングにより形
成する。 〔図２（ｆ）の工程〕保護膜であるプラズマ窒化膜２１
を、プラズマＣＶＤ装置により堆積する。この後は、図
１に示したのと同様に、ホトリソグラフィ、ドライエッ
チングによりボンディングパッド部を開口する。この
時、同時にＴｉＮ膜もエッチングする。この後、プラズ
マダメージ除去とソース・ドレイン拡散層のオーミック
コンタクトをとるために、４５０℃、１０分の熱処理を
行う。さらに、パッケージ樹脂との密着性改善のため
に、ポリイミド樹脂（ＰＩＱ）２２を塗布し、ホトリソ
グラフィによりボンディングパッド部のみ開口する。
【００１８】上記した実施形態では、ボンディングパッ
ド部にＴｉＮ／Ａｌ反応層を形成しないようにするもの
を示したが、下層配線１８と上層配線２０の導通のため
のビアホールを開口するにあたって、下層配線１８にお
けるＡｌとＴｉＮの反応層ができる前にビアホールのＴ
ｉＮを除去するようにしてもよい。この場合、ＴｉＮ／
Ａｌ反応層は３４０℃以下の低温で形成されないので、
下層配線１８におけるＡｌＳｉＣｕを形成した後、ビア
ホール形成のためのエッチング工程までにおいて、３４
０℃以下の低温で行う必要がある。
ド部にＴｉＮ／Ａｌ反応層を形成しないようにするもの
を示したが、下層配線１８と上層配線２０の導通のため
のビアホールを開口するにあたって、下層配線１８にお
けるＡｌとＴｉＮの反応層ができる前にビアホールのＴ
ｉＮを除去するようにしてもよい。この場合、ＴｉＮ／
Ａｌ反応層は３４０℃以下の低温で形成されないので、
下層配線１８におけるＡｌＳｉＣｕを形成した後、ビア
ホール形成のためのエッチング工程までにおいて、３４
０℃以下の低温で行う必要がある。
【００１９】このことにより、ビアホールにＴｉＮ／Ａ
ｌ反応層が形成されないため、ビアホールでの抵抗を低
減することができる。
ｌ反応層が形成されないため、ビアホールでの抵抗を低
減することができる。
【図１】本発明の一実施形態における、半導体装置の配
線形成工程図である。
線形成工程図である。
【図２】図１に示す製造工程を用いて、実際にＬＳＩ配
線を形成する場合の工程図である。
線を形成する場合の工程図である。
【図３】本発明の課題を説明するための、半導体装置の
配線形成工程図である。
配線形成工程図である。
【図４】ＡｌＳｉＣｕの配線層およびＴｉＮ反射防止膜
を形成したものについて、各熱処理温度でのＡｌとＴｉ
の反応をＸ線回折により調べた結果を示す図である。
を形成したものについて、各熱処理温度でのＡｌとＴｉ
の反応をＸ線回折により調べた結果を示す図である。
【図５】ＡｌＳｉＣｕの配線層およびＴｉＮ反射防止膜
を形成したものについて、各熱処理温度でのＴｉの拡散
分布を調べた結果を示す図である。
を形成したものについて、各熱処理温度でのＴｉの拡散
分布を調べた結果を示す図である。
１…ＡｌＳｉＣｕ配線層、２…ＴｉＮ反射防止膜、３…
プラズマ窒化膜、４…ボンディングパッド部、５…Ｔｉ
Ｎ／Ａｌ反応層。
プラズマ窒化膜、４…ボンディングパッド部、５…Ｔｉ
Ｎ／Ａｌ反応層。
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平７−335690（ＪＰ，Ａ) 特開 平２−271632（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/60 301
Claims (5)
- 【請求項１】 半導体基板上にＡｌを主成分とする配線
層（１）を形成し、その表面に反射防止膜（２）を形成
して前記配線層のパターニングを行う工程と、その後、
前記配線層の上に層間絶縁膜（３）を形成し、前記層間
絶縁膜および前記反射防止膜をエッチングして他の配線
と電気的にコンタクトをとるための開口部（４）を形成
する工程とを有してなる半導体装置の製造方法であっ
て、 前記反射防止膜の形成から前記エッチングを行うまでの
工程を、前記反射防止膜と前記Ａｌの反応層（５）の形
成を実質的に阻止する温度にて行い、 前記開口部の形成後に、前記半導体基板に形成された半
導体素子のオーミックコンタクト用の熱処理工程を行う
ことを特徴とする半導体装置の製造方法。 - 【請求項２】 前記反射防止膜と前記Ａｌの反応層の形
成を実質的に阻止する温度は、３４０℃以下であること
を特徴とする請求項１に記載の半導体装置の製造方法。 - 【請求項３】 前記開口部は、ワイヤボンデイングパッ
ド部（４）であることを特徴とする請求項１又は２に記
載の半導体装置の製造方法。 - 【請求項４】 前記層間絶縁膜はプラズマ窒化膜（３）
であり、前記熱処理工程は、前記半導体基板に形成され
た半導体素子のオーミックコンタクト用の熱処理である
とともに、前記プラズマ窒化膜形成によるプラズマダメ
ージ除去用の熱処理であることを特徴とする請求項１乃
至３のいずれか１つに記載の半導体装置の製造方法。 - 【請求項５】 前記開口部に上層配線を形成することを
特徴とする請求項１又は２に記載の半導体装置の製造方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4080796A JP3039359B2 (ja) | 1996-02-28 | 1996-02-28 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4080796A JP3039359B2 (ja) | 1996-02-28 | 1996-02-28 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09232364A JPH09232364A (ja) | 1997-09-05 |
| JP3039359B2 true JP3039359B2 (ja) | 2000-05-08 |
Family
ID=12590921
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4080796A Expired - Fee Related JP3039359B2 (ja) | 1996-02-28 | 1996-02-28 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3039359B2 (ja) |
-
1996
- 1996-02-28 JP JP4080796A patent/JP3039359B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH09232364A (ja) | 1997-09-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6020254A (en) | Method of fabricating semiconductor devices with contact holes | |
| KR100302894B1 (ko) | 이중(ｄｕａｌ) 두께 코발트 실리사이드 층을 갖는 집적 회로 구조 및 그 제조 방법 | |
| US4276557A (en) | Integrated semiconductor circuit structure and method for making it | |
| US4392150A (en) | MOS Integrated circuit having refractory metal or metal silicide interconnect layer | |
| KR100530401B1 (ko) | 저저항 게이트 전극을 구비하는 반도체 장치 | |
| US4332839A (en) | Method for making integrated semiconductor circuit structure with formation of Ti or Ta silicide | |
| US5591672A (en) | Annealing of titanium - titanium nitride in contact hole | |
| US5838051A (en) | Tungsten policide contacts for semiconductor devices | |
| US5861673A (en) | Method for forming vias in multi-level integrated circuits, for use with multi-level metallizations | |
| JPH04233230A (ja) | 半導体基板上の隔置されたシリコン領域の相互接続方法 | |
| JP2609267B2 (ja) | 自己整列ひ化ガリウム装置の製造方法 | |
| US4708904A (en) | Semiconductor device and a method of manufacturing the same | |
| KR100281887B1 (ko) | 반도체장치의 제조방법 | |
| US5739046A (en) | Method of making a reliable barrier layer | |
| KR19980079374A (ko) | 집적회로 구조물내에 살리시드 및 국부 상호 접속을 동시에형성시키는 방법 | |
| US5366928A (en) | Method of manufacturing a semiconductor device, in which a metal conductor track is provided on a surface of a semiconductor body | |
| USRE32207E (en) | Method for making integrated semiconductor circuit structure with formation of Ti or Ta silicide | |
| JP3039359B2 (ja) | 半導体装置の製造方法 | |
| KR960002061B1 (ko) | 반도체 장치의 배선층 형성방법 | |
| US6225222B1 (en) | Diffusion barrier enhancement for sub-micron aluminum-silicon contacts | |
| EP0514103A1 (en) | Barrier metal process for sub-micron contacts | |
| US6221745B1 (en) | High selectivity mask oxide etching to suppress silicon pits | |
| JP3380172B2 (ja) | 半導体装置の製造方法 | |
| JPH0917867A (ja) | 半導体装置におけるコンタクト部の形成方法 | |
| KR100265839B1 (ko) | 반도체 소자의 금속배선 형 성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19991005 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20000201 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100303 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110303 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120303 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120303 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130303 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140303 Year of fee payment: 14 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |