JPH06236883A - 半導体素子用の配線形成方法 - Google Patents
半導体素子用の配線形成方法Info
- Publication number
- JPH06236883A JPH06236883A JP2265793A JP2265793A JPH06236883A JP H06236883 A JPH06236883 A JP H06236883A JP 2265793 A JP2265793 A JP 2265793A JP 2265793 A JP2265793 A JP 2265793A JP H06236883 A JPH06236883 A JP H06236883A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- single crystal
- contact hole
- substrate
- crystal layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】
【目的】 コンタクトホ−ルにＡｌ単結晶層を成長させ
ることができる半導体素子用の配線の形成方法を提供す
ること。 【構成】 拡散層２８が形成されているＳｉ基板３０上
に、絶縁膜３２として層間絶縁膜３２を形成した後、Ｒ
ＩＥによりコンタクトホ−ル３４を形成する。次に、ダ
メ−ジ層３６を含むＳｉ基板３０部分を９００℃の温度
下で２０分間、乾燥酸素雰囲気中で熱酸化を行い、約２
００Ａ°の厚さの酸化層３８を形成する。次に、酸化層
３８をＨＦを用いてエッチングして除去する。次に、原
料にジメチルアルミニウムハイドライド（（ＣＨ3 ）2
ＡｌＨ）を用い、減圧ＣＶＤ法によりＳｉ単結晶層４０
上に、選択的にＡｌの単結晶層４２を成長させる。
ることができる半導体素子用の配線の形成方法を提供す
ること。 【構成】 拡散層２８が形成されているＳｉ基板３０上
に、絶縁膜３２として層間絶縁膜３２を形成した後、Ｒ
ＩＥによりコンタクトホ−ル３４を形成する。次に、ダ
メ−ジ層３６を含むＳｉ基板３０部分を９００℃の温度
下で２０分間、乾燥酸素雰囲気中で熱酸化を行い、約２
００Ａ°の厚さの酸化層３８を形成する。次に、酸化層
３８をＨＦを用いてエッチングして除去する。次に、原
料にジメチルアルミニウムハイドライド（（ＣＨ3 ）2
ＡｌＨ）を用い、減圧ＣＶＤ法によりＳｉ単結晶層４０
上に、選択的にＡｌの単結晶層４２を成長させる。
Description
【０００１】
【産業上の利用分野】この発明は、半導体素子のＡｌ配
線の形成方法、特に、コンタクトホ−ルのＣＶＤ法によ
る穴埋めに関するものである。
線の形成方法、特に、コンタクトホ−ルのＣＶＤ法によ
る穴埋めに関するものである。
【０００２】
【従来の技術】従来、半導体素子のアルミニウム（Ａ
ｌ）配線の形成にはスパッタ法が用いられてきた。しか
し半導体素子の微細化により、段差部、特に、コンタク
トホ−ルの縁の段差におけるステップカバレッジに問題
が生じてきた。そこで、この問題を解決するために、化
学気相成長法（以下、単に「ＣＶＤ法」とも称する）を
用いた選択成長法によりコンタクトホ−ルの穴を埋め込
む方法が提唱されている。この方法を用いた例が文献：
「Ａｐｐｌ．Ｐｈｙｓ．Ｌｅｔｔ．，５６（１６），１
６，ｐｐ１５４３， Ａｐｒｉｌ １９９０」に開示さ
れている。以下、図面を参照して、上記文献に開示の半
導体素子用のＡｌ配線の形成方法について簡単に説明す
る。図５の（Ａ）〜（Ｂ）および図６の（Ａ）は、従来
の半導体素子用のＡｌ配線の形成方法の説明に供する工
程図である。
ｌ）配線の形成にはスパッタ法が用いられてきた。しか
し半導体素子の微細化により、段差部、特に、コンタク
トホ−ルの縁の段差におけるステップカバレッジに問題
が生じてきた。そこで、この問題を解決するために、化
学気相成長法（以下、単に「ＣＶＤ法」とも称する）を
用いた選択成長法によりコンタクトホ−ルの穴を埋め込
む方法が提唱されている。この方法を用いた例が文献：
「Ａｐｐｌ．Ｐｈｙｓ．Ｌｅｔｔ．，５６（１６），１
６，ｐｐ１５４３， Ａｐｒｉｌ １９９０」に開示さ
れている。以下、図面を参照して、上記文献に開示の半
導体素子用のＡｌ配線の形成方法について簡単に説明す
る。図５の（Ａ）〜（Ｂ）および図６の（Ａ）は、従来
の半導体素子用のＡｌ配線の形成方法の説明に供する工
程図である。
【０００３】先ず、拡散層１０等を形成したＳｉ基板１
２上に層間絶縁膜１４を形成する（図５の（Ａ））。
２上に層間絶縁膜１４を形成する（図５の（Ａ））。
【０００４】次に、この層間絶縁膜１４に、通常のＲＩ
Ｅにより、コンタクトホ−ル１６を開口する（図５の
（Ｂ））。
Ｅにより、コンタクトホ−ル１６を開口する（図５の
（Ｂ））。
【０００５】次に、このコンタクトホ−ル１６に減圧Ｃ
ＶＤ装置を用いて、Ａｌ層１８を選択的に成長させる。
Ａｌ層１８の原料にはトリメチルアルミニウム（Ａｌ
（ＣＨ3 ）3 ）を用いている（図６の（Ｃ））。上記文
献では、Ｓｉ基板の加熱温度等をパラメ−タとして、様
々な成長条件下におけるＡｌの選択性およびＡｌ層の膜
質を評価している。
ＶＤ装置を用いて、Ａｌ層１８を選択的に成長させる。
Ａｌ層１８の原料にはトリメチルアルミニウム（Ａｌ
（ＣＨ3 ）3 ）を用いている（図６の（Ｃ））。上記文
献では、Ｓｉ基板の加熱温度等をパラメ−タとして、様
々な成長条件下におけるＡｌの選択性およびＡｌ層の膜
質を評価している。
【０００６】通常は、コンタクトホ−ルにＡｌ層を選択
的に成長させた後、Ａｌ配線層を形成し、４００〜５０
０℃の温度下で熱処理を行って、コンタクトホ−ルを埋
めているＡｌ層との接合を図る。さらに、Ａｌ配線層の
上側に保護膜を形成する。一般に、保護膜は３５０℃程
度の温度下で形成する。この様にして、ステップカバレ
ッジの良好なＡｌ配線を形成することができる。
的に成長させた後、Ａｌ配線層を形成し、４００〜５０
０℃の温度下で熱処理を行って、コンタクトホ−ルを埋
めているＡｌ層との接合を図る。さらに、Ａｌ配線層の
上側に保護膜を形成する。一般に、保護膜は３５０℃程
度の温度下で形成する。この様にして、ステップカバレ
ッジの良好なＡｌ配線を形成することができる。
【０００７】
【発明が解決しようとする課題】しかしながら、コンタ
クトホ−ルをＡｌ層で埋め込んだ後の工程で、熱処理を
行うと、コンタクトホ−ルに埋め込んだＡｌが基板のＳ
ｉ（シリコン）と反応する。Ａｌ層が単結晶でない場
合、局所的にこの反応が進み、スパイク現象を起こすこ
とがある。図６の（Ｂ）に符号２０でスパイクを示す。
このため、半導体基板との接合破壊が生じ、半導体素子
が正常な動作をしなくなる虞がある。
クトホ−ルをＡｌ層で埋め込んだ後の工程で、熱処理を
行うと、コンタクトホ−ルに埋め込んだＡｌが基板のＳ
ｉ（シリコン）と反応する。Ａｌ層が単結晶でない場
合、局所的にこの反応が進み、スパイク現象を起こすこ
とがある。図６の（Ｂ）に符号２０でスパイクを示す。
このため、半導体基板との接合破壊が生じ、半導体素子
が正常な動作をしなくなる虞がある。
【０００８】ところで、Ａｌを単結晶成長させるために
は、コンタクトホ−ル底面のＳｉ基板表面に格子欠陥や
自然酸化膜がないことが必要である。しかし、通常のエ
ッチングによりコンタクトホ−ル底面に露出したＳｉ基
板の表面はダメ−ジを受け、格子欠陥が生じてしまう。
このため、コンタクトホ−ルに、Ａｌの単結晶を良好に
成長させることができない。また、その上、コンタクト
ホ−ル中に空隙が生じ、Ａｌでコンタクトホ−ルを完全
に埋め込めないことがある。
は、コンタクトホ−ル底面のＳｉ基板表面に格子欠陥や
自然酸化膜がないことが必要である。しかし、通常のエ
ッチングによりコンタクトホ−ル底面に露出したＳｉ基
板の表面はダメ−ジを受け、格子欠陥が生じてしまう。
このため、コンタクトホ−ルに、Ａｌの単結晶を良好に
成長させることができない。また、その上、コンタクト
ホ−ル中に空隙が生じ、Ａｌでコンタクトホ−ルを完全
に埋め込めないことがある。
【０００９】従って、この発明の目的は、コンタクトホ
−ルにＡｌの単結晶層を成長させることができる半導体
素子用の配線の形成方法を提供することにある。
−ルにＡｌの単結晶層を成長させることができる半導体
素子用の配線の形成方法を提供することにある。
【００１０】
【課題を解決するための手段】この目的の達成を図るた
めに、この発明の半導体素子用の配線形成方法によれ
ば、（ａ）素子領域が形成されているＳｉ基板上に絶縁
膜を設けた後、この絶縁膜にコンタクトホ−ルをエッチ
ングにより開口する工程と、（ｂ）Ｓｉ基板にエッチン
グによって形成されたダメ−ジ層を除去する工程と、
（ｃ）ダメ−ジ層が除去された前記コンタクトホ−ルに
露出したＳｉ基板上にＳｉ単結晶層をエピタキシャル成
長する工程と、（ｄ）Ｓｉ単結晶層上に、選択的ＣＶＤ
法を用いてＡｌの単結晶層を成長させる工程とを含むこ
とを特徴とする。
めに、この発明の半導体素子用の配線形成方法によれ
ば、（ａ）素子領域が形成されているＳｉ基板上に絶縁
膜を設けた後、この絶縁膜にコンタクトホ−ルをエッチ
ングにより開口する工程と、（ｂ）Ｓｉ基板にエッチン
グによって形成されたダメ−ジ層を除去する工程と、
（ｃ）ダメ−ジ層が除去された前記コンタクトホ−ルに
露出したＳｉ基板上にＳｉ単結晶層をエピタキシャル成
長する工程と、（ｄ）Ｓｉ単結晶層上に、選択的ＣＶＤ
法を用いてＡｌの単結晶層を成長させる工程とを含むこ
とを特徴とする。
【００１１】また、好ましくは、（ｂ）の工程は、ダメ
−ジ層を含むＳｉ基板部分を熱酸化して酸化層に変える
工程と、酸化層をウエットエッチングを用いて除去する
工程とを含むと良い。
−ジ層を含むＳｉ基板部分を熱酸化して酸化層に変える
工程と、酸化層をウエットエッチングを用いて除去する
工程とを含むと良い。
【００１２】また、好ましくは、（ｂ）の工程は、ダメ
−ジ層を含むＳｉ基板部分をＳＦ6をエッチャントとし
て用いてドライエッチングにより除去すると良い。
−ジ層を含むＳｉ基板部分をＳＦ6をエッチャントとし
て用いてドライエッチングにより除去すると良い。
【００１３】
【作用】この発明の半導体素子用の配線形成方法によれ
ば、コンタクトホ−ル形成のためのエッチングによって
コンタクトホ−ルの底面のＳｉ基板部分に形成されてし
まうダメ−ジ層を除去した後、コンタクトホ−ルの底面
にＳｉ単結晶層を結晶成長させ、このＳｉ単結晶層上に
Ａｌ（アルミニウム）の単結晶層を成長させる。Ａｌが
単結晶であるため、ＡｌとＳｉとの反応は、コンタクト
ホ−ルの底面において均一に起こる。このため、局所的
な反応によるスパイク現象の発生を防ぐことができる。
ば、コンタクトホ−ル形成のためのエッチングによって
コンタクトホ−ルの底面のＳｉ基板部分に形成されてし
まうダメ−ジ層を除去した後、コンタクトホ−ルの底面
にＳｉ単結晶層を結晶成長させ、このＳｉ単結晶層上に
Ａｌ（アルミニウム）の単結晶層を成長させる。Ａｌが
単結晶であるため、ＡｌとＳｉとの反応は、コンタクト
ホ−ルの底面において均一に起こる。このため、局所的
な反応によるスパイク現象の発生を防ぐことができる。
【００１４】
【実施例】以下、図面を用いて、この発明の半導体用の
配線形成方法の実施例について説明する。尚、以下に参
照する図は、この発明が理解できる程度に各構成成分の
大きさ、形状および配置関係を概略的に示してあるにす
ぎない。従って、この発明は図示例にのみ限定されるも
のでないことは明らかである。
配線形成方法の実施例について説明する。尚、以下に参
照する図は、この発明が理解できる程度に各構成成分の
大きさ、形状および配置関係を概略的に示してあるにす
ぎない。従って、この発明は図示例にのみ限定されるも
のでないことは明らかである。
【００１５】＜第１実施例＞図１の（Ａ）および（Ｂ）
は、この発明の第１実施例の説明に供する前半の工程図
である。図２の（Ａ）〜（Ｃ）は、図１の（Ｂ）に続
く、後半の工程図である。
は、この発明の第１実施例の説明に供する前半の工程図
である。図２の（Ａ）〜（Ｃ）は、図１の（Ｂ）に続
く、後半の工程図である。
【００１６】（ａ）先ず、素子領域が形成されているＳ
ｉ基板３０上に絶縁膜３２を設けた後、この絶縁膜３２
にコンタクトホ−ル３４をエッチングにより開口する。
このため、第１実施例では、従来周知の方法を用いて拡
散層２８が形成されているＳｉ基板３０上に、絶縁膜３
２として層間絶縁膜３２を形成した後、ＲＩＥ（反応性
イオンエッチング）によりコンタクトホ−ル３４を形成
する。この際、コンタクトホ−ル３４に露出したＳｉ基
板３０部分がＲＩＥによりダメ−ジを受け、ダメ−ジ層
３６が形成される（図１の（Ａ））。
ｉ基板３０上に絶縁膜３２を設けた後、この絶縁膜３２
にコンタクトホ−ル３４をエッチングにより開口する。
このため、第１実施例では、従来周知の方法を用いて拡
散層２８が形成されているＳｉ基板３０上に、絶縁膜３
２として層間絶縁膜３２を形成した後、ＲＩＥ（反応性
イオンエッチング）によりコンタクトホ−ル３４を形成
する。この際、コンタクトホ−ル３４に露出したＳｉ基
板３０部分がＲＩＥによりダメ−ジを受け、ダメ−ジ層
３６が形成される（図１の（Ａ））。
【００１７】（ｂ）次に、Ｓｉ基板３０にエッチングに
よって形成されたダメ−ジ層３６を除去する。このた
め、第１実施例では、先ず、ダメ−ジ層３６を含むＳｉ
基板３０部分を熱酸化して酸化層３８に変える。ダメ−
ジ層３６の厚さが１００Ａ°（但し、Ａ°はオングスト
ロ−ムを表す記号）の場合、酸化層３８の厚さは１００
Ａ°以上であることが必要である。第１実施例では、９
００℃の温度下で２０分間、乾燥酸素雰囲気中で熱酸化
を行い、約２００Ａ°の厚さの酸化層３８を形成する
（図１の（Ｂ））。
よって形成されたダメ−ジ層３６を除去する。このた
め、第１実施例では、先ず、ダメ−ジ層３６を含むＳｉ
基板３０部分を熱酸化して酸化層３８に変える。ダメ−
ジ層３６の厚さが１００Ａ°（但し、Ａ°はオングスト
ロ−ムを表す記号）の場合、酸化層３８の厚さは１００
Ａ°以上であることが必要である。第１実施例では、９
００℃の温度下で２０分間、乾燥酸素雰囲気中で熱酸化
を行い、約２００Ａ°の厚さの酸化層３８を形成する
（図１の（Ｂ））。
【００１８】次に、酸化層３８をウエットエッチングを
用いて除去する。エッチャントはフッ酸（以下、「Ｈ
Ｆ」と称す）を用いる。ＨＦは、Ｓｉには不溶性である
が、ＳｉＯ2 には可溶性である。従って、ＨＦを用いる
と、ＳｉとＳｉＯ2 との選択比を大きくとることができ
る。このため、Ｓｉ基板３０の表面付近の拡散層２８を
破壊することなく、酸化層３８を除去することができ
る。この結果、完全な結晶面のＳｉ基板がコンタクトホ
−ル３４に露出する（図２の（Ａ））。
用いて除去する。エッチャントはフッ酸（以下、「Ｈ
Ｆ」と称す）を用いる。ＨＦは、Ｓｉには不溶性である
が、ＳｉＯ2 には可溶性である。従って、ＨＦを用いる
と、ＳｉとＳｉＯ2 との選択比を大きくとることができ
る。このため、Ｓｉ基板３０の表面付近の拡散層２８を
破壊することなく、酸化層３８を除去することができ
る。この結果、完全な結晶面のＳｉ基板がコンタクトホ
−ル３４に露出する（図２の（Ａ））。
【００１９】（ｃ）次に、ダメ−ジ層３６が除去された
前記コンタクトホ−ル３４に露出したＳｉ基板３０上
に、Ｓｉ単結晶層４０をエピタキシャル成長する。この
ため、第１実施例では、原料にＳｉＨ4 またはＳｉ2 Ｈ
6 ガスにＨ2 希釈ＨＣｌガスを用い、減圧ＣＶＤ装置で
熱分解反応によりＳｉ単結晶層４０をエピタキシャル成
長する。エピタキシャル成長は、５０Ｔｏｒｒ以下の減
圧中で、８５０〜９５０℃の温度範囲にて行うと良い。
尚、Ｓｉ表面には容易に自然酸化膜が形成されるが、自
然酸化膜の還元作用があるシラン（ＳＨ4 ）系のガスを
用いるので、Ｓｉ単結晶層４０を容易にエピタキシャル
成長させることができる。また、Ｓｉ単結晶層４０形成
後、自然酸化膜の形成を防ぐために、Ｓｉ単結晶層の表
面に水素冷却により、水素原子を結合終端して水素タ−
ミネイトしておく（図示せず）と良い（図２の
（Ｂ））。
前記コンタクトホ−ル３４に露出したＳｉ基板３０上
に、Ｓｉ単結晶層４０をエピタキシャル成長する。この
ため、第１実施例では、原料にＳｉＨ4 またはＳｉ2 Ｈ
6 ガスにＨ2 希釈ＨＣｌガスを用い、減圧ＣＶＤ装置で
熱分解反応によりＳｉ単結晶層４０をエピタキシャル成
長する。エピタキシャル成長は、５０Ｔｏｒｒ以下の減
圧中で、８５０〜９５０℃の温度範囲にて行うと良い。
尚、Ｓｉ表面には容易に自然酸化膜が形成されるが、自
然酸化膜の還元作用があるシラン（ＳＨ4 ）系のガスを
用いるので、Ｓｉ単結晶層４０を容易にエピタキシャル
成長させることができる。また、Ｓｉ単結晶層４０形成
後、自然酸化膜の形成を防ぐために、Ｓｉ単結晶層の表
面に水素冷却により、水素原子を結合終端して水素タ−
ミネイトしておく（図示せず）と良い（図２の
（Ｂ））。
【００２０】（ｄ）次に、Ｓｉ単結晶層４０上に、選択
的に、ＣＶＤ法を用いてＡｌの単結晶層４２を成長させ
る。このため、第１実施例では、原料にジメチルアルミ
ニウムハイドライド（（ＣＨ3 ）2 ＡｌＨ）を用い、減
圧ＣＶＤ法によりＡｌの単結晶層４２を成長させる（図
２の（Ｃ））。
的に、ＣＶＤ法を用いてＡｌの単結晶層４２を成長させ
る。このため、第１実施例では、原料にジメチルアルミ
ニウムハイドライド（（ＣＨ3 ）2 ＡｌＨ）を用い、減
圧ＣＶＤ法によりＡｌの単結晶層４２を成長させる（図
２の（Ｃ））。
【００２１】この後、通常の技術を用いて、Ａｌ配線層
を絶縁膜上に形成して、配線を形成することができる
（図示せず）。
を絶縁膜上に形成して、配線を形成することができる
（図示せず）。
【００２２】＜第２実施例＞第２実施例では、第１実施
例と同様にコンタクトホ−ル３４を形成した後、ダメ−
ジ層３６を含むＳｉ基板３０部分をＳＦ6 をエッチャン
トとして用いてドライエッチングして除去する。
例と同様にコンタクトホ−ル３４を形成した後、ダメ−
ジ層３６を含むＳｉ基板３０部分をＳＦ6 をエッチャン
トとして用いてドライエッチングして除去する。
【００２３】エッチングは、コンタクトホ−ル３４形成
時のレジストパタ−ン（図示せず）を介して行うので、
絶縁膜への影響はない。また、このエッチングによるダ
メ−ジを与えないために、エッチング時の自己バイアス
電圧はコンタクトホ−ル形成時のＲＩＥよりも低いマイ
ナス（−）数十ボルトで行う。エッチングの深さは、ダ
メ−ジ層３６の厚さよりも深くする。この結果、図２の
（Ａ）と同様に、完全な結晶面のＳｉ基板３０がコンタ
クトホ−ルに露出する。
時のレジストパタ−ン（図示せず）を介して行うので、
絶縁膜への影響はない。また、このエッチングによるダ
メ−ジを与えないために、エッチング時の自己バイアス
電圧はコンタクトホ−ル形成時のＲＩＥよりも低いマイ
ナス（−）数十ボルトで行う。エッチングの深さは、ダ
メ−ジ層３６の厚さよりも深くする。この結果、図２の
（Ａ）と同様に、完全な結晶面のＳｉ基板３０がコンタ
クトホ−ルに露出する。
【００２４】ダメ−ジ層３６を除去した後は、第１実施
例と同様にして、コンタクトホ−ル３４にＡｌの単結晶
４２を選択的に成長させる。
例と同様にして、コンタクトホ−ル３４にＡｌの単結晶
４２を選択的に成長させる。
【００２５】＜第３実施例＞第３実施例では、ｐ型ＭＯ
Ｓトランジスタの配線の形成方法について説明する。図
３の（Ａ）および（Ｂ）は、第３実施例のｐ型ＭＯＳト
ランジスタの形成方法の説明に供する前半の工程図であ
る。図４の（Ａ）および（Ｂ）は、図３の（Ｂ）に続
く、後半の工程図である。各図は、断面を表すハッチン
グ等を一部省略して示してある。このｐ型ＭＯＳトラン
ジスタは、燐イオン（Ｐ+ ）を不純物として含む、ｎ型
のＳｉ基板５０上のフィ−ルド酸化膜５２によって素子
分離された素子領域５４に、ゲート酸化膜５６を介して
ゲート電極５８を形成してある。このゲート電極５８の
側壁には、サイドウォ−ル６０が設けてある。また、Ｓ
ｉ基板５０には、ボロンイオン（Ｂ+ ）をイオン注入し
て形成したソース層６２およびドレイン層６４の拡散層
６６が、このゲート電極５８を挟んで形成してある。
Ｓトランジスタの配線の形成方法について説明する。図
３の（Ａ）および（Ｂ）は、第３実施例のｐ型ＭＯＳト
ランジスタの形成方法の説明に供する前半の工程図であ
る。図４の（Ａ）および（Ｂ）は、図３の（Ｂ）に続
く、後半の工程図である。各図は、断面を表すハッチン
グ等を一部省略して示してある。このｐ型ＭＯＳトラン
ジスタは、燐イオン（Ｐ+ ）を不純物として含む、ｎ型
のＳｉ基板５０上のフィ−ルド酸化膜５２によって素子
分離された素子領域５４に、ゲート酸化膜５６を介して
ゲート電極５８を形成してある。このゲート電極５８の
側壁には、サイドウォ−ル６０が設けてある。また、Ｓ
ｉ基板５０には、ボロンイオン（Ｂ+ ）をイオン注入し
て形成したソース層６２およびドレイン層６４の拡散層
６６が、このゲート電極５８を挟んで形成してある。
【００２６】（ａ）先ず、このｐ型ＭＯＳトランジスタ
の形成されているＳｉ基板５０上に絶縁膜６８を設けた
後、この絶縁膜６８にコンタクトホ−ル７０を通常のＲ
ＩＥにより開口する。この際に、コンタクトホ−ル７０
に露出したＳｉ基板５０部分にダメ−ジ層７２が形成さ
れる（図３の（Ａ））。
の形成されているＳｉ基板５０上に絶縁膜６８を設けた
後、この絶縁膜６８にコンタクトホ−ル７０を通常のＲ
ＩＥにより開口する。この際に、コンタクトホ−ル７０
に露出したＳｉ基板５０部分にダメ−ジ層７２が形成さ
れる（図３の（Ａ））。
【００２７】（ｂ）次に、Ｓｉ基板５０にエッチングに
よって形成されたダメ−ジ層７２を除去する。ダメ−ジ
層７２の除去は、第１または第２実施例と同様にして行
う（図３の（Ｂ）。
よって形成されたダメ−ジ層７２を除去する。ダメ−ジ
層７２の除去は、第１または第２実施例と同様にして行
う（図３の（Ｂ）。
【００２８】（ｃ）次に、ダメ−ジ層７２が除去された
コンタクトホ−ル７０に露出したＳｉ基板５０上にＳｉ
単結晶層７４をエピタキシャル成長する。第３実施例で
は、第１実施例と同様にしてＳｉ単結晶層７４を成長さ
せる。ところで、拡散層上に不純物を含まないＳｉ単結
晶層７４を成長させると、コンタクト抵抗が増大してし
まう。そこで、Ｓｉ単結晶層７４成長時に、拡散層６６
の不純物と同じイオン種を、拡散層と同じ濃度になるよ
うに導入する。このため、第３実施例では、Ｂ2 Ｈ6 ガ
スを原料に加えて流す。その結果、拡散層６６の厚さを
見掛け上増やした形となり、コンタクト抵抗の低減を図
ることができる。また、拡散層の不純物濃度の低下を防
ぐことができる（図４の（Ａ））。
コンタクトホ−ル７０に露出したＳｉ基板５０上にＳｉ
単結晶層７４をエピタキシャル成長する。第３実施例で
は、第１実施例と同様にしてＳｉ単結晶層７４を成長さ
せる。ところで、拡散層上に不純物を含まないＳｉ単結
晶層７４を成長させると、コンタクト抵抗が増大してし
まう。そこで、Ｓｉ単結晶層７４成長時に、拡散層６６
の不純物と同じイオン種を、拡散層と同じ濃度になるよ
うに導入する。このため、第３実施例では、Ｂ2 Ｈ6 ガ
スを原料に加えて流す。その結果、拡散層６６の厚さを
見掛け上増やした形となり、コンタクト抵抗の低減を図
ることができる。また、拡散層の不純物濃度の低下を防
ぐことができる（図４の（Ａ））。
【００２９】（ｄ）次に、Ｓｉ単結晶層７４上に、ＣＶ
Ｄ法を用いてＡｌの単結晶層７６を選択的に成長させ
る。第３実施例では、第１実施例と同様の工程を経て、
コンタクトホ−ル７０をＡｌの単結晶層７６で埋め込む
（図４の（Ｂ））。
Ｄ法を用いてＡｌの単結晶層７６を選択的に成長させ
る。第３実施例では、第１実施例と同様の工程を経て、
コンタクトホ−ル７０をＡｌの単結晶層７６で埋め込む
（図４の（Ｂ））。
【００３０】上述した実施例では、この発明を特定の材
料を使用し、また、特定の条件で形成した例について説
明したが、この発明は多くの変更および変形を行うこと
ができる。例えば、上述した第３実施例では、ｐ型ＭＯ
Ｓトランジスタの例について説明したが、この発明で
は、例えば、拡散層に砒素イオン（Ａｓ+ ）若しくは燐
イオン（Ｐ+ ）を注入したｎ型ＭＯＳトランジスタの配
線も形成することができる。この場合、好ましくは、Ｓ
ｉ単結晶層のエピタキシャル成長時に、拡散層と同じイ
オン種であるＡｓ+ 若しくはＰ+ を導入すると良い。
料を使用し、また、特定の条件で形成した例について説
明したが、この発明は多くの変更および変形を行うこと
ができる。例えば、上述した第３実施例では、ｐ型ＭＯ
Ｓトランジスタの例について説明したが、この発明で
は、例えば、拡散層に砒素イオン（Ａｓ+ ）若しくは燐
イオン（Ｐ+ ）を注入したｎ型ＭＯＳトランジスタの配
線も形成することができる。この場合、好ましくは、Ｓ
ｉ単結晶層のエピタキシャル成長時に、拡散層と同じイ
オン種であるＡｓ+ 若しくはＰ+ を導入すると良い。
【００３１】
【発明の効果】この発明の半導体素子用の配線形成方法
によれば、エッチングによるダメ−ジを除去した後、コ
ンタクトホ−ルの底面にＳｉ単結晶層を結晶成長させ、
このＳｉ単結晶層上にＡｌの単結晶層を成長させること
ができる。その結果、ＡｌとＳｉとの反応は、コンタク
トホ−ル底面において均一に起こる。このため、局所的
な反応によるスパイク現象の発生を防止することができ
る。
によれば、エッチングによるダメ−ジを除去した後、コ
ンタクトホ−ルの底面にＳｉ単結晶層を結晶成長させ、
このＳｉ単結晶層上にＡｌの単結晶層を成長させること
ができる。その結果、ＡｌとＳｉとの反応は、コンタク
トホ−ル底面において均一に起こる。このため、局所的
な反応によるスパイク現象の発生を防止することができ
る。
【００３２】また、Ａｌが単結晶であるので、多結晶の
場合に比べてエレクトロマイグレ−ション耐性が向上す
る。
場合に比べてエレクトロマイグレ−ション耐性が向上す
る。
【００３３】また、例えば、拡散層上にＳｉ単結晶層を
エピタキシャル成長させる際に、拡散層の不純物と同じ
イオン種の不純物を導入し、拡散層と同じ不純物濃度の
Ｓｉ単結晶層を形成すると、コンタクト抵抗を低減する
ことができと共に、拡散層の不純物濃度の低下を防ぐこ
とができる。
エピタキシャル成長させる際に、拡散層の不純物と同じ
イオン種の不純物を導入し、拡散層と同じ不純物濃度の
Ｓｉ単結晶層を形成すると、コンタクト抵抗を低減する
ことができと共に、拡散層の不純物濃度の低下を防ぐこ
とができる。
【図１】（Ａ）および（Ｂ）は、この発明の半導体素子
用の配線形成方法の第１実施例の説明に供する前半の工
程図である。
用の配線形成方法の第１実施例の説明に供する前半の工
程図である。
【図２】（Ａ）〜（Ｃ）は、図１の（Ｂ）に続く、後半
の工程図である。
の工程図である。
【図３】（Ａ）および（Ｂ）は、この発明の半導体素子
用の配線形成方法の第３実施例の説明に供する前半の工
程図である。
用の配線形成方法の第３実施例の説明に供する前半の工
程図である。
【図４】（Ａ）および（Ｂ）は、図３の（Ｂ）に続く、
後半の工程図である。
後半の工程図である。
【図５】（Ａ）および（Ｂ）は、従来のの半導体素子用
の配線形成方法の説明に供する前半の工程図である。
の配線形成方法の説明に供する前半の工程図である。
【図６】（Ａ）は、図５の（Ｂ）に続く、後半の工程図
である。（Ｂ）は、スパイク現象が生じた半導体素子の
断面図である。
である。（Ｂ）は、スパイク現象が生じた半導体素子の
断面図である。
１０：拡散層 １２：Ｓｉ基板 １４：層間絶縁膜 １６：コンタクトホ−
ル １８：Ａｌ層 ２０：スパイク ２８：拡散層 ３０：Ｓｉ基板 ３２：絶縁膜、層間絶縁膜 ３４：コンタクトホ−
ル ３６：ダメ−ジ層 ３８：酸化膜 ４０：Ｓｉ単結晶層 ４２：Ａｌの単結晶層 ５０：Ｓｉ基板 ５２：フィ−ルド酸化
膜 ５４：素子領域 ５６：ゲート酸化膜 ５８：ゲート電極 ６０：サイドウォ−ル ６２：ソース層 ６４：ドレイン層 ６６：拡散層 ６８：絶縁膜 ７０コンタクトホ−ル ７２：ダメ−ジ層 ７４：Ｓｉ単結晶層 ７６：Ａｌの単結晶層
ル １８：Ａｌ層 ２０：スパイク ２８：拡散層 ３０：Ｓｉ基板 ３２：絶縁膜、層間絶縁膜 ３４：コンタクトホ−
ル ３６：ダメ−ジ層 ３８：酸化膜 ４０：Ｓｉ単結晶層 ４２：Ａｌの単結晶層 ５０：Ｓｉ基板 ５２：フィ−ルド酸化
膜 ５４：素子領域 ５６：ゲート酸化膜 ５８：ゲート電極 ６０：サイドウォ−ル ６２：ソース層 ６４：ドレイン層 ６６：拡散層 ６８：絶縁膜 ７０コンタクトホ−ル ７２：ダメ−ジ層 ７４：Ｓｉ単結晶層 ７６：Ａｌの単結晶層
Claims (3)
- 【請求項１】 半導体素子用の配線を形成するにあた
り、 （ａ）素子領域が形成されているＳｉ基板上に絶縁膜を
設けた後、当該絶縁膜に、コンタクトホ−ルをエッチン
グにより開口する工程と、 （ｂ）前記Ｓｉ基板に前記エッチングによって形成され
たダメ−ジ層を除去する工程と、 （ｃ）該ダメ−ジ層が除去された前記コンタクトホ−ル
に露出したＳｉ基板上にＳｉ単結晶層をエピタキシャル
成長する工程と、 （ｄ）該Ｓｉ単結晶層上に、選択的ＣＶＤ法を用いてＡ
ｌの単結晶層を成長させる工程とを含むことを特徴とす
る半導体素子用の配線形成方法。 - 【請求項２】 請求項１に記載の半導体素子用の配線形
成方法において、 （ｂ）の工程は、 前記ダメ−ジ層を含むＳｉ基板部分を熱酸化して酸化層
に変える工程と、 該酸化層をウエットエッチングを用いて除去する工程と
を含むことを特徴とする半導体素子用の配線形成方法。 - 【請求項３】 請求項１に記載の半導体素子用の配線形
成方法において、 （ｂ）の工程は、前記ダメ−ジ層を含むＳｉ基板部分を
ＳＦ6 をエッチャントとして用いてドライエッチングに
より除去することを特徴とする半導体素子用の配線形成
方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2265793A JPH06236883A (ja) | 1993-02-10 | 1993-02-10 | 半導体素子用の配線形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2265793A JPH06236883A (ja) | 1993-02-10 | 1993-02-10 | 半導体素子用の配線形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06236883A true JPH06236883A (ja) | 1994-08-23 |
Family
ID=12088919
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2265793A Withdrawn JPH06236883A (ja) | 1993-02-10 | 1993-02-10 | 半導体素子用の配線形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06236883A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6020254A (en) * | 1995-11-22 | 2000-02-01 | Nec Corporation | Method of fabricating semiconductor devices with contact holes |
-
1993
- 1993-02-10 JP JP2265793A patent/JPH06236883A/ja not_active Withdrawn
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6020254A (en) * | 1995-11-22 | 2000-02-01 | Nec Corporation | Method of fabricating semiconductor devices with contact holes |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5518953A (en) | Method for manufacturing semiconductor device having grown layer on insulating layer | |
| JP2679639B2 (ja) | 半導体装置及びその製造方法 | |
| US7517758B2 (en) | Method of forming a vertical transistor | |
| US6933228B2 (en) | Method of manufacturing of contact plug in a contact hole on a silicon substrate | |
| KR20010014908A (ko) | 반도체 장치 및 그의 제조 방법 | |
| JPH088270A (ja) | 半導体装置およびその製造方法 | |
| JPH09283440A (ja) | 選択エピタキシャル膜の形成方法 | |
| US7391077B2 (en) | Vertical type semiconductor device | |
| JPH07254561A (ja) | パターン・ヘテロエピタキシャル成長方法及びデバイス | |
| JP2003045802A (ja) | 構造選択エピタキシヤル成長技術および選択シリコンエッチング技術を用いた単結晶シリコンパターン形成方法 | |
| JP4595345B2 (ja) | 半導体装置の製造方法 | |
| JPH01100948A (ja) | 半導体装置の製造方法 | |
| JP3953563B2 (ja) | 絶縁物上シリコン技術のための分離酸化物形成方法 | |
| KR20010009810A (ko) | 실리콘-게르마늄 에피택셜층을 이용한 트렌치 소자분리방법 | |
| JP2000114190A (ja) | 気相成長方法および半導体装置の製造方法 | |
| JPH06236883A (ja) | 半導体素子用の配線形成方法 | |
| CN100477151C (zh) | 沟渠隔离工艺及方法 | |
| JPH09306865A (ja) | 半導体装置の製造方法 | |
| JP2701793B2 (ja) | 半導体装置の製造方法 | |
| JP2720677B2 (ja) | Ｍｉｓトランジスタとその形成方法 | |
| JP2003179066A (ja) | 半導体装置とその製造方法 | |
| JPS58121642A (ja) | 半導体装置の製造方法 | |
| JP2956616B2 (ja) | 半導体装置の製造方法 | |
| JP3293127B2 (ja) | バイポーラトランジスタの作製方法 | |
| JPH10144780A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20000509 |