JPH08167609A - 半導体装置の配線構造及びその形成方法 - Google Patents

半導体装置の配線構造及びその形成方法

Info

Publication number
JPH08167609A
JPH08167609A JP33257994A JP33257994A JPH08167609A JP H08167609 A JPH08167609 A JP H08167609A JP 33257994 A JP33257994 A JP 33257994A JP 33257994 A JP33257994 A JP 33257994A JP H08167609 A JPH08167609 A JP H08167609A
Authority
JP
Japan
Prior art keywords
layer
wiring
connection hole
interlayer insulating
insulating layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP33257994A
Other languages
English (en)
Inventor
Kazuhide Koyama
一英 小山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP33257994A priority Critical patent/JPH08167609A/ja
Publication of JPH08167609A publication Critical patent/JPH08167609A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】 【目的】導体層及び各配線層の導通を確実に確保するこ
とができ、高い信頼性を配線構造全体に与えることがで
きる、スタック構造を有する半導体装置の配線構造を提
供する。 【構成】配線構造は、(イ)基体10に形成された導体
層15と、(ロ)第1の層間絶縁層20に設けられ、導
体層15と接続された第1の接続孔24と、(ハ)第1
の層間絶縁層20上に形成され、第1の接続孔24と接
続された第1の配線層27と、(ニ)その上に形成され
た第2の層間絶縁層30に設けられ、第1の配線層27
と接続された第2の接続孔34と、(ホ)第2の層間絶
縁層30上に形成され、第2の接続孔34と接続された
第2の配線層37から成り、第1の配線層27の部分の
幅は、第1の接続孔24の幅よりも狭く、第2の接続孔
34の底部34Aは第1の接続孔24まで延在してい
る。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、半導体装置の配線構造
及びその形成方法に関し、更に詳しくは、所謂スタック
構造を有する半導体装置の配線構造及びその形成方法に
関する。
【0002】
【従来の技術】半導体装置の高集積化に伴い、配線が多
層化し、各配線層を電気的に接続するためのコンタクト
ホールやビヤホール、スルーホール(以下、総称して接
続孔と呼ぶ)のアスペクト比が大きくなっている。接続
孔は、例えば下層配線層の上方に形成された層間絶縁層
に開口部を設け、かかる開口部内に金属配線材料を埋め
込むことによって形成される。現在、CVD法を用い
て、高アスペクト比を有する開口部内にのみ高融点金属
等から成る金属配線材料を埋め込む方法が採用され始め
ている。高融点金属がタングステンから成る場合、この
ような方法として、ブランケットタングステンCVD法
や選択タングステンCVD法を挙げることができる。
【0003】具体的には、図8の(A)に模式的な一部
断面図を示すように、半導体基板(図示せず)の上に形
成された絶縁層200の上に、導電層201及びその上
に形成されたアルミニウム系合金層202から構成され
た下層配線203が形成されている。下層配線203及
び絶縁層100の上には、層間絶縁層210が形成され
ている。そして、下層配線203の上方の層間絶縁層2
10には開口部211が形成されており、開口部211
内には、TiN/Ti等から成るバリアメタル層220
及びタングステン(W)から成るメタルプラグ221が
埋め込まれ、接続孔(ビアホール)222が形成されて
いる。層間絶縁層210の上には、TiやTiNから成
る導電層231及びアルミニウム系合金から成る金属配
線材料層232から構成された上層配線233が形成さ
れている。この接続孔222によって、下層配線203
と上層配線233とが電気的に接続されている。
【0004】また、例えば3層の配線構造を有する場
合、第1層目の配線層と第2層目の配線層を第1の接続
孔で電気的に接続し、第2層目の配線層と第3層目の配
線層を第2の接続孔で電気的に接続するが、この第1の
接続孔と第2の接続孔を略同じ場所に配置するスタック
構造とすることが、半導体装置の縮小化に有利である
(図8の(B)参照)。尚、図8の(B)中、参照番号
300は絶縁層、311は第1の配線層、301は第1
の層間絶縁層、321は第1の接続孔、312は第2の
配線層、302は第2の層間絶縁層、322は第2の接
続孔、313は第3の配線層である。第2の配線層31
2は、図6の(B)の紙面に垂直な方向に延びている。
尚、第1の配線層311、第2の配線層312、第3の
配線層313は、それぞれ下から導電層及びアルミニウ
ム系合金層から構成されている。また、第1の接続孔3
21、第2の接続孔322は、それぞれバリアメタル層
及び高融点金属から成るメタルプラグから構成されてい
る。
【0005】一方、配線の微細化に伴い、アルミニウム
系合金から成る配線のエレクトロマイグレーションやス
トレスマイグレーションによる断線が重大な問題となっ
ている。このような配線の断線に対する対策の1つに、
図9の(A)に模式的な一部断面図を示すような積層配
線構造がある。この積層配線構造は、絶縁層から成る基
体400上に形成された導電層401、及びその上に形
成されたアルミニウム系合金層402から構成されてい
る。基体400上及び配線の上には、層間絶縁層410
が形成されている。導電層401は、Ti、TiN、T
iON、TiW、W等の導電性を有する高融点金属若し
くはその化合物から成る。図9の(B)に示すように、
エレクトロマイグレーションやストレスマイグレーショ
ンによってアルミニウム系合金層402が断線した場合
でも、導電層401が断線することはない。即ち、導電
層401の冗長効果によって、配線全体が断線すること
を防止することができる。
【0006】
【発明が解決しようとする課題】このような多層配線構
造においては、図8の(A)に示すように、下層配線2
03を構成するアルミニウム系合金層202にエレクト
ロマイグレーションやストレスマイグレーションが発生
した場合、接続孔222の底部にボイドが発生する。そ
の結果、接続孔222の底部において上層配線233と
下層配線203が導通しなくなり、あるいは、上層配線
233と下層配線203との間のコンタクト抵抗が増加
するという重大な問題が生じる。
【0007】従って、本発明の目的は、導体層と第1の
配線層と第2の配線層から構成され、導体層と第1の配
線層とは第1の接続孔で電気的に接続されており、第1
の配線層と第2の配線層とは第2の接続孔で電気的に接
続されており、第1の接続孔と第2の接続孔を略同じ場
所に配置するスタック構造を有する多層配線において、
第2の接続孔の底部の第1の配線層にエレクトロマイグ
レーションやストレスマイグレーションが発生した場合
でも、導体層及び各配線層の導通を確実に確保すること
ができ、高い信頼性を配線構造全体に与えることができ
る、半導体装置の配線構造及びその形成方法を提供する
ことにある。
【0008】
【課題を解決するための手段】上記の目的を達成するた
めの本発明の半導体装置の配線構造は、(イ)基体に形
成された導体層と、(ロ)基体上に形成された第1の層
間絶縁層に設けられ、該導体層と電気的に接続された第
1の接続孔と、(ハ)第1の層間絶縁層上に形成され、
第1の接続孔と電気的に接続された第1の配線層と、
(ニ)第1の層間絶縁層上及び第1の配線層上に形成さ
れた第2の層間絶縁層に設けられ、第1の配線層と電気
的に接続された第2の接続孔と、(ホ)第2の層間絶縁
層上に形成され、第2の接続孔と電気的に接続された第
2の配線層、から成る半導体装置の配線構造であって、
第1の接続孔と電気的に接続された第1の配線層の部分
の幅は、第1の接続孔の幅よりも狭く、第2の接続孔の
底部は第1の接続孔まで延在し、第2の接続孔は第1の
接続孔と電気的に接続されていることを特徴とする。
【0009】ここで接続孔の幅とは、かかる接続孔の上
に形成された配線層の幅と同じ方向に沿って計った接続
孔の長さを意味する。接続孔の軸線方向と直角方向の平
面で接続孔を切断したときの接続孔の形状が円形の場合
には、接続孔の幅は円の直径に相当する。
【0010】本発明の半導体装置の配線構造において
は、第1の接続孔及び/又は第2の接続孔は、高融点金
属材料若しくは高融点金属化合物から成ることが好まし
い。この場合、高融点金属材料若しくは高融点金属化合
物として、タングステン、銅若しくはTiNを挙げるこ
とができる。
【0011】また、第1の配線層、及び必要に応じて第
2の配線層は、下から、導電層及びアルミニウム系合金
層から成ることが好ましい。第1の配線層を構成するア
ルミニウム系合金層は、純アルミニウム、Al−Cu、
Al−Si、Al−Si、Al−Si−Cu、Al−G
e、Al−Si−Ge等の種々のアルミニウム合金から
構成することができる。また、導電層は、例えば、T
i、TiN、TiN/Ti、TiON等から構成するこ
とができる。
【0012】上記の目的を達成するための本発明の半導
体装置の配線構造の形成方法は、(イ)導体層が形成さ
れた基体上に第1の層間絶縁層を形成した後、導体層の
上方の第1の層間絶縁層に第1の開口部を設け、該第1
の開口部に金属配線材料を埋め込み、導体層に電気的に
接続された第1の接続孔を形成する工程と、(ロ)第1
の層間絶縁層上に、該第1の接続孔と電気的に接続され
た第1の配線層を形成する工程と、(ハ)第1の層間絶
縁層上及び第1の配線層上に第2の層間絶縁層を形成し
た後、第1の配線層の上方の第2の層間絶縁層に第2の
開口部を設け、該第2の開口部に金属配線材料を埋め込
み、第1の配線層に電気的に接続された第2の接続孔を
形成する工程と、(ニ)第2の層間絶縁層上に形成さ
れ、第2の接続孔と電気的に接続された第2の配線層を
形成する工程、から成る半導体装置の配線構造の形成方
法であって、前記(ロ)の工程において、第1の配線層
を形成する際、第1の接続孔と電気的に接続された第1
の配線層の部分の幅を第1の接続孔の幅よりも狭くし、
前記(ハ)の工程において、第2の接続孔の底部を第1
の接続孔まで延在させ、第2の接続孔を第1の接続孔と
電気的に接続させることを特徴とする。
【0013】本発明の半導体装置の配線構造の形成方法
においては、第1の接続孔の形成は、第1の開口部内を
含む第1の層間絶縁層上にCVD法にて高融点金属材料
若しくは高融点金属化合物から成る金属配線材料を堆積
させた後、第1の層間絶縁層上の金属配線材料を除去す
る工程から成ることが好ましい。尚、第1の接続孔の形
成は、第1の開口部内に選択的にCVD法にて高融点金
属材料若しくは高融点金属化合物から成る金属配線材料
を堆積させる方法であってもよい。
【0014】本発明の半導体装置の配線構造の形成方法
においては、更に、第2の接続孔の形成は、第2の開口
部内を含む第2の層間絶縁層上にCVD法にて高融点金
属材料若しくは高融点金属化合物から成る金属配線材料
を堆積させた後、第2の層間絶縁層上の金属配線材料を
除去する工程から成ることが好ましい。尚、第2の接続
孔の形成は、第2の開口部内に選択的にCVD法にて高
融点金属材料若しくは高融点金属化合物から成る金属配
線材料を堆積させる方法であってもよい。
【0015】本発明の半導体装置の配線構造の形成方法
においては、高融点金属材料若しくは高融点金属化合物
として、タングステン、銅若しくはTiNを挙げること
ができる。また、第1の配線層は、及び必要に応じて第
2の配線層は、下から、導電層及びアルミニウム系合金
層から成ることが好ましい。
【0016】
【作用】本発明の半導体装置の配線構造及びその形成方
法においては、第1の接続孔と電気的に接続された第1
の配線層の部分の幅は、第1の接続孔の幅よりも狭く、
しかも、第2の接続孔の底部は第1の接続孔まで延在
し、第2の接続孔は第1の接続孔と電気的に接続されて
いる。それ故、第2の接続孔の近傍の第1の配線層にエ
レクトロマイグレーションやストレスマイグレーション
が発生しても、第2の接続孔と第1の接続孔との間の電
気的接続が保証され、高い信頼性を有する配線構造を形
成することができる。
【0017】また、第1の配線層を導電層及びアルミニ
ウム系合金層から構成することによって、アルミニウム
系合金層がエレクトロマイグレーションやストレスマイ
グレーションにより断線した場合でも、導電層の冗長効
果によって配線全体が断線することを防止できるし、導
電層は第2の接続孔と電気的に接続され得るので、第1
の接続孔、第1の配線層及び第2の接続孔の電気的接続
を確実なものにすることができる。
【0018】
【実施例】以下、図面を参照して、実施例に基づき本発
明を説明する。
【0019】(実施例1)実施例1の半導体装置の配線
構造を、模式的な一部断面図として図1の(A)に示
す。実施例1の半導体装置の配線構造は、基体10に形
成された導体層15と、第1の接続孔24と、第1の配
線層27と、第2の接続孔34と、第2の配線層37か
ら成る。第1の接続孔24は、基体10上に形成された
第1の層間絶縁層20に設けられており、導体層15と
電気的に接続されている。第1の配線層27は、第1の
層間絶縁層20上に形成され、第1の接続孔24と電気
的に接続されている。第2の接続孔34は、第1の層間
絶縁層20上及び第1の配線層27上に形成された第2
の層間絶縁層30に設けられており、第1の配線層27
と電気的に接続されている。第2の配線層37は、第2
の層間絶縁層30上に形成され、第2の接続孔34と電
気的に接続されている。
【0020】そして、第1の接続孔24と電気的に接続
された第1の配線層27の部分27Aの幅W2は、第1
の接続孔24の幅W1よりも狭い。より具体的には、実
施例1においては、第1の接続孔24と電気的に接続さ
れた第1の配線層27の部分27Aそれ自体の幅W
2が、第1の接続孔24の幅W1よりも狭い。このように
することで、第1の接続孔24は第1の配線層27によ
って完全に被覆されることがなく、第1の接続孔24の
一部分は、第1の配線層27の形成後、露出した状態と
なる。第1の接続孔24と第1の配線層27の配置関係
を模式的に図1の(B)の一部平面図に示す。尚、図1
の(C)に示すように、第1の配線層27が第1の接続
孔24の上に延びているが、第1の接続孔24の上で断
線状態となっていてもよい。
【0021】更に、第2の接続孔34の底部34Aは第
1の接続孔24まで延在し、第2の接続孔34は第1の
接続孔24と電気的に接続されている。第1の接続孔2
4と電気的に接続された第1の配線層27の部分27A
の幅W2が、第1の接続孔24の幅W1よりも狭いので、
第1の接続孔24の上方の第1の配線層27の側壁に沿
って、第2の接続孔34の底部34Aが第1の接続孔2
4まで延在し得る。
【0022】実施例1においては、第1の接続孔24及
び第2の接続孔34は、高融点金属材料、具体的にはタ
ングステンから構成されている。また、基体10はシリ
コン半導体基板から成り、導体層15はソース・ドレイ
ン領域に相当する。
【0023】第1の配線層27は、導電層25及びアル
ミニウム系合金層26から構成されている。また、第2
の配線層37も、第2の導電層35及び第2のアルミニ
ウム系合金層36から構成されている。各配線層27,
37をこのような構成にすることで、アルミニウム系合
金層26,36がエレクトロマイグレーションやストレ
スマイグレーションによって断線した場合でも、導電層
25,35の冗長効果によって配線全体が断線すること
を防止し得る。
【0024】以下、実施例1の半導体装置の配線構造の
形成方法を、半導体基板等の模式的な一部断面図である
図2〜図4を参照して説明する。
【0025】尚、実施例1においては、第1の接続孔2
4の形成は、第1の開口部21内を含む第1の層間絶縁
層20上にCVD法にてタングステンから成る高融点金
属材料23を堆積させた後、第1の層間絶縁層20上の
高融点金属材料23を除去(エッチバック)する工程か
ら成る。また、第2の接続孔34の形成は、第2の開口
部31内を含む第2の層間絶縁層30上にCVD法にて
タングステンから成る高融点金属材料33を堆積させた
後、第2の層間絶縁層30上の高融点金属材料33を除
去(エッチバック)する工程から成る。
【0026】[工程−100]先ず、公知の方法に基づ
き、基体10であるシリコン半導体基板に素子分離領域
11を形成した後、シリコン半導体基板の表面にSiO
2から成るゲート酸化膜12を形成する。次いで、ポリ
シリコン、ポリサイドあるいはシリサイドから成るゲー
ト電極13を例えばCVD法、フォトリソグラフィ技術
及びエッチング技術を用いて形成する。その後、LDD
構造を形成するためのイオン注入を行い、次いで、全面
にSiO2膜を堆積させた後、SiO2膜をエッチバック
し、SiO2から成るゲートサイドウオール14をゲー
ト電極13の側壁に形成する。次に、不純物のイオン注
入を行った後、基体10にイオン注入された不純物を活
性化させるために活性化アニール処理を行い、ソース・
ドレイン領域を形成する。こうして、図2の(A)に示
すように、シリコン半導体基板から成る基体10に、ソ
ース・ドレイン領域から成る導体層15が形成される。
尚、図2の(A)に示した構造では、素子分離領域11
をLOCOS構造としたが、所謂トレンチ構造を有する
素子分離領域とすることもできる。
【0027】[工程−110]次に、導体層15が形成
された基体10上に第1の層間絶縁層20を形成する。
第1の層間絶縁層20は、例えばSiO2から成り、C
VD法にて形成することができる。その後、導体層15
の上方の第1の層間絶縁層20に、フォトリソグラフィ
技術及びエッチング技術を用いて第1の開口部21を設
ける(図2の(B)参照)。
【0028】[工程−120]次いで、第1の開口部2
1に金属配線材料23を埋め込み、導体層15に電気的
に接続された第1の接続孔24を形成する。そのため
に、先ず、第1の開口部21内を含む第1の層間絶縁層
20上にTi層及びTiN層を、順次例えばスパッタ法
で形成する。Ti層は、導体層15と金属配線材料23
との間のコンタクト抵抗の低減を目的として形成され
る。一方、TiN層は、金属配線材料で第1の開口部2
1内を埋め込む際、金属配線材料によって導体層15が
損傷を受けることを防止するバリア層としての機能を有
する。Ti層及びTiN層の成膜条件を以下に例示す
る。 Ti層の成膜 プロセスガス:Ar=100sccm 圧力 :0.4Pa DCパワー :5kW 成膜温度 :150゜C 膜厚 :30nm TiN層の成膜 プロセスガス:Ar/N2=30/80sccm 圧力 :0.4Pa DCパワー :5kW 成膜温度 :150゜C 膜厚 :120nm 尚、TiN層の成膜後、TiN層のバリア性を向上させ
るために、窒素ガス雰囲気中若しくは窒素ガスと酸素ガ
スの混合ガス雰囲気中で650゜C×60秒程度のRT
A(Rapid Thermal Annealing)処理を行うことが好ま
しい。このような工程で形成されたTi層及びTiN層
を纏めて、以下第1のバリアメタル層22と呼ぶ。
【0029】その後、所謂ブランケットタングステンC
VD法で第1の開口部21にタングステンから成る金属
配線材料23を埋め込み、第1の接続孔24を形成す
る。即ち、第1の開口部21内を含む第1の層間絶縁層
20上にCVD法にてタングステンから成る厚さ0.8
μmの金属配線材料23を堆積させた後、第1の層間絶
縁層20上の金属配線材料23を除去(エッチバック)
する(図2の(C)参照)。こうして、第1の接続孔2
4が形成される。ブランケットタングステンCVD法の
条件及びエッチバックの条件を以下に例示する。 ブランケットタングステンCVDの条件 使用ガス :WF6/H2/Ar=80/500/28
00sccm 圧力 :1.1×105Pa 成膜温度 :450゜C エッチバックの条件 使用ガス :SF6/Ar=110/90sccm 圧力 :35Pa RFパワー :275kW
【0030】尚、タングステンから成る金属配線材料2
3及び第1のバリアメタル層22をエッチバックして、
第1の層間絶縁層20上の金属配線材料及び第1のバリ
アメタル層を除去し、第1の開口部21内にタングステ
ンから成る金属配線材料23及び第1のバリアメタル層
22を残してもよいが、タングステンから成る金属配線
材料23をエッチバックして、第1の層間絶縁層20上
の金属配線材料を除去し、第1の開口部21内にタング
ステンから成る金属配線材料23及び第1のバリアメタ
ル層22を残してもよい。後者の場合には、次の工程で
アルミニウム系合金層をパターニングするとき、併せ
て、第1の層間絶縁層20上に残された第1のバリアメ
タル層22をパターニングすればよい。
【0031】[工程−130]次に、第1の層間絶縁層
20上に、第1の接続孔24と電気的に接続された第1
の配線層27を形成する。このとき、第1の接続孔24
と電気的に接続された第1の配線層27の部分27Aの
幅W2を第1の接続孔24の幅W1よりも狭くする。より
具体的には、実施例1においては、図1の(B)に示し
たように、第1の接続孔24と電気的に接続された第1
の配線層27の部分27Aそれ自体の幅W2を、第1の
接続孔24の幅W1よりも狭くする。
【0032】そのために、先ず、厚さ50nmのTiか
ら成る導電層25をスパッタ法にて成膜する。このTi
から成る導電層25は、次に成膜するアルミニウム系合
金層の濡れ性改善を目的とし、併せて、第1の配線層に
冗長効果を与えることを目的として形成される。Tiか
ら成る導電層25の成膜条件は、[工程−120]と同
様とすることができる。次に、導電層25の上にAl−
0.5%Cuから成るアルミニウム系合金層26を、例
えば以下の条件に基づきスパッタ法で成膜する。 プロセスガス:Ar=100sccm 圧力 :0.4Pa DCパワー :10kW 基体加熱温度:150゜C 膜厚 :0.4μm
【0033】その後、必要に応じて、アルミニウム系合
金層26の表面に反射防止膜(図示せず)を形成する。
反射防止膜を形成する目的は以下のとおりである。即
ち、次のフォトリソグラフィ工程において、アルミニウ
ム系合金層の上にレジストを形成し、レジストを露光・
現像することによってレジストをパターニングする。こ
のレジスト露光の際、予め反射防止膜を形成しておくこ
とによって、露光光のアルミニウム系合金層での反射を
防止することができ、所望のパターン形状を有するレジ
ストを形成することができる。反射防止膜は、例えば、
TiN、TiON、SiOXYから成る。
【0034】その後、フォトリソグラフィ技術及びエッ
チング技術を用いて、第1の層間絶縁層20上の反射防
止膜、アルミニウム系合金層26、導電層25をパター
ニングし、第1の接続孔24と電気的に接続された第1
の配線層27を形成する。こうして、図3の(A)に示
す構造を得ることができる。尚、第1の配線層27は、
図3の紙面の垂直方向に延びている。第1の接続孔24
が露出するように、パターニングを行う。パターニング
の条件を以下に例示する。 使用ガス :BCl3/Cl2=60/90sccm 圧力 :2Pa RFパワー :1.2kW
【0035】[工程−140]次に、第1の層間絶縁層
20上及び第1の配線層27上に第2の層間絶縁層30
を形成する。第2の層間絶縁層は、例えば以下の条件の
プラズマCVD法にて形成されたSiO2から成る。 使用ガス :SiH4/O2/N2=250/250/
100sccm 圧力 :13Pa 基体加熱温度:410゜C 膜厚 :0.5μm
【0036】その後、第1の配線層27の上方の第2の
層間絶縁層30に、第2の開口部31をフォトリソグラ
フィ技術及びエッチング技術を用いて設ける(図3の
(B)参照)。第2の開口部31の位置は、第1の接続
孔24の真上とする。即ち、第1の接続孔24の軸線
と、第2の開口部31の軸線を一致させる。第2の開口
部31の幅W3は、第1の接続孔24と電気的に接続さ
れた第1の配線層27の部分27Aの幅W2よりも大き
くする。例えば、第2の開口部31の幅W3を、第1の
接続孔24の幅W1と同程度若しくは若干大きくする。
第2の開口部31を設けるために第2の層間絶縁層30
をエッチングする際には、下の第1の接続孔24を構成
する金属配線材料23の一部分が露出するように、オー
バーエッチする。エッチング条件を以下に例示する。 使用ガス :C48=50sccm 圧力 :2Pa RFパワー:1.2kW
【0037】[工程−150]その後、第2の開口部3
1に金属配線材料33を埋め込み、第1の配線層27に
電気的に接続された第2の接続孔34を形成する。即
ち、第2の接続孔34は、第2の開口部31内を含む第
2の層間絶縁層30上にCVD法にてタングステンから
成る金属配線材料33を堆積させた後、第2の層間絶縁
層30上の金属配線材料33を除去(エッチバック)す
ることによって形成される。
【0038】具体的には、先ず、[工程−120]と同
様のスパッタ条件でTiNから成る第2のバリアメタル
層32を第2の開口部31内を含む第2の層間絶縁層3
0上に成膜した後、[工程−120]と同様の条件のブ
ランケットタングステンCVD法で第2の開口部31に
タングステンから成る金属配線材料33を埋め込む。次
いで、[工程−120]と同様の方法で、タングステン
から成る金属配線材料33及び第2のバリアメタル層3
2をエッチバックし、第2の層間絶縁層30上の金属配
線材料及び第2のバリアメタル層を除去し、第2の開口
部31内にタングステンから成る金属配線材料33及び
第2のバリアメタル層32を残す。こうして、図4の
(A)に示す構造を得ることができる。
【0039】第2の開口部31の幅W3が、第1の接続
孔24と電気的に接続された第1の配線層27の部分2
7Aの幅W2よりも大きいので、第2の接続孔34の底
部34Aは第1の接続孔24まで延在し、第2の接続孔
34は第1の接続孔24と電気的に接続する。
【0040】[工程−160]その後、第2の層間絶縁
層30上に形成され、第2の接続孔34と電気的に接続
された第2の配線層37を形成する。第2の配線層37
の形成条件は、[工程−130]と同様とすることがで
きる。尚、第2のアルミニウム系合金層36の厚さを
0.5μmとした。また、その下に形成するTiNから
成る第2の導電層35の厚さを0.1μmとした。この
工程において、第2のアルミニウム系合金層36の上に
反射防止膜を形成してもよい。第2の導電層35及び第
2のアルミニウム系合金層36を成膜した後の状態を、
図4の(B)に示す。第2のアルミニウム系合金層36
及び第2の導電層35を所望の形状にパターニングする
ことによって、図1に示した配線構造を得ることができ
る。
【0041】このような配線構造にすることで、図5に
模式的な一部断面図に示すように、第2の接続孔34の
近傍の第1の配線層27にエレクトロマイグレーション
やストレスマイグレーションが発生し、あるいは又、ア
ルミニウム系合金層とTi層との反応によって、第1の
配線層27を構成するアルミニウム系合金層26にボイ
ドが生じても、第2の接続孔34と第1の接続孔24と
の間の電気的接続が保証され、高い信頼性を有する配線
構造を形成することができる。また、導電層25と第2
の接続孔34とは電気的に接続されているので、一層高
い信頼性を有する配線構造を形成することができる。
【0042】(実施例2)実施例2の半導体装置の配線
構造を、模式的な一部断面図として図6の(A)に示
す。また、第1の接続孔24と第1の配線層27の配置
関係を模式的に図6の(B)の一部平面図に示す。実施
例2の半導体装置の配線構造は、基本的には実施例1に
て説明した配線構造と同じである。実施例2が実施例1
と相違する点は、第1の配線層27と第1の接続孔24
の配置関係にある。尚、第2の接続孔34は、第1の接
続孔24の真上に形成されている。
【0043】実施例1においては、図1の(B)に示し
たように、第1の接続孔24と電気的に接続された第1
の配線層27の部分27Aそれ自体の幅W2が、第1の
接続孔24の幅W1よりも狭い。一方、実施例2におい
ては、図6の(B)に示すように、第1の接続孔24と
電気的に接続された第1の配線層27それ自体の幅W 2
は、第1の接続孔24の幅W1と同じ若しくはそれより
広いが、第1の接続孔24と重なり合った第1の配線層
27の部分27Aの幅W2’が、第1の接続孔の幅W1
りも狭い。言い換えれば、第1の配線層27は、第1の
接続孔24からずらされて形成されている。W2’とW1
の関係は、例えば、0.5W1≦W2’≦0.9W1とす
ることが好ましい。このようにすることで、第1の接続
孔24は第1の配線層27によって完全に被覆されるこ
とがなく、第1の接続孔24の一部分は、第1の配線層
27の形成後、露出した状態となる。
【0044】実施例2においても、第2の接続孔34の
底部34Aは第1の接続孔24まで延在し、第2の接続
孔34は第1の接続孔24と電気的に接続されている。
第1の接続孔24と電気的に接続された第1の配線層2
7の部分27Aの幅W2’が、第1の接続孔24の幅W1
よりも狭いので、第1の接続孔24の上方の第1の配線
層27の側壁に沿って、第2の接続孔34の底部34A
が第1の接続孔24まで延在し得る。
【0045】実施例2においても、第1の接続孔24及
び第2の接続孔34は、高融点金属材料、具体的にはタ
ングステンから構成されている。また、基体10はシリ
コン半導体基板から成り、導体層15はソース・ドレイ
ン領域に相当する。更に、実施例1と同様に、第1の配
線層27は、導電層25及びアルミニウム系合金層26
から構成されており、第2の配線層37も、第2の導電
層35及び第2のアルミニウム系合金層36から構成さ
れている。
【0046】実施例2の半導体装置の配線構造の形成方
法は、実施例1の[工程−130]における第1の層間
絶縁層20上の反射防止膜、アルミニウム系合金層2
6、Tiから成る導電層25をパターニングするときの
レジストパターニングを変更することを除き、実施例1
にて説明した配線構造の形成方法と実質的に同一とする
ことができるので、詳細な説明は省略する。尚、実施例
2において、実施例1で説明した第1の配線層27のよ
うに、第1の接続孔24と電気的に接続された第1の配
線層27それ自体の幅W2を、第1の接続孔24の幅W1
より狭くしてもよい。
【0047】以上、本発明を好ましい実施例に基づき説
明したが、本発明はこれらの実施例に限定されるもので
はない。実施例においては、導体層15、第1の配線層
27及び第2の配線層37を所謂スタック構造の配線構
造で電気的に接続したが、第2の配線層の上方に第3の
配線層を設け、第1の配線層、第2の配線層及び第3の
配線層、並びにこれらの形成方法に対して、本発明の配
線構造及びその形成方法を適用することもできる。この
場合には、第1の配線層が導体層に相当し、第1の配線
層が形成されている下地である絶縁層が基体に相当す
る。尚、場合によっては、第1の配線層は、下地である
絶縁層に形成された溝部の中に形成されていてもよい。
この場合、第1の配線層、第2の配線層及び第3の配線
層を、それぞれ、本発明の配線構造における導体層、第
1の配線層及び第2の配線層と読み替えればよい。この
ような配線構造を、図7の模式的な一部断面図に示す。
更には、4層以上の配線層を有するスタック構造の配線
構造に対しても、本発明を適用することができる。
【0048】図7に示す3層の多層配線構造は、以下の
構造を有する。即ち、導電層に相当する第1の配線層1
11が基体に相当する絶縁層100の上に形成されてい
る。尚、絶縁層100は半導体基板(図示せず)の上方
に形成されている。また、第1の層間絶縁層101が、
絶縁層100及び第1の配線層111の上に形成されて
いる。そして、第1の配線層111の上方の第1の層間
絶縁層101には第1の接続孔121が形成されてい
る。第1の配線層に相当する第2の配線層112が第1
の層間絶縁層101及び第1の接続孔121上に形成さ
れている。尚、第2の配線層112は、図7の紙面の垂
直方向に延びている。第2の層間絶縁層102が、第1
の層間絶縁層101及び第2の配線層112の上に形成
されている。そして、第2の配線層112の上方の第2
の層間絶縁層102には第2の接続孔122が形成され
ている。第2の配線層に相当する第3の配線層113が
第2の層間絶縁層102及び第2の接続孔122上に形
成されている。第1、第2及び第3の配線層111,1
12,113のそれぞれは、導電層111A,112
A,113A、及びアルミニウム系合金層111B,1
12B,113Bから構成されている。第1及び第2の
接続孔121,122はそれぞれ、バリアメタル層12
1A,122A、及び高融点金属材料から成るメタルプ
ラグ121B,122Bから構成されている。
【0049】高融点金属材料として、タングステンの他
にも、例えば銅を挙げることができる。CVD法による
銅の成膜条件を以下に例示する。 使用ガス : Cu(HFA)2/H2=10/100
0sccm 圧力 : 2.6×103Pa 基板加熱温度: 350゜C パワー : 500W 尚、HFAとは、ヘキサフルオロアセチルアセトネート
の略である。
【0050】あるいは又、高融点金属化合物としてTi
Nを挙げることができる。TiNのECR CVD法に
よる成膜条件を以下に例示する。尚、導電層やバリアメ
タル層をTiNから構成する場合にも、同様にECR
CVD法で成膜することができる。 使用ガス : TiCl4/H2/N2=20/2
6/8sccm マイクロ波パワー 2.8kW 基板RFバイアス: −50W 温度 : 750゜C 圧力 : 0.12Pa
【0051】Tiから成る導電層やバリアメタル層を、
スパッタ法以外にも、CVD法で成膜することができ
る。ECR CVD法によるTi層の成膜条件を以下に
例示する。 使用ガス : TiCl4/H2/Ar=15/5
0/43sccm マイクロ波パワー: 2.0kW 温度 : 500゜C 圧力 : 0.3Pa
【0052】実施例においては、所謂ブランケットCV
D法を例にとり接続孔の形成を説明したが、その代わり
に、開口部内に選択的にCVD法にて高融点金属材料若
しくは高融点金属化合物から成る金属配線材料を堆積さ
せる、所謂選択CVD法で接続孔を形成することもでき
る。
【0053】第1の配線層あるいは第2の配線層を構成
するアルミニウム系合金の成膜を、高温アルミニウムス
パッタ法や高温アルミニウムリフロー法、あるいは高圧
リフロー法で行うこともできる。基板加熱温度をアルミ
ニウム系合金の融点以下の高温(例えば、250゜C〜
500゜C程度)にすることによって、第1若しくは第
2の層間絶縁層20,30上に堆積したアルミニウム系
合金が流動状態となり、第1若しくは第2の接続孔2
4,34の上に確実にアルミニウム系合金が流れ込む。
高温アルミニウムスパッタ法の条件を以下に例示する。 アルミニウム系合金層の成膜 プロセスガス : Ar=100sccm DCパワー : 10kW 圧力 : 0.4Pa 基体加熱温度 : 500゜C 膜厚 : 0.5μm
【0054】第1の配線層あるいは第2の配線層を構成
するアルミニウム系合金の成膜を高温アルミニウムリフ
ロー法で行う場合の成膜条件を以下に例示する。 プロセスガス : Ar=100sccm DCパワー : 20kW スパッタ圧力 : 0.4Pa 基体加熱温度 : 150゜C 膜厚 : 0.5μm その後、基体を250゜C〜520゜C程度に加熱す
る。これによって、第1若しくは第2の層間絶縁層2
0,30上に堆積したアルミニウム系合金は流動状態と
なり、第1若しくは第2の接続孔24,34の上に確実
にアルミニウム系合金が流れ込む。加熱条件を、例えば
以下のとおりとすることができる。 加熱方式 : 基板裏面ガス加熱 加熱温度 : 500゜C 加熱時間 : 2分 プロセスガス : Ar=100sccm プロセスガス圧力: 1.1×103Pa ここで、基板裏面ガス加熱方式とは、半導体基板の裏面
に配置したヒーターブロックを所定の温度(加熱温度)
に加熱し、ヒーターブロックと半導体基板の裏面の間に
プロセスガスを導入することによって基体を加熱する方
式である。加熱方式としては、この方式以外にもランプ
加熱方式等を用いることができる。
【0055】スパッタ法は、マグネトロンスパッタリン
グ装置、DCスパッタリング装置、RFスパッタリング
装置、ECRスパッタリング装置、また基板バイアスを
印加するバイアススパッタリング装置等各種のスパッタ
リング装置にて行うことができる。
【0056】実施例においては、第1及び第2の層間絶
縁層20,30をSiO2から構成したが、その他、B
PSG、PSG、BSG、AsSG、PbSG、SbS
G、SOG、SiON又はSiN等の公知の絶縁材料、
あるいはこれらの絶縁層を積層したものから構成するこ
とができる。必要に応じて、例えば化学的・機械的研磨
法(CMP法)、エッチバック法等により、第1の層間
絶縁層20及び/又は第2の層間絶縁層30の平坦化処
理を行うことが望ましい。
【0057】フォトリソグラフィ技術においては、パタ
ーニングすべき材料(例えば、第1の層間絶縁層、第1
の配線層、第2の層間絶縁層等)の上にフォトレジスト
を塗布し、次いで、フォトマスクを用いて、フォトマス
クに形成されているパターンをフォトレジストに焼き付
ける。このような操作を行う際、0.1μmオーダーの
フォトマスクの位置合わせずれが往々にして発生する。
従って、このフォトマスクの位置合わせずれの量を考慮
して、第1の接続孔と第2の接続孔の配置関係や、第1
の接続孔24と電気的に接続された第1の配線層27の
部分27Aの幅W2、第1の接続孔24と重なり合った
第1の配線層27の部分の幅W2’あるいは第1の接続
孔24の幅W1を適切に決定する必要がある。例えば、
フォトマスクの位置合わせずれが0.1μmである場
合、例えば、0.5W1≦W2≦W1−0.2(μm)、
あるいは、0.5W1≦W2’≦W1−0.2(μm)を
満足するように、W2,W2’の値を決定する必要があろ
う。また、第2の開口部の幅W3も、フォトマスクの位
置合わせずれ量を考慮して適切な値に決定する必要があ
る。
【0058】
【発明の効果】本発明の半導体装置の配線構造及びその
形成方法においては、第2の接続孔の近傍の第1の配線
層においてエレクトロマイグレーションやストレスマイ
グレーションが発生しても、第2の接続孔と第1の接続
孔との間の電気的接続が保証され、高い信頼性を有する
配線構造を形成することができる。
【0059】また、第1の配線層を導電層及びアルミニ
ウム系合金層から構成することによって、アルミニウム
系合金層がエレクトロマイグレーションやストレスマイ
グレーションによって断線した場合でも、導電層の冗長
効果によって配線全体が断線することを防止できるし、
導体層は第2の接続孔と電気的に接続され得るので、第
1の接続孔、第1の配線層及び第2の接続孔の電気的接
続を一層確実なものにすることができる。
【図面の簡単な説明】
【図1】実施例1の半導体装置の配線構造を模式的な一
部断面図及び模式的な一部平面図である。
【図2】実施例1の半導体装置の配線構造の形成方法を
説明するための基体等の模式的な一部断面図である。
【図3】図2に引き続き、実施例1の半導体装置の配線
構造の形成方法を説明するための基体等の模式的な一部
断面図である。
【図4】図3に引き続き、実施例1の半導体装置の配線
構造の形成方法を説明するための基体等の模式的な一部
断面図である。
【図5】実施例1の半導体装置の配線構造の形成方法に
よって得られた第1の配線層にボイドが発生したときの
状態を模式的に示す一部断面図である。
【図6】実施例2の半導体装置の配線構造を模式的な一
部断面図及び模式的な一部平面図である。
【図7】第1の配線層、第2の配線層及び第3の配線層
から成る本発明の半導体装置の配線構造の模式的な一部
断面図である。
【図8】従来のスタック構造を有する半導体装置の配線
構造を示す、半導体装置の一部断面図である。
【図9】従来の積層配線構造を示す、半導体装置の一部
断面図である。
【符号の説明】
10 基体 11 素子分離領域 12 ゲート酸化膜 13 ゲート電極 14 ゲートサイドウオール 15 導体層 20 第1の層間絶縁層 21 第1の開口部 22 第1のバリアメタル層 23 金属配線材料 24 第1の接続孔 25 導電層 26 アルミニウム系合金層 27 第1の配線層 30 第2の層間絶縁層 31 第2の開口部 32 第2のバリアメタル層 33 金属配線材料 34 第2の接続孔 35 第2の導電層 36 第2のアルミニウム系合金層 37 第2の配線層
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 FI 技術表示箇所 H01L 21/90 B

Claims (9)

    【特許請求の範囲】
  1. 【請求項1】(イ)基体に形成された導体層と、 (ロ)基体上に形成された第1の層間絶縁層に設けら
    れ、該導体層と電気的に接続された第1の接続孔と、 (ハ)第1の層間絶縁層上に形成され、第1の接続孔と
    電気的に接続された第1の配線層と、 (ニ)第1の層間絶縁層上及び第1の配線層上に形成さ
    れた第2の層間絶縁層に設けられ、第1の配線層と電気
    的に接続された第2の接続孔と、 (ホ)第2の層間絶縁層上に形成され、第2の接続孔と
    電気的に接続された第2の配線層、から成る半導体装置
    の配線構造であって、 第1の接続孔と電気的に接続された第1の配線層の部分
    の幅は、第1の接続孔の幅よりも狭く、 第2の接続孔の底部は第1の接続孔まで延在し、第2の
    接続孔は第1の接続孔と電気的に接続されていることを
    特徴とする半導体装置の配線構造。
  2. 【請求項2】第1の接続孔及び/又は第2の接続孔は、
    高融点金属材料若しくは高融点金属化合物から成ること
    を特徴とする請求項1に記載の半導体装置の配線構造。
  3. 【請求項3】高融点金属材料若しくは高融点金属化合物
    は、タングステン、銅若しくはTiNから成ることを特
    徴とする請求項2に記載の半導体装置の配線構造。
  4. 【請求項4】第1の配線層は、下から、導電層及びアル
    ミニウム系合金層から成ることを特徴とする請求項1乃
    至請求項3のいずれか1項に記載の半導体装置の配線構
    造。
  5. 【請求項5】(イ)導体層が形成された基体上に第1の
    層間絶縁層を形成した後、導体層の上方の第1の層間絶
    縁層に第1の開口部を設け、該第1の開口部に金属配線
    材料を埋め込み、導体層に電気的に接続された第1の接
    続孔を形成する工程と、 (ロ)第1の層間絶縁層上に、該第1の接続孔と電気的
    に接続された第1の配線層を形成する工程と、 (ハ)第1の層間絶縁層上及び第1の配線層上に第2の
    層間絶縁層を形成した後、第1の配線層の上方の第2の
    層間絶縁層に第2の開口部を設け、該第2の開口部に金
    属配線材料を埋め込み、第1の配線層に電気的に接続さ
    れた第2の接続孔を形成する工程と、 (ニ)第2の層間絶縁層上に形成され、第2の接続孔と
    電気的に接続された第2の配線層を形成する工程、から
    成る半導体装置の配線構造の形成方法であって、 前記(ロ)の工程において、第1の配線層を形成する
    際、第1の接続孔と電気的に接続された第1の配線層の
    部分の幅を第1の接続孔の幅よりも狭くし、 前記(ハ)の工程において、第2の接続孔の底部を第1
    の接続孔まで延在させ、第2の接続孔を第1の接続孔と
    電気的に接続させることを特徴とする半導体装置の配線
    構造の形成方法。
  6. 【請求項6】第1の接続孔の形成は、第1の開口部内を
    含む第1の層間絶縁層上にCVD法にて高融点金属材料
    若しくは高融点金属化合物から成る金属配線材料を堆積
    させた後、第1の層間絶縁層上の金属配線材料を除去す
    る工程から成ることを特徴とする請求項5に記載の半導
    体装置の配線構造の形成方法。
  7. 【請求項7】第2の接続孔の形成は、第2の開口部内を
    含む第2の層間絶縁層上にCVD法にて高融点金属材料
    若しくは高融点金属化合物から成る金属配線材料を堆積
    させた後、第2の層間絶縁層上の金属配線材料を除去す
    る工程から成ることを特徴とする請求項5又は請求項6
    に記載の半導体装置の配線構造の形成方法。
  8. 【請求項8】高融点金属材料若しくは高融点金属化合物
    は、タングステン、銅若しくはTiNから成ることを特
    徴とする請求項6又は請求項7に記載の半導体装置の配
    線構造の形成方法。
  9. 【請求項9】第1の配線層は、下から、導電層及びアル
    ミニウム系合金層から成ることを特徴とする請求項5乃
    至請求項8のいずれか1項に記載の半導体装置の配線構
    造の形成方法。
JP33257994A 1994-12-13 1994-12-13 半導体装置の配線構造及びその形成方法 Pending JPH08167609A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP33257994A JPH08167609A (ja) 1994-12-13 1994-12-13 半導体装置の配線構造及びその形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP33257994A JPH08167609A (ja) 1994-12-13 1994-12-13 半導体装置の配線構造及びその形成方法

Publications (1)

Publication Number Publication Date
JPH08167609A true JPH08167609A (ja) 1996-06-25

Family

ID=18256510

Family Applications (1)

Application Number Title Priority Date Filing Date
JP33257994A Pending JPH08167609A (ja) 1994-12-13 1994-12-13 半導体装置の配線構造及びその形成方法

Country Status (1)

Country Link
JP (1) JPH08167609A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6034436A (en) * 1996-11-28 2000-03-07 Nec Corporation Semiconductor device having an improved through-hole structure
US6197685B1 (en) 1997-07-11 2001-03-06 Matsushita Electronics Corporation Method of producing multilayer wiring device with offset axises of upper and lower plugs

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6034436A (en) * 1996-11-28 2000-03-07 Nec Corporation Semiconductor device having an improved through-hole structure
US6197685B1 (en) 1997-07-11 2001-03-06 Matsushita Electronics Corporation Method of producing multilayer wiring device with offset axises of upper and lower plugs
US6580176B2 (en) 1997-07-11 2003-06-17 Matsushita Electric Industrial Co., Ltd. Multilayer wiring structure of semiconductor device, method of producing said multilayer wiring structure and semiconductor device to be used for reliability evaluation
US6815338B2 (en) 1997-07-11 2004-11-09 Matsushita Electric Industrial Co., Ltd. Multilayer wiring structure of semiconductor device, method of producing said multilayer wiring structure and semiconductor device to be used for reliability evaluation
US7148572B2 (en) 1997-07-11 2006-12-12 Matsushita Electric Industrial Co., Ltd. Multilayer wiring structure of semiconductor device, method of producing said multilayer wiring structure and semiconductor device to be used for reliability evaluation
US7443031B2 (en) 1997-07-11 2008-10-28 Matsushita Electric Industrial Co., Ltd. Multilayer wiring structure of semiconductor device, method of producing said multilayer wiring structure and semiconductor device to be used for reliability evaluation
US7642654B2 (en) 1997-07-11 2010-01-05 Panasonic Corporation Multilayer wiring structure of semiconductor device, method of producing said multilayer wiring structure and semiconductor to be used for reliability evaluation
US7911060B2 (en) 1997-07-11 2011-03-22 Panasonic Corporation Multilayer wiring structure of semiconductor device, method of producing said multilayer wiring structure and semiconductor device to be used for reliability evaluation
US8110495B2 (en) 1997-07-11 2012-02-07 Panasonic Corporation Multilayer wiring structure of semiconductor device, method of producing said multilayer wiring structure and semiconductor device to be used for reliability evaluation

Similar Documents

Publication Publication Date Title
US5726100A (en) Method of forming contact vias and interconnect channels in a dielectric layer stack with a single mask
US6465888B2 (en) Composite silicon-metal nitride barrier to prevent formation of metal fluorides in copper damascene
US5514622A (en) Method for the formation of interconnects and landing pads having a thin, conductive film underlying the plug or an associated contact of via hole
US6090700A (en) Metallization method for forming interconnects in an integrated circuit
US5801095A (en) Production worthy interconnect process for deep sub-half micrometer back-end-of-line technology
JPH09153545A (ja) 半導体装置及びその製造方法
KR20010113010A (ko) 집적 회로에 금속화물 및 접촉 구조물을 제조하는 방법
JP3050161B2 (ja) 半導体装置及びその製造方法
US5767015A (en) Metal plug with adhesion layer
US6849536B2 (en) Inter-metal dielectric patterns and method of forming the same
JPH10107140A (ja) 多層配線半導体装置とその製造方法
US6355554B1 (en) Methods of forming filled interconnections in microelectronic devices
JP3224717B2 (ja) 集積回路の導電性相互接続層への上部導電層を形成する方法
US5904561A (en) Method for forming a barrier metal film with conformal step coverage in a semiconductor intergrated circuit
US6200890B1 (en) Method of fabricating copper damascene
JPH08167609A (ja) 半導体装置の配線構造及びその形成方法
JP3651112B2 (ja) 配線形成方法
JP3534589B2 (ja) 多層配線装置及びその製造方法
JP4232215B2 (ja) 半導体装置の製造方法
JPH07169835A (ja) 半導体素子のメタルプラグの形成方法
JPH05299397A (ja) 金属プラグの形成方法
JPH08274101A (ja) 半導体装置の配線構造の形成方法
JP3353524B2 (ja) 接続孔を形成する工程を有する半導体装置の製造方法
JPH10209276A (ja) 配線形成方法
KR100402242B1 (ko) 반도체 소자 제조방법