JP2008210967A - パターン形成方法、半導体装置の製造方法、電気回路の製造方法、表示装置の製造方法、発光素子の製造方法、およびカラーフィルタの製造方法 - Google Patents
パターン形成方法、半導体装置の製造方法、電気回路の製造方法、表示装置の製造方法、発光素子の製造方法、およびカラーフィルタの製造方法 Download PDFInfo
- Publication number
- JP2008210967A JP2008210967A JP2007045701A JP2007045701A JP2008210967A JP 2008210967 A JP2008210967 A JP 2008210967A JP 2007045701 A JP2007045701 A JP 2007045701A JP 2007045701 A JP2007045701 A JP 2007045701A JP 2008210967 A JP2008210967 A JP 2008210967A
- Authority
- JP
- Japan
- Prior art keywords
- manufacturing
- pattern
- insulating layer
- pattern forming
- liquid repellent
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
【課題】簡易な工程で、優れたパターン精度を有するパターンを形成できるパターン形成方法を提供する。
【解決手段】パターン形成方法は、基体10上に絶縁層11を介してパターンを形成するパターン形成方法であって、基体10の表面に絶縁層11を配置する工程と、絶縁層11の表面に、パターンを形成するための液体のパターン形成材料15に対して撥液性を有する撥液層12を形成する工程とを含む。絶縁層11の表面の撥液層12が形成されている領域において、パターンに対応する凹部14を形成する工程を含む。凹部14にパターン形成材料15を配置する工程と、パターン形成材料15を焼成する工程とを含む。
【選択図】図5
【解決手段】パターン形成方法は、基体10上に絶縁層11を介してパターンを形成するパターン形成方法であって、基体10の表面に絶縁層11を配置する工程と、絶縁層11の表面に、パターンを形成するための液体のパターン形成材料15に対して撥液性を有する撥液層12を形成する工程とを含む。絶縁層11の表面の撥液層12が形成されている領域において、パターンに対応する凹部14を形成する工程を含む。凹部14にパターン形成材料15を配置する工程と、パターン形成材料15を焼成する工程とを含む。
【選択図】図5
Description
本発明は、パターン形成方法、このパターン形成方法を使用する工程を含む半導体装置の製造方法、電気回路の製造方法、表示装置の製造方法、発光素子の製造方法、およびカラーフィルタの製造方法に関する。
半導体装置、電気回路、液晶表示装置、または発光素子などの装置においては、多層配線構造を有する。または、これらの装置は、薄膜が積層されている薄膜積層構造を有する。多層配線構造を形成するためには、下層の配線の表面に絶縁層を形成して、絶縁層の表面に上層の配線を形成する必要がある。
従来の技術においては、多層配線を含む薄膜積層構造を製造するために、真空装置を用いた成膜工程、フォトリソグラフィ法によるパターニング工程、真空装置を用いたエッチング工程を繰返すことによって形成されている。近年においては、生産性や歩留りの向上、または製造費用の削減を図る観点から、真空装置を用いない製造方法が検討されている。または、フォトリソグラフィ工程を削減した製造方法が検討されている。
特開2003−124213号公報には、真空装置を用いる工程およびフォトリソグラフィ工程の回数を削減した薄膜多層構造の製造方法が開示されている。この公報においては、予め親水性パターンを形成した被処理基板の表面に、溶液材料を塗布および焼成することによりパターンを形成する製造方法が開示されている。
図13から図21を参照して、特開2003−124213号公報に開示されているパターン形成方法について説明する。図13から図20は、それぞれの工程における概略断面図である。図21は、パターン形成方法のフロー図である。
図13および図21を参照して、被処理部材100の表面に下層の絶縁層101を形成する。次に、図14および図21を参照して、絶縁層101の表面に、所定の形状にパターニングを行なったレジスト膜102を形成する。レジスト膜102の形成においては、フォトリソグラフィ工程によってパターニングを行なう。レジスト膜102としては、撥液性材料から形成されている。
次に、図15および図21を参照して、絶縁成膜溶液を絶縁層101の表面に塗布することにより、上層の絶縁層103を形成する。このときに、レジスト膜102は、撥液性材料から形成されているため、絶縁成膜溶液は、レジスト膜102の表面には蓄積せずに、レジスト膜102以外の部分に配置され、絶縁層103が形成される。このように、下層の絶縁層101および上層の絶縁層103を形成する。
次に、図16および図21を参照して、アニール処理を行なって絶縁層103を焼成した後に、レジスト膜102を除去することにより、配線パターンが形成される部分に凹部104が形成される。
次に、図17および図21を参照して、絶縁層101,103の表面に、PFC(Per Fluoro Compounds)ガスを照射することにより撥液化処理を行なう。撥液化処理により、撥液層110が形成される。この撥液化処理により、絶縁層101,103の表面に、フッ素樹脂重合膜が形成される。パターン形成材料の溶液に対して撥液性を有する撥液層110としてのフッ素樹脂重合膜が形成される。撥液層110は、凹部104の底面部104aおよび側面部104bに形成される。
次に、図18および図21を参照して、配線パターンが形成される凹部104に対して紫外線照射により親液化処理を行なう。この処理を行なうことにより、撥液層110の一部が除去されて、凹部104の内面がパターン形成材料の溶液に対して親液化される。
次に、図19および図21を参照して、絶縁層103の表面に、パターン形成材料の溶液を塗布する。このときに、凹部104を除く絶縁層103の表面には、撥液性のフッ素樹脂重合膜を含む撥液層110が形成されているために、パターン形成材料は配置されない。パターン形成材料105は、凹部104の内部に充填される。
次に、図20および図21を参照して、パターン形成材料105を乾燥および焼成することにより、パターン111が形成される。パターン111は、被処理部材100の表面に、絶縁層101を介して形成される。
図21を参照して、この公報に開示されている方法においては、8工程でパターンを形成することができる。また、フォトマスクを用いる工程を2工程含む。
特開2003−124213号公報
上記の方法において、図18および図21を参照して、上記の凹部104の内面を親液化する工程においては、凹部104の内部のみを選択的に親液化する必要がある。しかしながら、この親液化処理の工程においては、凹部の内部を十分に親液化することができずに形成されるパターン精度が低下してしまうという問題がある。
たとえば、紫外線照射によって、撥液層110の除去を行なう親液化処理の場合には、凹部104の底面部104aに対しては十分に撥液層110の除去を行なうことができる。しかし、側面部104bに対しては、光の直進性の影響を受けてしまって、撥液層110の除去を十分に行なうことができないという問題がある。
この結果、図19および図20に示すように、凹部104の側面部104bには、撥液層110が残存してしまい、パターン形成材料105と側面部104bとの間に、空隙が発現してしまっていた。最終的に形成されるパターン111の精度が低下してしまうという問題がある。
また、上記の公報においては、凹部に活性化したオゾンガスまたは酸素ガスを照射することにより、撥液層としてのフッ素樹脂重合膜を分解および除去して、親液性を付与する親液化処理方法が開示されている。または、NaOHやKOHなどのアルカリ溶剤で処理することより、一部の撥液層の除去およびOH基の付与を行なう親液化処理方法が開示されている。
これらの親液化処理方法の場合には、絶縁層の表面にレジストが配置されず、マスクのみを使用した処理となる。このため、処理ガスまたは処理溶剤の回り込みにより、凹部以外の絶縁層の表面に処理ガスまたは処理溶剤が接触してしまう。このため、凹部以外の絶縁層の表面に配置されている撥液層が除去されてしまう場合がある。この結果、凹部の外側にパターン形成材料が溢れ出てしまい、パターン精度が低下してしまうという問題がある。
本発明は、簡易な工程で、優れたパターン精度を有するパターンを形成できるパターン形成方法、このパターン形成方法を使用する工程を含む半導体装置の製造方法、電気回路の製造方法、表示装置の製造方法、発光素子の製造方法、およびカラーフィルタの製造方法を提供することを目的とする。
本発明のパターン形成方法は、基体上に絶縁層を介してパターンを形成するパターン形成方法であって、上記基体の表面に絶縁層を配置する工程を含む。上記絶縁層の表面に、上記パターンを形成するための液体のパターン形成材料に対して撥液性を有する撥液層を形成する撥液層形成工程を含む。上記絶縁層の表面の上記撥液層が形成されている領域において、上記パターンに対応する凹部を形成する工程を含む。上記凹部に上記パターン形成材料を配置する工程を含む。上記パターン形成材料を焼成する工程を含む。
上記発明において好ましくは、上記絶縁層を形成する工程は、上記絶縁層として感光性を有する絶縁性材料を用いる。
上記発明において好ましくは、上記撥液層形成工程は、活性化されたPFCガスを上記絶縁層に照射する工程を含む。
本発明の半導体装置の製造方法は、上述のパターン形成方法を使用する工程を含む。
本発明の電気回路の製造方法は、上述のパターン形成方法を使用する工程を含む。
本発明の表示装置の製造方法は、上述のパターン形成方法を使用する工程を含む。
本発明の発光素子の製造方法は、上述のパターン形成方法を使用する工程を含む。
本発明のカラーフィルタの製造方法は、上述のパターン形成方法を使用する工程を含む。
本発明によれば、簡易な工程で、優れたパターン精度を有するパターンを形成することができるパターン形成方法、このパターン形成方法を使用する工程を含む半導体装置の製造方法、電気回路の製造方法、表示装置の製造方法、発光素子の製造方法、およびカラーフィルタの製造方法を提供することができる。
(実施の形態1)
図1から図7を参照して、実施の形態1におけるパターン形成方法、半導体装置の製造方法、電気回路の製造方法、表示装置の製造方法、発光素子の製造方法およびカラーフィルタの製造方法について説明する。
図1から図7を参照して、実施の形態1におけるパターン形成方法、半導体装置の製造方法、電気回路の製造方法、表示装置の製造方法、発光素子の製造方法およびカラーフィルタの製造方法について説明する。
図1から図6は、本実施の形態におけるパターン形成方法のそれぞれの工程の概略断面図である。図7は、本実施の形態におけるパターン形成方法を説明するフロー図である。本実施の形態においては、絶縁層の表面にパターンとしての配線パターンを形成する。
図1および図7を参照して、本実施の形態においては、基体10の表面に、絶縁層11を形成する。本実施の形態における基体10は、板状に形成されている。基体10としては、たとえば、シリコンウェハまたはガラス基板を含む。
基体は、板状に限られず、任意の形状を採用することができる。また、また、基体としては、絶縁層を含んでいても構わない。また、基体としては、表面にAl、AgまたはCuなどからなる配線パターンが形成されていても構わない。または、基体としては、表面にTFT(薄膜トランジスタ)などの素子が形成されていても構わない。
本実施の形態においては、絶縁層11として二酸化ケイ素(SiO2)膜が形成されている。二酸化ケイ素膜は、たとえば、CVD(化学気相成長法)法により形成することができる。または、無機SOG(Spin on Glass)溶液を基体の表面に塗布して加熱することにより形成することができる。
次に、パターン形成材料に対して撥液性を有する撥液層を絶縁層の表面に形成する撥液層形成工程を行なう。
図2および図7を参照して、本実施の形態においては、絶縁層11の表面に、活性化されたPFCガスを照射することにより、撥液層12を形成する。本実施の形態における撥液層12は、フッ素樹脂重合膜を含む。PFCガスは、代替フロンガスの一種であり、たとえば、CF4やC4F10などを含む。PFCガスをプラズマ化や紫外線照射により活性化した状態で、絶縁層11の表面に接触させることにより、撥液層12を形成することができる。
本実施の形態においては、PFCガスの照射により撥液層を形成しているが、この形態に限られず、たとえば、撥液性を有する膜を絶縁層の表面に積層しても構わない。撥液層を積層する方法としては、たとえば、フッ素基を有する透明コーティング剤を塗布および焼成することにより形成することができる。
撥液層としては、パターン形成材料に対して撥液性を有する膜を採用することができる。撥液層としては、後の工程においてパターン形成材料を配置したときに、パターン形成材料に対して撥液性を有し、撥液層の表面にパターン形成材料が蓄積して残留しなければよい。撥液層としては、たとえば、フッ素基(F基)、メチル基またはフルオロ基などを含む材料を採用することができる。
本実施の形態においては、絶縁層の表面全体に撥液層を形成したが、この形態に限られず、絶縁層の表面のうちパターンを形成する領域およびパターンを形成する領域の周りの領域に撥液層を形成しても構わない。
次に、図3および図7を参照して、撥液層12の表面のうち、少なくとも配線を形成する領域にレジスト膜13を塗布する。次に、露光および現像を行なうフォトレジスト法により、配線パターンとなる部分のレジスト膜13を除去して、レジストパターン21を形成する。レジストパターン21は、後に形成する配線パターンに対応するように形成する。次に、たとえば、200℃の環境下で10分以下のベーキングを行なう。次に、レジスト膜13をマスクとして絶縁層11のエッチングを行なう。絶縁層11のエッチングを行った後にレジスト膜13を除去する。
図4および図7を参照して、絶縁層11のエッチングを行なうことにより、絶縁層11に凹部14を形成することができる。凹部14は、底面部14aおよび側面部14bを有する。底面部14aおよび側面部14bは、撥液化処理が行なわれていない絶縁層11の表面が露出する。底面部14aおよび側面部14bは、絶縁層11本来の特性を有する。底面部14aおよび側面部14bは、親液性を有する親液面になる。
次に、図5および図7を参照して、パターン形成材料15を絶縁層11および撥液層12の表面に配置する。本実施の形態におけるパターン形成材料15は、液体である。撥液層12の表面には、パターン形成材料15は蓄積せずに残留しない。パターン形成材料15は、凹部14の内部のみに充填される。
凹部14の側面部14bには撥液層が形成されていないため、凹部14の側面部14bとパターン形成材料15との間には隙間は生じない。凹部14の内部全体にパターン形成材料15が充填される。
次に、図6および図7を参照して、パターン形成材料15を乾燥および焼成することにより、有機溶媒成分を蒸発させる。凹部14の内部にパターン22が形成される。このように、絶縁層11の表面にパターン22を形成することができる。
多層配線構造などを有する積層構造体を形成する場合には、絶縁層11の表面に他の絶縁層を配置して上記の工程を繰返す。本実施の形態においては、絶縁層11の表面に形成されている撥液層12を残しているが、この形態に限られず、パターン22の形成後に撥液層12を除去しても構わない。
図7を参照して、本実施の形態におけるパターン形成方法においては、6工程でパターンを形成することができる。また、フォトマスクを使用する工程は、1工程である。これは、図21に示す従来の技術における8工程およびフォトマスクを2工程で使用する方法に比べて、作業工程数が少なくなっている。特に、本実施の形態におけるパターン形成方法は、フォトリソグラフィ工程の回数を削減することができ、工程を簡略化することができる。
本実施の形態におけるパターン形成方法は、所望のパターンを高いパターン精度で形成することができる。たとえば、前述の従来の技術のように紫外線照射により撥液層を除去する場合には、凹部の側面部とパターン形成材料との間に隙間が生じていた(図18〜図20参照)。これに対して、本実施の形態におけるパターン形成方法では、凹部の側面部に撥液層が配置されることを回避できる。絶縁層の凹部にパターン形成材料を充填するときに、凹部の側面部とパターン形成材料との間に隙間が空くことなく、所望のパターンを高いパターン精度で形成することができる。この結果、パターン精度の悪化に伴う不良の発生を抑制できて、歩留りが向上する。
また、本実施の形態におけるパターン形成方法においては、絶縁層の表面に撥液層を形成した後に、紫外線照射、活性オゾン照射、酸素ガス照射またはアルカリ溶剤処理による親液化処理などを行なう必要がなく、撥液特性を有する部分および親液特性を有する部分が互いの工程により悪影響を受けることを回避できる。たとえば、アルカリ溶剤が凹部の外側の撥液層を除去してしまって、パターン精度が低下することを抑制できる。
本実施の形態においては、絶縁層の表面にPFCガスを照射することにより撥液層を形成している。この方法により、絶縁層の表面に、たとえば、数nm以上数十nm以下の薄い撥液層を形成することができる。また、撥液層を絶縁層の表面に積層する方法に比べて、確実に撥液層を形成することができる。
本実施の形態においては、配線パターンを形成する方法を例に取上げて説明したが、この構成に限られず、任意のパターン形成方法に本発明を適用することができる。
本実施の形態における半導体装置の製造方法は、本実施の形態におけるパターン形成方法を使用する工程を含む。また、本実施の形態における電気回路の製造方法は、本実施の形態におけるパターン形成方法を使用する工程を含む。
電気回路の製造方法においては、パターン形成材料として導電性を有する材料を用いることにより電気回路のパターンを形成できる。半導体装置の製造方法においては、たとえば、一の層に一の電気回路が形成され、一の層の表面に絶縁層が形成され、この絶縁層の表面に他の電気回路が形成される場合がある。このような多層配線構造を含む半導体装置に、本実施の形態におけるパターン形成方法を適用することができる。または、駆動素子などの素子の形成に本実施の形態のパターン形成方法を適用することができる。
本実施の形態における表示装置の製造方法は、本実施の形態におけるパターン形成方法を使用する工程を含む。ここで、表示装置とは、表示信号を入力することにより映像や画像が表示される任意の装置を示す。表示装置は、液晶表示装置または有機EL(Electro Luminescence)表示装置を含む。
液晶表示装置においては、たとえば、TFTが形成されている駆動素子基板と、カラーフィルタが配置されているカラーフィルタ基板との間に液晶が封入されている構造を有する。また、有機EL表示装置においては、たとえば、TFTが形成されている基板の表面に絶縁層が形成され、この絶縁層の表面に有機EL素子が配置されている構造を有する。このような、液晶表示装置の駆動素子基板の製造や、有機EL素子が配置される基板の製造に、本実施の形態におけるパターン形成方法を使用することができる。
本実施の形態における発光素子の製造方法は、本実施の形態におけるパターン形成方法を使用する工程を含む。発光素子としては、たとえば、上記の有機EL素子を含む。有機EL素子の製造方法においては、たとえば、絶縁層の表面に形成した凹部の内部に、陽極および有機EL層などを配置する。
本実施の形態におけるカラーフィルタの製造方法は、本実施の形態におけるパターン形成方法を使用する工程を含む。たとえば、カラー液晶表示装置に配置されるカラーフィルタの製造に、本実施の形態におけるパターン形成方法を適用することができる。
カラーフィルタの製造方法においては、たとえば、図5を参照して、基体10として透明な基板を用いる。基体10の表面のうち、後に凹部14が形成される領域を避けた領域に遮光膜を形成する。基体10の表面に絶縁層11として、SOGやSiNなどの透明材料により形成される膜を形成する。絶縁層11の表面に凹部14を形成した後に、パターン形成材料15としての赤色、緑色または青色の各インクを凹部14の内部に充填する。各インクは、インクジェット法や印刷法などにより凹部14の内部に充填する。それぞれの凹部14に、各インクを充填した後に焼成を行なうことによりカラーフィルタを形成することができる。
上述のいずれの製造方法においても、製造工程を簡略化することができるとともにパターン精度が向上する。この結果、装置の歩留まりが向上する。
(実施の形態2)
図8から図12を参照して、実施の形態2におけるパターン形成方法、半導体装置の製造方法、電気回路の製造方法、表示装置の製造方法、発光素子の製造方法およびカラーフィルタの製造方法について説明する。
図8から図12を参照して、実施の形態2におけるパターン形成方法、半導体装置の製造方法、電気回路の製造方法、表示装置の製造方法、発光素子の製造方法およびカラーフィルタの製造方法について説明する。
図8から図11は、本実施の形態におけるパターン形成方法のそれぞれの工程の概略断面図である。図12は、本実施の形態におけるパターン形成方法の工程を説明するフロー図である。
図8および図12を参照して、基体10の表面に絶縁層11を形成する。本実施の形態においては、感光性を有する絶縁性材料を用いて絶縁層11を形成している。本実施の形態における絶縁層11としては、塗布型の材料を用いている。次に、絶縁層11の表面に撥液層12を形成する。
次に、図9および図12を参照して、絶縁層11に凹部14を形成する。本実施の形態においては、絶縁層11として、感光性を有する絶縁性材料を用いているため、絶縁層11の表面に、レジストを形成する必要がない。マスクを用いながら絶縁層11に対して露光および現像を行なうことによって、凹部14を形成することができる。
次に、図10および図12を参照して、凹部14の内部にパターン形成材料15を充填する。次に、図11および図12を参照して、パターン形成材料の乾燥および焼成を行なうことにより、パターン22を形成することができる。
図12を参照して、本実施の形態におけるパターン形成方法は、絶縁層として感光性を有する絶縁性材料を用いるために、工程を簡略化することができる。レジスト膜のエッチングなどの工程を排除することができ、製造工程数を減らすことができる。本実施の形態におけるパターン形成方法は、凹部を形成するためのエッチングを行なう工程が不要であり、さらに、絶縁層の表面にレジスト膜を配置する必要がない。本実施の形態においては、絶縁層を直接的に露光および現像することにより、容易に凹部を形成することができる。
本実施の形態におけるパターン形成方法は、実施の形態1と同様に、半導体装置の製造方法、電気回路の製造方法、表示装置の製造方法、発光素子の製造方法、およびカラーフィルタの製造方法に適用することができる。
その他の方法、構成、作用および効果については実施の形態1と同様であるのでここでは説明を繰返さない。
上述のそれぞれの図において、同一または相当する部分には、同一の符号を付している。また、上述の説明において、上または下などの記載は、鉛直方向の絶対的な上下方向を示すものではなく、それぞれの位置関係を相対的に示すものである。また、それぞれの実施の形態の特徴部分を適宜組み合わせることができる。
なお、今回開示した上記実施の形態はすべての点で例示であって制限的なものではない。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更を含むものである。
10 基体、11 絶縁層、12,110 撥液層、13,102 レジスト膜、14,104 凹部、14a,104a 底面部、14b,104b 側面部、15,105 パターン形成材料、101 絶縁層(下層)、103 絶縁層(上層)、21 レジストパターン、22,111 パターン、100 被処理部材。
Claims (8)
- 基体上に絶縁層を介してパターンを形成するパターン形成方法であって、
前記基体の表面に絶縁層を配置する工程と、
前記絶縁層の表面に、前記パターンを形成するための液体のパターン形成材料に対して撥液性を有する撥液層を形成する撥液層形成工程と、
前記絶縁層の表面の前記撥液層が形成されている領域において、前記パターンに対応する凹部を形成する工程と、
前記凹部に前記パターン形成材料を配置する工程と、
前記パターン形成材料を焼成する工程と
を含む、パターン形成方法。 - 前記絶縁層を形成する工程は、前記絶縁層として感光性を有する絶縁性材料を用いる、請求項1に記載のパターン形成方法。
- 前記撥液層形成工程は、活性化されたPFCガスを前記絶縁層に照射する工程を含む、請求項1に記載のパターン形成方法。
- 請求項1に記載のパターン形成方法を使用する工程を含む、半導体装置の製造方法。
- 請求項1に記載のパターン形成方法を使用する工程を含む、電気回路の製造方法。
- 請求項1に記載のパターン形成方法を使用する工程を含む、表示装置の製造方法。
- 請求項1に記載のパターン形成方法を使用する工程を含む、発光素子の製造方法。
- 請求項1に記載のパターン形成方法を使用する工程を含む、カラーフィルタの製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007045701A JP2008210967A (ja) | 2007-02-26 | 2007-02-26 | パターン形成方法、半導体装置の製造方法、電気回路の製造方法、表示装置の製造方法、発光素子の製造方法、およびカラーフィルタの製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007045701A JP2008210967A (ja) | 2007-02-26 | 2007-02-26 | パターン形成方法、半導体装置の製造方法、電気回路の製造方法、表示装置の製造方法、発光素子の製造方法、およびカラーフィルタの製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2008210967A true JP2008210967A (ja) | 2008-09-11 |
Family
ID=39787026
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007045701A Pending JP2008210967A (ja) | 2007-02-26 | 2007-02-26 | パターン形成方法、半導体装置の製造方法、電気回路の製造方法、表示装置の製造方法、発光素子の製造方法、およびカラーフィルタの製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2008210967A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110518154A (zh) * | 2019-08-28 | 2019-11-29 | 京东方科技集团股份有限公司 | 一种封装方法、薄膜封装结构及显示装置 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006140451A (ja) * | 2004-10-15 | 2006-06-01 | Seiko Epson Corp | 薄膜パターン形成方法、半導体装置、電気光学装置、及び電子機器 |
JP2006245525A (ja) * | 2005-02-04 | 2006-09-14 | Seiko Epson Corp | 膜パターンの形成方法、デバイス及びその製造方法、電気光学装置、並びに電子機器 |
JP2006319230A (ja) * | 2005-05-16 | 2006-11-24 | Seiko Epson Corp | バンク構造、配線パターン形成方法、デバイス、電気光学装置、及び電子機器 |
JP2006344922A (ja) * | 2005-05-13 | 2006-12-21 | Seiko Epson Corp | バンクの形成方法、膜パターンの形成方法、半導体装置、電気光学装置、及び電子機器 |
-
2007
- 2007-02-26 JP JP2007045701A patent/JP2008210967A/ja active Pending
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006140451A (ja) * | 2004-10-15 | 2006-06-01 | Seiko Epson Corp | 薄膜パターン形成方法、半導体装置、電気光学装置、及び電子機器 |
JP2006245525A (ja) * | 2005-02-04 | 2006-09-14 | Seiko Epson Corp | 膜パターンの形成方法、デバイス及びその製造方法、電気光学装置、並びに電子機器 |
JP2006344922A (ja) * | 2005-05-13 | 2006-12-21 | Seiko Epson Corp | バンクの形成方法、膜パターンの形成方法、半導体装置、電気光学装置、及び電子機器 |
JP2006319230A (ja) * | 2005-05-16 | 2006-11-24 | Seiko Epson Corp | バンク構造、配線パターン形成方法、デバイス、電気光学装置、及び電子機器 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110518154A (zh) * | 2019-08-28 | 2019-11-29 | 京东方科技集团股份有限公司 | 一种封装方法、薄膜封装结构及显示装置 |
CN110518154B (zh) * | 2019-08-28 | 2021-08-24 | 京东方科技集团股份有限公司 | 一种封装方法、薄膜封装结构及显示装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6515537B2 (ja) | 有機el装置の製造方法、有機el装置、電子機器 | |
TWI389315B (zh) | 製作薄膜電子元件的線上製程 | |
WO2016074554A1 (zh) | 一种像素单元及其制备方法、发光器件、显示装置 | |
US7405033B2 (en) | Method for manufacturing resist pattern and method for manufacturing semiconductor device | |
US10333066B2 (en) | Pixel definition layer and manufacturing method thereof, display substrate and display device | |
JP2010225668A (ja) | 電子デバイスの製造方法および表示装置 | |
JP2007242592A (ja) | 発光装置、発光装置の製造方法、露光装置、及び電子機器 | |
US20130084531A1 (en) | Method of producing organic electroluminescence display device | |
JP4737386B2 (ja) | 電子機器用回路基板の製造方法、電子機器用回路基板、および表示装置 | |
JP2006040711A (ja) | 表示装置の製造方法及び表示装置 | |
JP4884227B2 (ja) | 素子配置基板の製造方法 | |
WO2013073084A1 (ja) | 表示パネルの製造方法および表示パネル | |
JP3584933B2 (ja) | 微細構造物の製造方法、光学素子、集積回路および電子機器 | |
WO2005057530A1 (ja) | 薄膜トランジスタ集積回路装置、アクティブマトリクス表示装置及びそれらの製造方法 | |
WO2019182041A1 (ja) | 硬化膜の製造方法、及び有機elディスプレイの製造方法 | |
US8960088B2 (en) | Gravure printing method | |
KR20130112294A (ko) | 레이저 커팅 방법 | |
US20080315201A1 (en) | Apparatus for Producing Electronic Device Such as Display Device, Method of Producing Electronic Device Such as Display Device, and Electronic Device Such as Display Device | |
JP4744460B2 (ja) | 多層積層構造体、パターン形成方法、半導体装置の製造方法、電気回路の製造方法、表示装置の製造方法、発光素子の製造方法、およびカラーフィルタの製造方法 | |
JP4870933B2 (ja) | 自発光パネルおよび自発光パネルの製造方法 | |
JP2008210967A (ja) | パターン形成方法、半導体装置の製造方法、電気回路の製造方法、表示装置の製造方法、発光素子の製造方法、およびカラーフィルタの製造方法 | |
JP2006106575A (ja) | アクティブマトリクス型表示装置およびアクティブマトリクス型表示装置の製造方法 | |
JP2014041740A (ja) | 表示装置及びその製造方法 | |
JP2006140335A (ja) | 相補型トランジスタ回路、電気光学装置、電子デバイス、及び相補型トランジスタの製造方法 | |
JP4906259B2 (ja) | 表示装置用基板の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090218 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101124 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20101125 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20110412 |