JPH02223929A - 液晶デイスプレイ装置 - Google Patents
液晶デイスプレイ装置Info
- Publication number
- JPH02223929A JPH02223929A JP1042996A JP4299689A JPH02223929A JP H02223929 A JPH02223929 A JP H02223929A JP 1042996 A JP1042996 A JP 1042996A JP 4299689 A JP4299689 A JP 4299689A JP H02223929 A JPH02223929 A JP H02223929A
- Authority
- JP
- Japan
- Prior art keywords
- line
- liquid crystal
- wiring
- electrode
- electrodes
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004973 liquid crystal related substance Substances 0.000 title claims description 14
- 239000010409 thin film Substances 0.000 claims abstract description 6
- 239000000758 substrate Substances 0.000 abstract description 9
- 239000011521 glass Substances 0.000 abstract description 8
- 239000004065 semiconductor Substances 0.000 abstract description 5
- 239000003990 capacitor Substances 0.000 description 8
- 230000007547 defect Effects 0.000 description 6
- 239000000615 nonconductor Substances 0.000 description 3
- 235000006732 Torreya nucifera Nutrition 0.000 description 2
- 244000111306 Torreya nucifera Species 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 239000011159 matrix material Substances 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 239000000428 dust Substances 0.000 description 1
- 239000010408 film Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Landscapes
- Liquid Crystal (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、TPT (薄膜トランジスタ)と液晶とを積
層した液晶アクティブ・マトリクスディスプレイパネル
の電極の配線構造に関するものである。
層した液晶アクティブ・マトリクスディスプレイパネル
の電極の配線構造に関するものである。
従来の液晶アクティブ・マトリクスディスプレイパネル
の電極構造を第2図に示す。第2図は、ディスプレイパ
ネルの1画素の構造をしたものである。
の電極構造を第2図に示す。第2図は、ディスプレイパ
ネルの1画素の構造をしたものである。
1画素は、TPT7と画素電極8で構成されている。画
像信沙は、ドレインパスライン3を介したTPT7に加
えられる。また、T F T 7をオン又はオフ状態レ
ニするための走査電圧は、ゲーhパスライン4を介して
、ゲー1−”is!t15に加えられる。
像信沙は、ドレインパスライン3を介したTPT7に加
えられる。また、T F T 7をオン又はオフ状態レ
ニするための走査電圧は、ゲーhパスライン4を介して
、ゲー1−”is!t15に加えられる。
同図において、ドレインパスライン3及びグー1−パス
ラインは、電極の配線抵抗を低くするために、AQ、C
r等の金属材料が好んで用いられている。これらは、蒸
着法1こより形成される。
ラインは、電極の配線抵抗を低くするために、AQ、C
r等の金属材料が好んで用いられている。これらは、蒸
着法1こより形成される。
なお、TPT7.ゲー1へパスライン4.ドレインパス
ライン32画素電極8等は、ガラス基板等の透明基板上
に形成されている。
ライン32画素電極8等は、ガラス基板等の透明基板上
に形成されている。
ところで、表示部の対角寸法が、20インチ以上の大画
面のディスプレイを実現するには、従来の配線構造では
、配線にクラックが発生し、配線が断線して表示に欠陥
が生じる。これは、ガラス基板と配線材料との熱膨張係
数の差によるものであり、前述したように表示部の面積
が大きいほどクラックの発生の確率が高くなる。
面のディスプレイを実現するには、従来の配線構造では
、配線にクラックが発生し、配線が断線して表示に欠陥
が生じる。これは、ガラス基板と配線材料との熱膨張係
数の差によるものであり、前述したように表示部の面積
が大きいほどクラックの発生の確率が高くなる。
なお、この種の装置として関連するものとして特開昭6
3−153578号公報等が挙げられる。
3−153578号公報等が挙げられる。
上記従来技術では、特に大画面ディスプレイを実現する
ための電極の構造に配慮がされていなかった。
ための電極の構造に配慮がされていなかった。
本発明の目的は、配線にクラックの発生を防止し、線欠
陥を低減することにある。
陥を低減することにある。
上記目的を達成するために、TPTに画像信号及び走査
電圧を供給する各々の配線を複数本に分割したものであ
る。
電圧を供給する各々の配線を複数本に分割したものであ
る。
また1画像信号及び走査電圧を発生する駆動回路を搭載
したディスプレイパネルにおいては、駆動回路に電圧を
供給する電源線も複数本に分割したものである。
したディスプレイパネルにおいては、駆動回路に電圧を
供給する電源線も複数本に分割したものである。
ガラス基板上に形成する配線を複数本に分割することに
より、ガラス基板と配線との熱膨張係数の差による応力
の歪みを分散させることが可能となる。
より、ガラス基板と配線との熱膨張係数の差による応力
の歪みを分散させることが可能となる。
この結果、配線のクラックの発生を低減することが可能
となり、表示画像の線欠陥を防止することができる。
となり、表示画像の線欠陥を防止することができる。
以下、本発明の一実施例を第1図と第3図を用いて説明
する。
する。
第3図に示した液晶ディスプレイ装置は、信吐回路50
.走査回路519表示部52で構成されている。さらに
、表示部52は、TFT55、前記TFTに画像信号を
加えるためのドレイン線57と走査電圧を加えるための
ゲートtiA56及び液晶54で構成されている。
.走査回路519表示部52で構成されている。さらに
、表示部52は、TFT55、前記TFTに画像信号を
加えるためのドレイン線57と走査電圧を加えるための
ゲートtiA56及び液晶54で構成されている。
第3図に示した表示画素53の構造を第1図を用いて説
明する。
明する。
TFT17はゲート電極12.ドレイン電極13、コン
タクト部14.15及び半導体層16で構成されている
。半導体層16は、a −S i(amorphos
−Si)及びp −S i (poly crysta
lline)等でよく、特に限定するものでない。
タクト部14.15及び半導体層16で構成されている
。半導体層16は、a −S i(amorphos
−Si)及びp −S i (poly crysta
lline)等でよく、特に限定するものでない。
−力、ゲート線11は、 11 a、1 l b、11
cに分割されこれらは接続部18を介してゲート電極
12と電気的に接続されている。
cに分割されこれらは接続部18を介してゲート電極
12と電気的に接続されている。
マタ、トレイン線10は、loa、10b。
10cに分割されこれらは、接続部19及び、コンタク
ト部14を介してドレイン電極13と電気。
ト部14を介してドレイン電極13と電気。
的に接続されている。
さらに1画素電極20は、コンタクト部15を介して半
導体層16と接続されている。
導体層16と接続されている。
本実施例では、ゲート線11及びドレイン線19の分割
は、各々3本であるが、分割数は特に限定するものでな
い。
は、各々3本であるが、分割数は特に限定するものでな
い。
第3図に示した表示画素の他の実施例を第4図に示す6
第3図は、液晶54と並列に蓄積容量22を設けた表示
画素の構成を示したものである。
第3図は、液晶54と並列に蓄積容量22を設けた表示
画素の構成を示したものである。
この蓄積容量22は、液晶に加わる電圧の安定性を向上
し、表示の明るさのバラツキを低減するために好んで用
いられている。
し、表示の明るさのバラツキを低減するために好んで用
いられている。
蓄積容量22は、画素電極20と容積容量?!!極22
の間の絶縁膜を利用して形成する。蓄積容量な極21は
、接続部26を介して蓄積容量線24と接続されている
。一方、前記蓄積容量線24は、24a、24b、24
cの3本に分割されているが、前記蓄積容量線の分割数
は、特に限定するものでない。
の間の絶縁膜を利用して形成する。蓄積容量な極21は
、接続部26を介して蓄積容量線24と接続されている
。一方、前記蓄積容量線24は、24a、24b、24
cの3本に分割されているが、前記蓄積容量線の分割数
は、特に限定するものでない。
第5図は、第3図に示した信号回路50及び走査回路5
1の配線の一実施例を示したものである。
1の配線の一実施例を示したものである。
駆動回路線25は、25a、25b、25cの3本に分
割されており、接続部26を介して駆動回路27a〜2
7dと接続されている。
割されており、接続部26を介して駆動回路27a〜2
7dと接続されている。
なお、駆動回路線25は、駆動回路27a〜27dに供
給する電源電圧線又はクロック等゛の信帰線等であり特
に限定するものでない。
給する電源電圧線又はクロック等゛の信帰線等であり特
に限定するものでない。
第6図は、第1図、第4図及び第5図に示した接続部の
構造をしたものである。接続部29は529a、29b
及び29cの非導体部からなる。
構造をしたものである。接続部29は529a、29b
及び29cの非導体部からなる。
この非導体部は。配線28a、28b、28cを除去し
た構造とする。なお、非導体部の数及び面積については
特に限定するものでない。
た構造とする。なお、非導体部の数及び面積については
特に限定するものでない。
本発明によれば、ガラス基板上に形成する配線を分割し
たことにより線切れの欠陥を防止することができる。こ
れにより、表示欠陥のない高信頼性のディスプレイを実
現できる。
たことにより線切れの欠陥を防止することができる。こ
れにより、表示欠陥のない高信頼性のディスプレイを実
現できる。
また、ゴミに起因する線欠陥についても、配線を複数に
したことにより防止することができる。
したことにより防止することができる。
これにより、特に大面積ディスプレイを高歩留りで実現
できる。
できる。
第1図および第3図乃至第6図は、本発明の一実施例を
示す平面図、第2図は、従来技術を示す平面図である。 10.57・・・ドレイン線、il、56・・ドIツイ
ン線、17・・・TFT、18,19,26.29・・
・接続部、20・・・画素電極、24・・・蓄積容量線
。 図面の浄書(内容に変更なし) %r 固 $2目 茅 目 52表ネ寿 茅 固 !44 目 z3@1容量謀J 手 続 補 正 書(方式) %式% 液晶ディスプレイ装置 代 LI: 理 人 I帽〒IIXI+東京都千代III区丸の内−丁【」5
番1号(内容に変更なし)
示す平面図、第2図は、従来技術を示す平面図である。 10.57・・・ドレイン線、il、56・・ドIツイ
ン線、17・・・TFT、18,19,26.29・・
・接続部、20・・・画素電極、24・・・蓄積容量線
。 図面の浄書(内容に変更なし) %r 固 $2目 茅 目 52表ネ寿 茅 固 !44 目 z3@1容量謀J 手 続 補 正 書(方式) %式% 液晶ディスプレイ装置 代 LI: 理 人 I帽〒IIXI+東京都千代III区丸の内−丁【」5
番1号(内容に変更なし)
Claims (1)
- 【特許請求の範囲】 1、複数のX電極と複数のY電極の交点に薄膜トランジ
スタを配置し、前記薄膜トランジスタにより液晶を駆動
して画像を表示する液晶ディスプレイ装置において、前
記X電極及びY電極の何れかもしくは、両方を複数の電
極に分割した複数の電極群で構成し、前記電極群と前記
薄膜トランジスタとを電気的に接続したことを特徴とす
る液晶ディスプレイ装置。 2、複数のX電極と複数のY電極の交点に薄膜トランジ
スタを配置し、かつ前記X電極と前記Y電極に加える駆
動電圧を発生する駆動回路を具備した液晶ディスプレイ
装置において、前記駆動回路に供給する電圧及び信号線
を複数に分割したことを特徴とする液晶ディスプレイ装
置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1042996A JPH02223929A (ja) | 1989-02-27 | 1989-02-27 | 液晶デイスプレイ装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1042996A JPH02223929A (ja) | 1989-02-27 | 1989-02-27 | 液晶デイスプレイ装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH02223929A true JPH02223929A (ja) | 1990-09-06 |
Family
ID=12651631
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP1042996A Pending JPH02223929A (ja) | 1989-02-27 | 1989-02-27 | 液晶デイスプレイ装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH02223929A (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5686977A (en) * | 1992-06-01 | 1997-11-11 | Samsung Electronics Co., Ltd. | Liquid crystal display and a manufacturing method thereof |
KR100446966B1 (ko) * | 2001-12-29 | 2004-09-01 | 엘지.필립스 엘시디 주식회사 | 액정 표시장치 |
WO2006064789A1 (ja) * | 2004-12-14 | 2006-06-22 | Sharp Kabushiki Kaisha | 液晶表示装置および液晶表示装置の欠陥修正方法 |
JP2006319230A (ja) * | 2005-05-16 | 2006-11-24 | Seiko Epson Corp | バンク構造、配線パターン形成方法、デバイス、電気光学装置、及び電子機器 |
JP2007264608A (ja) * | 2006-03-28 | 2007-10-11 | Au Optronics Corp | 液晶ディスプレイ |
-
1989
- 1989-02-27 JP JP1042996A patent/JPH02223929A/ja active Pending
Cited By (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5686977A (en) * | 1992-06-01 | 1997-11-11 | Samsung Electronics Co., Ltd. | Liquid crystal display and a manufacturing method thereof |
KR100446966B1 (ko) * | 2001-12-29 | 2004-09-01 | 엘지.필립스 엘시디 주식회사 | 액정 표시장치 |
WO2006064789A1 (ja) * | 2004-12-14 | 2006-06-22 | Sharp Kabushiki Kaisha | 液晶表示装置および液晶表示装置の欠陥修正方法 |
JPWO2006064789A1 (ja) * | 2004-12-14 | 2008-06-12 | シャープ株式会社 | 液晶表示装置および液晶表示装置の欠陥修正方法 |
US7777825B2 (en) | 2004-12-14 | 2010-08-17 | Sharp Kabushiki Kaisha | Liquid crystal display and a defect correcting method for the same |
JP2011191791A (ja) * | 2004-12-14 | 2011-09-29 | Sharp Corp | 液晶表示装置の欠陥修正方法 |
JP4841438B2 (ja) * | 2004-12-14 | 2011-12-21 | シャープ株式会社 | 液晶表示装置および液晶表示装置の欠陥修正方法 |
JP2006319230A (ja) * | 2005-05-16 | 2006-11-24 | Seiko Epson Corp | バンク構造、配線パターン形成方法、デバイス、電気光学装置、及び電子機器 |
JP4507978B2 (ja) * | 2005-05-16 | 2010-07-21 | セイコーエプソン株式会社 | 膜パターンの形成方法 |
JP2007264608A (ja) * | 2006-03-28 | 2007-10-11 | Au Optronics Corp | 液晶ディスプレイ |
JP4553318B2 (ja) * | 2006-03-28 | 2010-09-29 | 友達光電股▲ふん▼有限公司 | 液晶ディスプレイ |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4006304B2 (ja) | 画像表示装置 | |
TWI398712B (zh) | 具通至測試線之改良式連接結構的薄膜電晶體陣列面板 | |
JP3639649B2 (ja) | 液晶表示素子の静電気防止回路 | |
JPS62299993A (ja) | マトリクス型画像表示装置 | |
JPH03163529A (ja) | アクティブマトリクス表示装置 | |
CN107870493A (zh) | 显示面板和显示装置 | |
US5825439A (en) | Array substrate for display | |
US20030058205A1 (en) | Display device | |
US7956976B1 (en) | Liquid crystal display device | |
US5377029A (en) | Plasma addressed liquid crystal display | |
JPH02223929A (ja) | 液晶デイスプレイ装置 | |
JP4637868B2 (ja) | 画像表示装置 | |
JP3167633B2 (ja) | 液晶表示装置 | |
JPS6097322A (ja) | 液晶マトリクスパネル | |
JP4357613B2 (ja) | ドライバ一体型液晶表示パネル | |
JPH0750278B2 (ja) | 液晶表示装置 | |
JPH04287022A (ja) | 液晶表示装置 | |
JP2875645B2 (ja) | 液晶表示素子 | |
JPS59116779A (ja) | 平板状表示装置 | |
JP2802156B2 (ja) | 液晶表示装置 | |
JPH05224218A (ja) | 液晶装置 | |
JPS639977A (ja) | 薄膜トランジスタ | |
JP3533480B2 (ja) | アクティブマトリクスパネル | |
JPH01239531A (ja) | アクティブマトリックスアレイ及び液晶表示装置 | |
JPH08166593A (ja) | マトリクス型表示装置 |