JP2003315829A - デバイスの製造方法、デバイス及び電子機器 - Google Patents
デバイスの製造方法、デバイス及び電子機器Info
- Publication number
- JP2003315829A JP2003315829A JP2002119969A JP2002119969A JP2003315829A JP 2003315829 A JP2003315829 A JP 2003315829A JP 2002119969 A JP2002119969 A JP 2002119969A JP 2002119969 A JP2002119969 A JP 2002119969A JP 2003315829 A JP2003315829 A JP 2003315829A
- Authority
- JP
- Japan
- Prior art keywords
- film
- region
- pixel
- pixel electrode
- surrounding
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 64
- 239000010408 film Substances 0.000 claims abstract description 165
- 239000000758 substrate Substances 0.000 claims abstract description 92
- 229920001721 polyimide Polymers 0.000 claims abstract description 63
- 239000004973 liquid crystal related substance Substances 0.000 claims abstract description 50
- 239000011344 liquid material Substances 0.000 claims abstract description 50
- 239000010409 thin film Substances 0.000 claims abstract description 48
- 238000010438 heat treatment Methods 0.000 claims abstract description 23
- 238000000034 method Methods 0.000 claims description 90
- 239000010410 layer Substances 0.000 claims description 42
- 239000010419 fine particle Substances 0.000 claims description 24
- 239000000463 material Substances 0.000 claims description 15
- 239000004642 Polyimide Substances 0.000 claims description 13
- 150000003377 silicon compounds Chemical class 0.000 claims description 12
- 239000002243 precursor Substances 0.000 claims description 11
- 239000004065 semiconductor Substances 0.000 claims description 10
- 239000002019 doping agent Substances 0.000 claims description 9
- 238000004040 coloring Methods 0.000 claims description 7
- 239000007788 liquid Substances 0.000 claims description 7
- 238000003860 storage Methods 0.000 claims description 7
- 239000003990 capacitor Substances 0.000 claims description 5
- 238000002156 mixing Methods 0.000 claims description 3
- 229920001187 thermosetting polymer Polymers 0.000 claims description 3
- 239000012528 membrane Substances 0.000 claims description 2
- 239000011521 glass Substances 0.000 abstract description 38
- 239000011159 matrix material Substances 0.000 abstract description 10
- 238000009413 insulation Methods 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 23
- 230000015572 biosynthetic process Effects 0.000 description 14
- 229910021417 amorphous silicon Inorganic materials 0.000 description 11
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 10
- 229910052710 silicon Inorganic materials 0.000 description 10
- 239000010703 silicon Substances 0.000 description 10
- 238000005530 etching Methods 0.000 description 9
- 239000002904 solvent Substances 0.000 description 9
- 239000000126 substance Substances 0.000 description 9
- 229910052751 metal Inorganic materials 0.000 description 8
- 239000002184 metal Substances 0.000 description 8
- 238000001035 drying Methods 0.000 description 7
- 238000007740 vapor deposition Methods 0.000 description 7
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 6
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 6
- YXFVVABEGXRONW-UHFFFAOYSA-N Toluene Chemical compound CC1=CC=CC=C1 YXFVVABEGXRONW-UHFFFAOYSA-N 0.000 description 6
- 238000005229 chemical vapour deposition Methods 0.000 description 6
- 239000011248 coating agent Substances 0.000 description 6
- 238000000576 coating method Methods 0.000 description 6
- 238000004544 sputter deposition Methods 0.000 description 6
- 229910052698 phosphorus Inorganic materials 0.000 description 5
- 239000011574 phosphorus Substances 0.000 description 5
- 238000000206 photolithography Methods 0.000 description 5
- 229910052709 silver Inorganic materials 0.000 description 5
- 239000004332 silver Substances 0.000 description 5
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 4
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 4
- 229910052796 boron Inorganic materials 0.000 description 4
- 230000006866 deterioration Effects 0.000 description 4
- 239000002245 particle Substances 0.000 description 4
- 239000002994 raw material Substances 0.000 description 4
- 238000011282 treatment Methods 0.000 description 4
- 239000002699 waste material Substances 0.000 description 4
- UHOVQNZJYSORNB-UHFFFAOYSA-N Benzene Chemical compound C1=CC=CC=C1 UHOVQNZJYSORNB-UHFFFAOYSA-N 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 3
- 239000012298 atmosphere Substances 0.000 description 3
- 229920001940 conductive polymer Polymers 0.000 description 3
- 229910052802 copper Inorganic materials 0.000 description 3
- 239000010949 copper Substances 0.000 description 3
- 239000006185 dispersion Substances 0.000 description 3
- 239000000975 dye Substances 0.000 description 3
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 3
- 229910052737 gold Inorganic materials 0.000 description 3
- 239000010931 gold Substances 0.000 description 3
- 229910021478 group 5 element Inorganic materials 0.000 description 3
- 230000007257 malfunction Effects 0.000 description 3
- 229910052759 nickel Inorganic materials 0.000 description 3
- 229910052763 palladium Inorganic materials 0.000 description 3
- 238000000059 patterning Methods 0.000 description 3
- 239000000049 pigment Substances 0.000 description 3
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 3
- 230000001681 protective effect Effects 0.000 description 3
- 229910000077 silane Inorganic materials 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 239000002887 superconductor Substances 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 2
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 2
- 125000004122 cyclic group Chemical group 0.000 description 2
- 230000010365 information processing Effects 0.000 description 2
- 230000001678 irradiating effect Effects 0.000 description 2
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 2
- 239000003960 organic solvent Substances 0.000 description 2
- CVLHDNLPWKYNNR-UHFFFAOYSA-N pentasilolane Chemical compound [SiH2]1[SiH2][SiH2][SiH2][SiH2]1 CVLHDNLPWKYNNR-UHFFFAOYSA-N 0.000 description 2
- -1 phosphorus compound Chemical class 0.000 description 2
- 238000009832 plasma treatment Methods 0.000 description 2
- 239000011342 resin composition Substances 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 239000002356 single layer Substances 0.000 description 2
- 238000002834 transmittance Methods 0.000 description 2
- WUOACPNHFRMFPN-SECBINFHSA-N (S)-(-)-alpha-terpineol Chemical compound CC1=CC[C@@H](C(C)(C)O)CC1 WUOACPNHFRMFPN-SECBINFHSA-N 0.000 description 1
- 229910004205 SiNX Inorganic materials 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 101001094026 Synechocystis sp. (strain PCC 6803 / Kazusa) Phasin PhaP Proteins 0.000 description 1
- OVKDFILSBMEKLT-UHFFFAOYSA-N alpha-Terpineol Natural products CC(=C)C1(O)CCC(C)=CC1 OVKDFILSBMEKLT-UHFFFAOYSA-N 0.000 description 1
- 229940088601 alpha-terpineol Drugs 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 150000001639 boron compounds Chemical class 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000011049 filling Methods 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 239000011261 inert gas Substances 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 239000002923 metal particle Substances 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 239000012299 nitrogen atmosphere Substances 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 239000004033 plastic Substances 0.000 description 1
- 238000006116 polymerization reaction Methods 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 239000012495 reaction gas Substances 0.000 description 1
- 230000007261 regionalization Effects 0.000 description 1
- 239000005871 repellent Substances 0.000 description 1
- 238000009751 slip forming Methods 0.000 description 1
- 238000003980 solgel method Methods 0.000 description 1
- 238000004381 surface treatment Methods 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136209—Light shielding layers, e.g. black matrix, incorporated in the active matrix substrate, e.g. structurally associated with the switching element
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/1446—Devices controlled by radiation in a repetitive configuration
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/1462—Coatings
- H01L27/14621—Colour filter arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
- H01L29/78633—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with a light shield
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/02—Details
- H01L31/0216—Coatings
- H01L31/02161—Coatings for devices characterised by at least one potential jump barrier or surface barrier
- H01L31/02162—Coatings for devices characterised by at least one potential jump barrier or surface barrier for filtering or shielding light, e.g. multicolour filters for photodetectors
- H01L31/02164—Coatings for devices characterised by at least one potential jump barrier or surface barrier for filtering or shielding light, e.g. multicolour filters for photodetectors for shielding light, e.g. light blocking layers, cold shields for infrared detectors
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136222—Colour filters incorporated in the active matrix substrate
Abstract
(57)【要約】
【課題】 製造コストを低減することを可能とするデバ
イスの製造方法を提供すること。 【解決手段】 液晶表示装置の画素部１００は、薄膜ト
ランジスタＴ、ソース線２６、カラーフィルタ２３、画
素電極２４などを含む。ゲート電極１３、ゲート絶縁膜
１６及びチャネル領域１８を形成した後のガラス基板１
０上に、ソース／ドレイン領域２２、カラーフィルタ２
３及び画素電極２４、ソース線２６の各々を形成すべき
領域の外周を壁で囲むポリイミド膜２０を形成する。ポ
リイミド膜２０の壁によって囲まれた領域に液体材料を
塗布し、熱処理を加えて成膜し、カラーフィルタ２３や
画素電極２４などの要素を形成する。ポリイミド膜２０
に遮光性を持たせ、画素領域の周りを遮光するブラック
マトリクスとして機能させる。
イスの製造方法を提供すること。 【解決手段】 液晶表示装置の画素部１００は、薄膜ト
ランジスタＴ、ソース線２６、カラーフィルタ２３、画
素電極２４などを含む。ゲート電極１３、ゲート絶縁膜
１６及びチャネル領域１８を形成した後のガラス基板１
０上に、ソース／ドレイン領域２２、カラーフィルタ２
３及び画素電極２４、ソース線２６の各々を形成すべき
領域の外周を壁で囲むポリイミド膜２０を形成する。ポ
リイミド膜２０の壁によって囲まれた領域に液体材料を
塗布し、熱処理を加えて成膜し、カラーフィルタ２３や
画素電極２４などの要素を形成する。ポリイミド膜２０
に遮光性を持たせ、画素領域の周りを遮光するブラック
マトリクスとして機能させる。
Description
【０００１】
【産業上の利用分野】本発明は、薄膜トランジスタ等の
薄膜素子を含んで構成されるデバイス（例えば、液晶表
示装置など）の製造方法及びこの製造方法により製造さ
れるデバイスに関する。
薄膜素子を含んで構成されるデバイス（例えば、液晶表
示装置など）の製造方法及びこの製造方法により製造さ
れるデバイスに関する。
【０００２】
【従来の技術】電気光学装置の１つである液晶表示装置
は、薄く軽量であり、消費電力が少ないという特徴を有
することから、パーソナルコンピュータ、携帯電話、デ
ィジタルスチルカメラ、液晶テレビなどの様々な電子機
器に用いられている。
は、薄く軽量であり、消費電力が少ないという特徴を有
することから、パーソナルコンピュータ、携帯電話、デ
ィジタルスチルカメラ、液晶テレビなどの様々な電子機
器に用いられている。
【０００３】液晶表示装置では、薄膜トランジスタなど
の能動素子を用いて画素部が形成される。画素部を形成
する薄膜トランジスタとしては、基板上にゲート電極を
形成し、この上にチャネル領域やソース／ドレイン領域
などの半導体層や絶縁層などを積層した逆スタガ型（あ
るいはボトムゲート型）の構造のものが多く用いられて
いる。
の能動素子を用いて画素部が形成される。画素部を形成
する薄膜トランジスタとしては、基板上にゲート電極を
形成し、この上にチャネル領域やソース／ドレイン領域
などの半導体層や絶縁層などを積層した逆スタガ型（あ
るいはボトムゲート型）の構造のものが多く用いられて
いる。
【０００４】このような薄膜トランジスタと、ゲート電
極に信号を供給するための走査線、ソース／ドレイン領
域にデータ信号を供給するためのデータ線、ソース／ド
レイン領域と接続され、液晶層に電圧を印加するための
画素電極、などの要素を組み合わせて液晶表示装置の画
素回路が構成される。この画素回路が形成された基板
（アレイ基板）と、対向電極、カラーフィルタ及びカラ
ーフィルタの周囲を遮光する遮光膜（いわゆるブラック
マトリクス）などが形成された対向基板とを貼り合わせ
て、これらの間に液晶材料を封入することにより液晶パ
ネルが構成される。そして、この液晶パネルに駆動回路
やバックライトなどの周辺部材を取り付けることによ
り、液晶表示装置が構成される。
極に信号を供給するための走査線、ソース／ドレイン領
域にデータ信号を供給するためのデータ線、ソース／ド
レイン領域と接続され、液晶層に電圧を印加するための
画素電極、などの要素を組み合わせて液晶表示装置の画
素回路が構成される。この画素回路が形成された基板
（アレイ基板）と、対向電極、カラーフィルタ及びカラ
ーフィルタの周囲を遮光する遮光膜（いわゆるブラック
マトリクス）などが形成された対向基板とを貼り合わせ
て、これらの間に液晶材料を封入することにより液晶パ
ネルが構成される。そして、この液晶パネルに駆動回路
やバックライトなどの周辺部材を取り付けることによ
り、液晶表示装置が構成される。
【０００５】
【発明が解決しようとする課題】上述した液晶表示装置
を製造する際には、ＣＶＤ法やスパッタリング法などの
気相堆積法（すなわち、真空プロセス）により薄膜を形
成し、形成した薄膜のうちで不要な部分をフォトリソグ
ラフィ法により除去（エッチング）するというプロセス
を何度か繰り返すことにより形成されるのが一般的であ
る。
を製造する際には、ＣＶＤ法やスパッタリング法などの
気相堆積法（すなわち、真空プロセス）により薄膜を形
成し、形成した薄膜のうちで不要な部分をフォトリソグ
ラフィ法により除去（エッチング）するというプロセス
を何度か繰り返すことにより形成されるのが一般的であ
る。
【０００６】しかしながら、このような従来の製造方法
は、（１）成膜とエッチングからなるプロセスを何度も
繰り返し行うために製造時間が長くなる、（２）形成し
た薄膜のうち、多くの部分を除去することとなるために
原料の使用効率が悪い、（３）エッチング溶液などの廃
棄物が多く発生して処理コストがかさむ、などの不都合
がある。これらの不都合により、従来の製造方法では、
製造コストを低減することが難しかった。このような不
都合は、液晶表示装置の大画面化に伴い、母材となるガ
ラス基板が大型化するほど顕著となる。
は、（１）成膜とエッチングからなるプロセスを何度も
繰り返し行うために製造時間が長くなる、（２）形成し
た薄膜のうち、多くの部分を除去することとなるために
原料の使用効率が悪い、（３）エッチング溶液などの廃
棄物が多く発生して処理コストがかさむ、などの不都合
がある。これらの不都合により、従来の製造方法では、
製造コストを低減することが難しかった。このような不
都合は、液晶表示装置の大画面化に伴い、母材となるガ
ラス基板が大型化するほど顕著となる。
【０００７】本発明は、このような点に着目して創作さ
れたものであり、製造コストを低減することを可能とす
るデバイスの製造方法を提供することを目的とする。
れたものであり、製造コストを低減することを可能とす
るデバイスの製造方法を提供することを目的とする。
【０００８】また、本発明は、低コスト化を図ることを
可能とするデバイスを提供することを目的とする。
可能とするデバイスを提供することを目的とする。
【０００９】
【課題を解決するための手段】上記目的を達成するため
に、本発明は、少なくともデバイスの一部の要素を液体
材料を使用して成膜するデバイスの製造方法であって、
基板上にデバイスを構成する複数の要素の領域を割り当
てる工程と、複数の要素の領域のうち、少なくとも液体
材料を使用する要素の領域の外周を壁で囲むとともに、
それ以外の領域を覆う囲繞膜を形成する囲繞膜形成工程
と、壁によって囲まれた領域に液体材料を塗布し、熱処
理を加えて成膜する成膜工程を含んでおり、上述した囲
繞膜を遮光性を有するように形成する。
に、本発明は、少なくともデバイスの一部の要素を液体
材料を使用して成膜するデバイスの製造方法であって、
基板上にデバイスを構成する複数の要素の領域を割り当
てる工程と、複数の要素の領域のうち、少なくとも液体
材料を使用する要素の領域の外周を壁で囲むとともに、
それ以外の領域を覆う囲繞膜を形成する囲繞膜形成工程
と、壁によって囲まれた領域に液体材料を塗布し、熱処
理を加えて成膜する成膜工程を含んでおり、上述した囲
繞膜を遮光性を有するように形成する。
【００１０】デバイスの一部の要素の領域の外周を壁で
囲む囲繞膜を形成し、この囲繞膜による壁によって囲ま
れた領域に液体材料を塗布して薄膜を成膜することによ
り、デバイスを構成する要素を形成しているので、ＣＶ
Ｄ法やスパッタリング法などの気相堆積法とフォトリソ
グラフィ法を組み合わせて成膜する従来プロセスを行う
回数を少なくして製造プロセスを簡略化し、製造時間を
短縮することが可能となる。また、囲繞膜による壁を設
けていることから、液体材料を塗布する範囲を最小限に
抑えることができるので原料の使用効率がよく、エッチ
ングの回数が少なくなることから廃棄物の量を減らして
処理コストを削減することが可能となる。したがって、
デバイスの製造コストを低減することが可能となる。こ
のような本発明の利点は、製造対象となるデバイスの規
模が大きくなるほど顕著となる。
囲む囲繞膜を形成し、この囲繞膜による壁によって囲ま
れた領域に液体材料を塗布して薄膜を成膜することによ
り、デバイスを構成する要素を形成しているので、ＣＶ
Ｄ法やスパッタリング法などの気相堆積法とフォトリソ
グラフィ法を組み合わせて成膜する従来プロセスを行う
回数を少なくして製造プロセスを簡略化し、製造時間を
短縮することが可能となる。また、囲繞膜による壁を設
けていることから、液体材料を塗布する範囲を最小限に
抑えることができるので原料の使用効率がよく、エッチ
ングの回数が少なくなることから廃棄物の量を減らして
処理コストを削減することが可能となる。したがって、
デバイスの製造コストを低減することが可能となる。こ
のような本発明の利点は、製造対象となるデバイスの規
模が大きくなるほど顕著となる。
【００１１】また、囲繞膜に遮光性を持たせることによ
り、この囲繞膜に覆われた部分への入射光を遮ることが
できるので、例えば、囲繞膜の下側に薄膜トランジスタ
などの薄膜素子を形成する場合には、それらの薄膜素子
の光照射による誤動作や出力特性の変化などの不都合を
回避するための遮光膜としての機能を囲繞膜に兼ねさせ
ることが可能となる。これにより、遮光膜を形成する工
程が不要となるため、製造プロセスを簡略化して製造コ
ストの低減を図ることが可能となる。
り、この囲繞膜に覆われた部分への入射光を遮ることが
できるので、例えば、囲繞膜の下側に薄膜トランジスタ
などの薄膜素子を形成する場合には、それらの薄膜素子
の光照射による誤動作や出力特性の変化などの不都合を
回避するための遮光膜としての機能を囲繞膜に兼ねさせ
ることが可能となる。これにより、遮光膜を形成する工
程が不要となるため、製造プロセスを簡略化して製造コ
ストの低減を図ることが可能となる。
【００１２】好ましくは、デバイスは、カラーフィルタ
と画素電極を含んで構成される画素領域を含む。そし
て、上述した囲繞膜形成工程においては、画素領域を形
成すべき第１の領域の外周を壁で囲み、それ以外の領域
を覆う囲繞膜を形成するようにし、上述した成膜工程に
は、第１の領域内に、液体材料を用いてカラーフィルタ
及び画素電極を形成する画素領域形成工程を含むように
する。
と画素電極を含んで構成される画素領域を含む。そし
て、上述した囲繞膜形成工程においては、画素領域を形
成すべき第１の領域の外周を壁で囲み、それ以外の領域
を覆う囲繞膜を形成するようにし、上述した成膜工程に
は、第１の領域内に、液体材料を用いてカラーフィルタ
及び画素電極を形成する画素領域形成工程を含むように
する。
【００１３】液体材料を用いることにより、画素電極を
低コストに形成することが可能となる。また、この画素
電極を形成する際に用いる囲繞膜をカラーフィルタの形
成にも利用し、画素電極と同じ領域にカラーフィルタを
形成しているので、カラーフィルタの製造プロセスを簡
略化することが可能となる。また、デバイスとしてバッ
クライト等の光の透過状態を制御して表示を行う液晶表
示装置などの非発光型表示装置を考えた場合には、画素
領域以外の領域が遮光性を有する囲繞膜によって覆われ
るので、画素領域以外の部分での光漏れや、画素領域を
駆動する薄膜トランジスタ等への光入射を防ぐブラック
マトリクスとして囲繞膜を機能させることが可能とな
る。これにより、別途、ブラックマトリクスを形成する
ことが不要となるので、製造プロセスの簡略化を図るこ
とが可能となる。更には、カラーフィルタ、画素電極、
ブラックマトリクスを全て同一の基板上に形成するの
で、他方の基板（対向基板）には、基板一面に対向電極
を成膜すればよく、特にパターニングなどは不要であ
り、対向基板の製造プロセスを大幅に簡略化することが
可能となる。
低コストに形成することが可能となる。また、この画素
電極を形成する際に用いる囲繞膜をカラーフィルタの形
成にも利用し、画素電極と同じ領域にカラーフィルタを
形成しているので、カラーフィルタの製造プロセスを簡
略化することが可能となる。また、デバイスとしてバッ
クライト等の光の透過状態を制御して表示を行う液晶表
示装置などの非発光型表示装置を考えた場合には、画素
領域以外の領域が遮光性を有する囲繞膜によって覆われ
るので、画素領域以外の部分での光漏れや、画素領域を
駆動する薄膜トランジスタ等への光入射を防ぐブラック
マトリクスとして囲繞膜を機能させることが可能とな
る。これにより、別途、ブラックマトリクスを形成する
ことが不要となるので、製造プロセスの簡略化を図るこ
とが可能となる。更には、カラーフィルタ、画素電極、
ブラックマトリクスを全て同一の基板上に形成するの
で、他方の基板（対向基板）には、基板一面に対向電極
を成膜すればよく、特にパターニングなどは不要であ
り、対向基板の製造プロセスを大幅に簡略化することが
可能となる。
【００１４】好ましくは、デバイスは、画素電極が形成
された基板と、対向電極が形成された対向基板を所定間
隔で配置し、基板間に液晶層を挟んで構成される液晶表
示装置である。そして、上述した囲繞膜形成工程に先立
って、画素電極と対向電極によって液晶層に印加された
電圧を所定時間だけほぼ一定に維持するための蓄積容量
を構成するための容量線を基板上に形成する容量線形成
工程を更に含むようにし、この容量線形成工程におい
て、容量線を画素領域とその周囲の壁との境界に沿っ
て、境界及びその近傍を覆うように形成する。
された基板と、対向電極が形成された対向基板を所定間
隔で配置し、基板間に液晶層を挟んで構成される液晶表
示装置である。そして、上述した囲繞膜形成工程に先立
って、画素電極と対向電極によって液晶層に印加された
電圧を所定時間だけほぼ一定に維持するための蓄積容量
を構成するための容量線を基板上に形成する容量線形成
工程を更に含むようにし、この容量線形成工程におい
て、容量線を画素領域とその周囲の壁との境界に沿っ
て、境界及びその近傍を覆うように形成する。
【００１５】囲繞膜を設け、液体材料を使用して画素電
極やカラーフィルタを形成する場合には、囲繞膜による
壁の近く、すなわち画素領域の外周の近傍において、画
素電極やカラーフィルタの膜厚が不均一になりやすく、
この部分で透過率が一様とならない場合がある。そこ
で、画素領域とその周囲の壁との境界に沿って、境界及
びその近傍を覆うような形状に容量線を形成することに
より、画素領域の外周近傍の透過率が一様とならない領
域における光の通過を容量線によって遮蔽することが可
能となり、表示ムラなどの不都合を抑え、表示品質の向
上を図ることが可能となる。更に、画素領域の外周に沿
って容量線を形成するので、画素領域内に占める容量線
の面積の割合が低下し、開口率を向上させることが可能
となる。
極やカラーフィルタを形成する場合には、囲繞膜による
壁の近く、すなわち画素領域の外周の近傍において、画
素電極やカラーフィルタの膜厚が不均一になりやすく、
この部分で透過率が一様とならない場合がある。そこ
で、画素領域とその周囲の壁との境界に沿って、境界及
びその近傍を覆うような形状に容量線を形成することに
より、画素領域の外周近傍の透過率が一様とならない領
域における光の通過を容量線によって遮蔽することが可
能となり、表示ムラなどの不都合を抑え、表示品質の向
上を図ることが可能となる。更に、画素領域の外周に沿
って容量線を形成するので、画素領域内に占める容量線
の面積の割合が低下し、開口率を向上させることが可能
となる。
【００１６】好ましくは、デバイスは、画素電極を駆動
する薄膜トランジスタであって、基板上にゲート電極、
ゲート絶縁膜、チャネル領域及びソース／ドレイン領域
を順に積層して形成される薄膜トランジスタを更に含
む。そして、上述した囲繞膜形成工程においては、ゲー
ト電極、ゲート絶縁膜及びチャネル領域が形成された後
の基板上に、第１の領域の外周と、ソース／ドレイン領
域を形成すべき第２の領域の外周のそれぞれを壁で囲
み、それ以外の領域を覆う囲繞膜を形成するようにし、
上述した成膜工程には、第２の領域内に、液体材料を用
いてソース／ドレイン領域となる半導体膜を形成する半
導体膜形成工程を更に含めるようにする。このように、
半導体膜についても液体材料を用いて形成することによ
り、デバイスの製造コストを更に削減することが可能と
なる。
する薄膜トランジスタであって、基板上にゲート電極、
ゲート絶縁膜、チャネル領域及びソース／ドレイン領域
を順に積層して形成される薄膜トランジスタを更に含
む。そして、上述した囲繞膜形成工程においては、ゲー
ト電極、ゲート絶縁膜及びチャネル領域が形成された後
の基板上に、第１の領域の外周と、ソース／ドレイン領
域を形成すべき第２の領域の外周のそれぞれを壁で囲
み、それ以外の領域を覆う囲繞膜を形成するようにし、
上述した成膜工程には、第２の領域内に、液体材料を用
いてソース／ドレイン領域となる半導体膜を形成する半
導体膜形成工程を更に含めるようにする。このように、
半導体膜についても液体材料を用いて形成することによ
り、デバイスの製造コストを更に削減することが可能と
なる。
【００１７】また、半導体膜は、ケイ素化合物及びドー
パント源を含有する液体材料を用いて形成することが好
ましい。このような液体材料の具体例としては、シクロ
ペンタシラン（Ｓｉ５Ｈ１０）など、１個以上の環状構
造を持ったケイ素化合物の溶液に、紫外線を照射するこ
とによって光重合させて高次シランを含有する液体とし
たものが挙げられる。また、ドーパント源の具体例とし
ては、リンなどの５族元素あるいはホウ素などの３族元
素を含有する物質が挙げられる。このようなケイ素化合
物及びドーパント源を含有する液体材料を使用すること
により、ドーパントが高濃度にドーピングされたシリコ
ン膜を容易に形成することが可能となる。
パント源を含有する液体材料を用いて形成することが好
ましい。このような液体材料の具体例としては、シクロ
ペンタシラン（Ｓｉ５Ｈ１０）など、１個以上の環状構
造を持ったケイ素化合物の溶液に、紫外線を照射するこ
とによって光重合させて高次シランを含有する液体とし
たものが挙げられる。また、ドーパント源の具体例とし
ては、リンなどの５族元素あるいはホウ素などの３族元
素を含有する物質が挙げられる。このようなケイ素化合
物及びドーパント源を含有する液体材料を使用すること
により、ドーパントが高濃度にドーピングされたシリコ
ン膜を容易に形成することが可能となる。
【００１８】好ましくは、デバイスは、薄膜トランジス
タに電流を供給するための配線を更に含む。そして、上
述した囲繞膜形成工程においては、第１及び第２の領域
の外周と、配線を形成すべき第３の領域の外周のそれぞ
れを壁で囲み、それ以外の領域を覆う囲繞膜を形成する
ようにし、上述した成膜工程には、第３の領域内に、液
体材料を用いて配線となる導電膜を形成する配線形成工
程を更に含めるようにする。このように、配線となる導
電膜についても液体材料を用いて形成することにより、
デバイスの製造コストを更に削減することが可能とな
る。
タに電流を供給するための配線を更に含む。そして、上
述した囲繞膜形成工程においては、第１及び第２の領域
の外周と、配線を形成すべき第３の領域の外周のそれぞ
れを壁で囲み、それ以外の領域を覆う囲繞膜を形成する
ようにし、上述した成膜工程には、第３の領域内に、液
体材料を用いて配線となる導電膜を形成する配線形成工
程を更に含めるようにする。このように、配線となる導
電膜についても液体材料を用いて形成することにより、
デバイスの製造コストを更に削減することが可能とな
る。
【００１９】また、導電膜は、導電性微粒子を含有する
液体材料を用いて形成することが好ましい。ここで、導
電性微粒子としては、金、銀、銅、パラジウム、ニッケ
ルのいずれかを含有する金属微粒子や、導電性ポリマ
ー、超電導体の微粒子などが挙げられるが、特に金属微
粒子が好ましい。このような導電性微粒子を含有する液
体材料を使用することにより、良好な導電膜を容易に形
成することが可能となる。
液体材料を用いて形成することが好ましい。ここで、導
電性微粒子としては、金、銀、銅、パラジウム、ニッケ
ルのいずれかを含有する金属微粒子や、導電性ポリマ
ー、超電導体の微粒子などが挙げられるが、特に金属微
粒子が好ましい。このような導電性微粒子を含有する液
体材料を使用することにより、良好な導電膜を容易に形
成することが可能となる。
【００２０】好ましくは、ソース／ドレイン領域及び配
線の上面を覆い、入射光の反射を抑制する反射防止膜を
形成する反射防止膜形成工程を更に含む。これにより、
基板に入射した光がソース／ドレイン領域や配線で反射
することによる、コントラストの低下などの表示品質の
低下を回避することが可能となる。
線の上面を覆い、入射光の反射を抑制する反射防止膜を
形成する反射防止膜形成工程を更に含む。これにより、
基板に入射した光がソース／ドレイン領域や配線で反射
することによる、コントラストの低下などの表示品質の
低下を回避することが可能となる。
【００２１】好ましくは、画素領域形成工程において
は、第１の領域内に第１の液体材料を塗布し、熱処理を
加えてカラーフィルタを形成した後に、第１の領域内に
第２の液体材料を塗布し、熱処理を加えて画素電極を形
成する。
は、第１の領域内に第１の液体材料を塗布し、熱処理を
加えてカラーフィルタを形成した後に、第１の領域内に
第２の液体材料を塗布し、熱処理を加えて画素電極を形
成する。
【００２２】好ましくは、画素領域形成工程において
は、第１の領域内に第１の液体材料を塗布し、熱処理を
加えて画素電極を形成した後に、第１の領域内に第２の
液体材料を塗布し、熱処理を加えてカラーフィルタを形
成する。
は、第１の領域内に第１の液体材料を塗布し、熱処理を
加えて画素電極を形成した後に、第１の領域内に第２の
液体材料を塗布し、熱処理を加えてカラーフィルタを形
成する。
【００２３】好ましくは、画素領域形成工程において
は、第１の領域内に液体材料を塗布して熱処理を加え、
カラーフィルタと画素電極のそれぞれの機能を兼ね備え
る機能膜を形成する。
は、第１の領域内に液体材料を塗布して熱処理を加え、
カラーフィルタと画素電極のそれぞれの機能を兼ね備え
る機能膜を形成する。
【００２４】上述した囲繞膜は、暗色の着色材料を混入
した熱硬化型のポリイミド前駆体を基板上に塗布し、熱
処理を加えることにより形成される暗色のポリイミド膜
であることが好ましい。また、囲繞膜は、暗色の着色材
料を混入した光硬化型のポリイミド前駆体を基板上に塗
布し、光照射を行うことにより形成される暗色のポリイ
ミド膜であることも好ましい。これらの方法により、遮
光性を有する囲繞膜を容易に形成することが可能とな
る。
した熱硬化型のポリイミド前駆体を基板上に塗布し、熱
処理を加えることにより形成される暗色のポリイミド膜
であることが好ましい。また、囲繞膜は、暗色の着色材
料を混入した光硬化型のポリイミド前駆体を基板上に塗
布し、光照射を行うことにより形成される暗色のポリイ
ミド膜であることも好ましい。これらの方法により、遮
光性を有する囲繞膜を容易に形成することが可能とな
る。
【００２５】好ましくは、上述した囲繞膜形成工程にお
いては、基板上に絶縁膜を形成し、この絶縁膜に液体材
料を使用する要素の領域を露出する開口部を形成するこ
とにより囲繞膜を形成する。これにより、液体材料を使
用する複数の要素の領域の外周を壁で囲む囲繞膜を容易
に形成することが可能となる。
いては、基板上に絶縁膜を形成し、この絶縁膜に液体材
料を使用する要素の領域を露出する開口部を形成するこ
とにより囲繞膜を形成する。これにより、液体材料を使
用する複数の要素の領域の外周を壁で囲む囲繞膜を容易
に形成することが可能となる。
【００２６】好ましくは、上述した各液体材料は、液滴
吐出法を用いて供給される。これにより、滴下位置及び
滴下量を適切に制御し、かつ高速に液体材料を供給する
ことが可能となる。
吐出法を用いて供給される。これにより、滴下位置及び
滴下量を適切に制御し、かつ高速に液体材料を供給する
ことが可能となる。
【００２７】また、本発明は上述したいずれかの製造方
法によって製造されることを特徴とするデバイスでもあ
る。これにより、デバイスの低コスト化を図ることが可
能となる。より具体的には、本発明のデバイスは、以下
に述べるような構成を有するものである。すなわち、本
発明のデバイスは、基板上に形成される複数の要素を含
んで構成されるデバイスであって、複数の要素のうち、
少なくとも一部の要素の外周を壁で囲み、それ以外の要
素を覆うように囲繞膜が設けられており、この囲繞膜
は、遮光性を有する部材によって形成されている。
法によって製造されることを特徴とするデバイスでもあ
る。これにより、デバイスの低コスト化を図ることが可
能となる。より具体的には、本発明のデバイスは、以下
に述べるような構成を有するものである。すなわち、本
発明のデバイスは、基板上に形成される複数の要素を含
んで構成されるデバイスであって、複数の要素のうち、
少なくとも一部の要素の外周を壁で囲み、それ以外の要
素を覆うように囲繞膜が設けられており、この囲繞膜
は、遮光性を有する部材によって形成されている。
【００２８】また、囲繞膜による壁によって囲まれる一
部の要素は、液体材料を用いて形成されるものであるこ
とが好ましい。
部の要素は、液体材料を用いて形成されるものであるこ
とが好ましい。
【００２９】また、一部の要素は、カラーフィルタと画
素電極を含んで構成される画素領域であり、囲繞膜は、
少なくとも画素領域の外周を壁で囲むように設けられて
いることが好ましい。
素電極を含んで構成される画素領域であり、囲繞膜は、
少なくとも画素領域の外周を壁で囲むように設けられて
いることが好ましい。
【００３０】上述したデバイスは、画素電極が形成され
た基板と、対向電極が形成された対向基板を所定間隔で
配置し、基板間に液晶層を挟んで構成される液晶表示装
置であることが好ましい。そして、この液晶表示装置
は、画素電極と対向電極によって液晶層に印加された電
圧を所定時間だけほぼ一定に維持するための蓄積容量を
構成するための容量線を含んでおり、容量線は、画素領
域とその周囲の前記壁との境界に沿って、境界及びその
近傍を覆うように形成されていることが好ましい。
た基板と、対向電極が形成された対向基板を所定間隔で
配置し、基板間に液晶層を挟んで構成される液晶表示装
置であることが好ましい。そして、この液晶表示装置
は、画素電極と対向電極によって液晶層に印加された電
圧を所定時間だけほぼ一定に維持するための蓄積容量を
構成するための容量線を含んでおり、容量線は、画素領
域とその周囲の前記壁との境界に沿って、境界及びその
近傍を覆うように形成されていることが好ましい。
【００３１】上述した画素領域は、カラーフィルタ上に
画素電極を重ねて形成されていることが好ましい。ま
た、画素領域は、画素電極上にカラーフィルタを重ねて
形成されていることも好ましい。更に、画素領域は、カ
ラーフィルタと画素電極のそれぞれの機能を兼ね備える
機能膜によって形成されていることも好ましい。
画素電極を重ねて形成されていることが好ましい。ま
た、画素領域は、画素電極上にカラーフィルタを重ねて
形成されていることも好ましい。更に、画素領域は、カ
ラーフィルタと画素電極のそれぞれの機能を兼ね備える
機能膜によって形成されていることも好ましい。
【００３２】また、基板上にゲート電極、ゲート絶縁
膜、チャネル領域及びソース／ドレイン領域を順に積層
して形成されており、画素電極又は機能膜を駆動する薄
膜トランジスタを更に備えており、囲繞膜は、画素領域
の外周と、薄膜トランジスタのソース／ドレイン領域の
外周のそれぞれを壁で囲むように形成されていることが
好ましい。
膜、チャネル領域及びソース／ドレイン領域を順に積層
して形成されており、画素電極又は機能膜を駆動する薄
膜トランジスタを更に備えており、囲繞膜は、画素領域
の外周と、薄膜トランジスタのソース／ドレイン領域の
外周のそれぞれを壁で囲むように形成されていることが
好ましい。
【００３３】また、薄膜トランジスタに電流を供給する
ための配線を更に備えており、囲繞膜は、画素領域、ソ
ース／ドレイン領域及び配線のそれぞれの外周を壁で囲
むように形成されていることが好ましい。
ための配線を更に備えており、囲繞膜は、画素領域、ソ
ース／ドレイン領域及び配線のそれぞれの外周を壁で囲
むように形成されていることが好ましい。
【００３４】上述した囲繞膜は、暗色の着色材料を混入
して形成されたポリイミド膜であることが好ましい。
して形成されたポリイミド膜であることが好ましい。
【００３５】また、本発明は、上述したデバイスを備え
る電子機器でもある。電子機器を一例としては、パーソ
ナルコンピュータや液晶テレビなどが挙げられる。
る電子機器でもある。電子機器を一例としては、パーソ
ナルコンピュータや液晶テレビなどが挙げられる。
【００３６】
【発明の実施の形態】以下、本発明を適用した一実施形
態の液晶表示装置とその製造方法について、図面を参照
しながら説明する。
態の液晶表示装置とその製造方法について、図面を参照
しながら説明する。
【００３７】本発明において、液滴吐出法とは、液滴を
所望の領域に吐出することにより、被吐出物を含む所望
パターンを形成する方法であり、インクジェット法と呼
ぶこともある。但し、この場合、吐出する液滴は、印刷
物に用いられる所謂インクではなく、デバイスを構成す
る材料物質を含む液状体であり、この材料物質は、例え
ばデバイスを構成する導電物質又は絶縁物質として機能
し得る物質を含むものである。さらに、液滴吐出とは、
吐出時に噴霧されるものに限らず、液状体の１滴１滴が
連続するように吐出される場合も含む。
所望の領域に吐出することにより、被吐出物を含む所望
パターンを形成する方法であり、インクジェット法と呼
ぶこともある。但し、この場合、吐出する液滴は、印刷
物に用いられる所謂インクではなく、デバイスを構成す
る材料物質を含む液状体であり、この材料物質は、例え
ばデバイスを構成する導電物質又は絶縁物質として機能
し得る物質を含むものである。さらに、液滴吐出とは、
吐出時に噴霧されるものに限らず、液状体の１滴１滴が
連続するように吐出される場合も含む。
【００３８】図１は、本実施形態の液晶表示装置の構成
を概略的に示す図である。本実施形態の液晶表示装置
は、素子基板（アレイ基板）と対向基板とが互いに一定
の間隙を保って貼付され、この間隙に液晶材料が挟まれ
た構成となっている。素子基板および対向基板として
は、ガラス、石英またはプラスティック等によって構成
される絶縁性の板状部材の基板を用いることが可能であ
り、本実施形態では、ガラス基板を用いている。
を概略的に示す図である。本実施形態の液晶表示装置
は、素子基板（アレイ基板）と対向基板とが互いに一定
の間隙を保って貼付され、この間隙に液晶材料が挟まれ
た構成となっている。素子基板および対向基板として
は、ガラス、石英またはプラスティック等によって構成
される絶縁性の板状部材の基板を用いることが可能であ
り、本実施形態では、ガラス基板を用いている。
【００３９】図１に示すように、ガラス基板１０上に
は、複数本の走査線１２がＸ（行）方向に延在して形成
されており、これらの走査線１２は、走査線駆動回路１
３０に接続されている。また、ガラス基板１０上には、
複数本のデータ線２６がＹ（列）方向に延在して形成さ
れており、これらのデータ線２６は、データ線駆動回路
１４０に接続されている。そして、画素部１００は、走
査線１２とデータ線２６との各交差に対応して設けられ
て、マトリクス状に配列している。なお、走査線駆動回
路１３０やデータ線駆動回路１４０は、ガラス基板１０
上に形成されていてもよい。
は、複数本の走査線１２がＸ（行）方向に延在して形成
されており、これらの走査線１２は、走査線駆動回路１
３０に接続されている。また、ガラス基板１０上には、
複数本のデータ線２６がＹ（列）方向に延在して形成さ
れており、これらのデータ線２６は、データ線駆動回路
１４０に接続されている。そして、画素部１００は、走
査線１２とデータ線２６との各交差に対応して設けられ
て、マトリクス状に配列している。なお、走査線駆動回
路１３０やデータ線駆動回路１４０は、ガラス基板１０
上に形成されていてもよい。
【００４０】図２は、画素部１００の具体的な構成例を
示す図である。同図に示す画素部１００は、薄膜トラン
ジスタＴのゲートが走査線１２に、ソースがデータ線２
６に、ドレインが画素電極２４にそれぞれ接続されると
ともに、画素電極２４と対向電極５０との間に電気光学
材料たる液晶ＬＣが挟まれた構成を有している。また、
画素電極２４と接地電位ＧＮＤとの間には、蓄積容量６
０が形成されている。この蓄積容量６０は、薄膜トラン
ジスタＴを介して画素電極２４に電圧が印加された後、
この印加電圧を必要な時間だけほぼ一定に維持するため
に設けられた容量（キャパシタンス）である。対向電極
５０は、画素電極２４と対向するように対向基板に一面
に形成される、各画素に共通な透明電極である。
示す図である。同図に示す画素部１００は、薄膜トラン
ジスタＴのゲートが走査線１２に、ソースがデータ線２
６に、ドレインが画素電極２４にそれぞれ接続されると
ともに、画素電極２４と対向電極５０との間に電気光学
材料たる液晶ＬＣが挟まれた構成を有している。また、
画素電極２４と接地電位ＧＮＤとの間には、蓄積容量６
０が形成されている。この蓄積容量６０は、薄膜トラン
ジスタＴを介して画素電極２４に電圧が印加された後、
この印加電圧を必要な時間だけほぼ一定に維持するため
に設けられた容量（キャパシタンス）である。対向電極
５０は、画素電極２４と対向するように対向基板に一面
に形成される、各画素に共通な透明電極である。
【００４１】次に、図２に示した画素部１００の具体的
な構造について説明する。図３は、本実施形態の液晶表
示装置の画素部の具体的な構造を示す図である。図３
（ａ）は、１つの画素部１００に着目して示した平面図
であり、図３（ｂ）は、図３（ａ）に示すＡ−Ａ′断面
図である。
な構造について説明する。図３は、本実施形態の液晶表
示装置の画素部の具体的な構造を示す図である。図３
（ａ）は、１つの画素部１００に着目して示した平面図
であり、図３（ｂ）は、図３（ａ）に示すＡ−Ａ′断面
図である。
【００４２】図３（ｂ）に示すように、本実施形態の薄
膜トランジスタＴは、いわゆる逆スタガ型の構造を有し
ており、ガラス基板１０上に成形されたゲート電極１３
と、このゲート電極１３上に形成されたゲート絶縁膜１
６と、ゲート絶縁膜１６上に形成されたチャネル領域１
８と、このチャネル領域１８上に形成されたソース／ド
レイン領域２２を備えている。
膜トランジスタＴは、いわゆる逆スタガ型の構造を有し
ており、ガラス基板１０上に成形されたゲート電極１３
と、このゲート電極１３上に形成されたゲート絶縁膜１
６と、ゲート絶縁膜１６上に形成されたチャネル領域１
８と、このチャネル領域１８上に形成されたソース／ド
レイン領域２２を備えている。
【００４３】また、上述した薄膜トランジスタＴと、走
査線（ゲート線）１２、容量線１４、カラーフィルタ２
３、画素電極２４、データ線（ソース線）２６、反射防
止膜３０のそれぞれを含んで、液晶表示装置の画素部１
００が構成されている。本実施形態では、カラーフィル
タ２３と画素電極２４は、ガラス基板１０上の同じ領域
に重ねて形成されており、これらによって画素領域が形
成されている。また、薄膜トランジスタＴのゲート電極
１３は、ゲート線１２と一体に形成されている。
査線（ゲート線）１２、容量線１４、カラーフィルタ２
３、画素電極２４、データ線（ソース線）２６、反射防
止膜３０のそれぞれを含んで、液晶表示装置の画素部１
００が構成されている。本実施形態では、カラーフィル
タ２３と画素電極２４は、ガラス基板１０上の同じ領域
に重ねて形成されており、これらによって画素領域が形
成されている。また、薄膜トランジスタＴのゲート電極
１３は、ゲート線１２と一体に形成されている。
【００４４】一方のソース／ドレイン領域２２は、接続
部２８を介して画素電極２４と電気的に接続されてい
る。画素電極２４は、液晶ＬＣに電圧を印加するための
ものである。また、他方のソース／ドレイン領域２２
は、接続部２９を介してデータ線２６と接続されてい
る。
部２８を介して画素電極２４と電気的に接続されてい
る。画素電極２４は、液晶ＬＣに電圧を印加するための
ものである。また、他方のソース／ドレイン領域２２
は、接続部２９を介してデータ線２６と接続されてい
る。
【００４５】容量線１４は、上述した蓄積容量６０（液
晶層の充電電荷をより安定に保持するための容量）を形
成するためのものであり、画素電極２４の下層に形成さ
れている。本実施形態では、容量線１４は、カラーフィ
ルタ２３等が形成される画素領域の周囲を囲むような形
状に形成されており、画素領域の周辺からの光漏れを防
止する遮光膜（ブラックマトリクス）としての機能も兼
ねている。容量線１４の形状や形成工程の詳細について
は後述する。
晶層の充電電荷をより安定に保持するための容量）を形
成するためのものであり、画素電極２４の下層に形成さ
れている。本実施形態では、容量線１４は、カラーフィ
ルタ２３等が形成される画素領域の周囲を囲むような形
状に形成されており、画素領域の周辺からの光漏れを防
止する遮光膜（ブラックマトリクス）としての機能も兼
ねている。容量線１４の形状や形成工程の詳細について
は後述する。
【００４６】また、ソース／ドレイン領域２２、カラー
フィルタ２３、画素電極２４、データ線２６のそれぞれ
の周囲を取り囲むようにして、ポリイミド膜２０による
壁（バンク）が形成されている。このポリイミド膜２０
は、ソース／ドレイン領域２２、カラーフィルタ２３、
画素電極２４、データ線２６のそれぞれを形成する際に
用いるものであり、その詳細については後述する。
フィルタ２３、画素電極２４、データ線２６のそれぞれ
の周囲を取り囲むようにして、ポリイミド膜２０による
壁（バンク）が形成されている。このポリイミド膜２０
は、ソース／ドレイン領域２２、カラーフィルタ２３、
画素電極２４、データ線２６のそれぞれを形成する際に
用いるものであり、その詳細については後述する。
【００４７】反射防止膜３０は、データ線２６と、薄膜
トランジスタＴのソース／ドレイン領域２２上に形成さ
れた接続部２８、２９の上面に形成されており、これら
データ線２６等による光反射を防止する。すなわち、本
実施形態では、データ線２６や接続部２８、２９は、金
属膜によって形成されており、これらの金属膜の表面に
入射する光を反射して液晶表示装置の表示品質を低下さ
せる場合があるため、これらのデータ線２６等の上面に
反射防止膜３０を形成し、光の反射を防止している。ま
た、この反射防止膜３０は、データ線２６や接続部２
８、２９を保護する保護膜としての機能も兼ね備えてい
る。
トランジスタＴのソース／ドレイン領域２２上に形成さ
れた接続部２８、２９の上面に形成されており、これら
データ線２６等による光反射を防止する。すなわち、本
実施形態では、データ線２６や接続部２８、２９は、金
属膜によって形成されており、これらの金属膜の表面に
入射する光を反射して液晶表示装置の表示品質を低下さ
せる場合があるため、これらのデータ線２６等の上面に
反射防止膜３０を形成し、光の反射を防止している。ま
た、この反射防止膜３０は、データ線２６や接続部２
８、２９を保護する保護膜としての機能も兼ね備えてい
る。
【００４８】このような画素部１００をガラス基板１０
上にマトリクス状に形成することによりアレイ基板が構
成される。そして、このアレイ基板と、一面に対向電極
５０が形成された対向基板のそれぞれに対して配向膜形
成などの表面処理を行った後に両者を貼り合わせて、ア
レイ基板と対向基板の間に液晶材を注入し、駆動回路や
バックライトなどを取り付けることにより液晶表示装置
が構成される。液晶表示装置の具体例については後述す
る。
上にマトリクス状に形成することによりアレイ基板が構
成される。そして、このアレイ基板と、一面に対向電極
５０が形成された対向基板のそれぞれに対して配向膜形
成などの表面処理を行った後に両者を貼り合わせて、ア
レイ基板と対向基板の間に液晶材を注入し、駆動回路や
バックライトなどを取り付けることにより液晶表示装置
が構成される。液晶表示装置の具体例については後述す
る。
【００４９】次に、本実施形態の薄膜トランジスタ及び
この薄膜トランジスタを含んで構成される画素回路の製
造方法について詳細に説明する。図４〜図９は、本実施
形態の製造方法について説明する説明図である。
この薄膜トランジスタを含んで構成される画素回路の製
造方法について詳細に説明する。図４〜図９は、本実施
形態の製造方法について説明する説明図である。
【００５０】（ゲート線、ゲート電極及び容量線の形成
工程）図４は、ゲート線、ゲート電極及び容量線の形成
工程を説明する図である。図４（ａ）はガラス基板１０
を上面側から見た平面図を示し、図４（ｂ）は図４
（ａ）に示すＢ−Ｂ′断面を示している。
工程）図４は、ゲート線、ゲート電極及び容量線の形成
工程を説明する図である。図４（ａ）はガラス基板１０
を上面側から見た平面図を示し、図４（ｂ）は図４
（ａ）に示すＢ−Ｂ′断面を示している。
【００５１】図４に示すように、ガラス基板１０上の所
定位置に、液滴吐出法によって、ゲート線１２及びゲー
ト電極１３を一体に形成するとともに、容量線１４を形
成する。これらのゲート線１２等は、一般的なスパッタ
リング法、プラズマ化学気相堆積法（ＰＥＣＶＤ法）や
低圧化学気相堆積法（ＬＰＣＶＤ法）等の気相堆積法に
よってガラス基板１０の上面全体に導電膜を製膜した後
に、フォトリソグラフィ法によるパターン形成を行うこ
とによって形成することが可能である。
定位置に、液滴吐出法によって、ゲート線１２及びゲー
ト電極１３を一体に形成するとともに、容量線１４を形
成する。これらのゲート線１２等は、一般的なスパッタ
リング法、プラズマ化学気相堆積法（ＰＥＣＶＤ法）や
低圧化学気相堆積法（ＬＰＣＶＤ法）等の気相堆積法に
よってガラス基板１０の上面全体に導電膜を製膜した後
に、フォトリソグラフィ法によるパターン形成を行うこ
とによって形成することが可能である。
【００５２】また、図４（ａ）に示すように、容量線１
４は、画素領域１０２（カラーフィルタ２３及び画素電
極２４の形成領域）の外周を囲むようにして形成され
る。これにより、容量線１４に画素領域１０２の周辺か
らの光漏れを防止するブラックマトリクス（遮蔽膜）と
しての機能を兼用させて、画素領域１０２の面積をより
広く確保し、開口率を向上させることが可能となる。
４は、画素領域１０２（カラーフィルタ２３及び画素電
極２４の形成領域）の外周を囲むようにして形成され
る。これにより、容量線１４に画素領域１０２の周辺か
らの光漏れを防止するブラックマトリクス（遮蔽膜）と
しての機能を兼用させて、画素領域１０２の面積をより
広く確保し、開口率を向上させることが可能となる。
【００５３】なお、ゲート線１２、ゲート電極１３及び
容量線１４は、液体材料を使用して形成するようにして
もよい。この場合には、まずガラス基板１０の上面に、
ある程度の一様な撥液性を持たせる。次に、ガラス基板
１０の上面に対して、液滴吐出法などの液体吐出方法に
よって、導電性微粒子を含有する溶液を吐出し、ゲート
線１２、ゲート電極１３及び容量線１４のそれぞれを描
画する。その後、溶液が塗布されたガラス基板１０に熱
処理を行うことにより、ゲート線１２、ゲート電極１３
及び容量線１４が形成される。
容量線１４は、液体材料を使用して形成するようにして
もよい。この場合には、まずガラス基板１０の上面に、
ある程度の一様な撥液性を持たせる。次に、ガラス基板
１０の上面に対して、液滴吐出法などの液体吐出方法に
よって、導電性微粒子を含有する溶液を吐出し、ゲート
線１２、ゲート電極１３及び容量線１４のそれぞれを描
画する。その後、溶液が塗布されたガラス基板１０に熱
処理を行うことにより、ゲート線１２、ゲート電極１３
及び容量線１４が形成される。
【００５４】ここで、導電性微粒子としては、金、銀、
銅、パラジウム、ニッケルのいずれかを含有する金属微
粒子や、導電性ポリマーや超電導体の微粒子などが考え
られる。本実施形態では、これらの導電性微粒子を有機
溶媒に分散させて生成した溶液を用いる。微粒子を分散
させるために、微粒子表面に有機物などをコーティング
して使うこともできる。また、基板に塗布するにあた
り、溶媒への分散のしやすさと液滴吐出法の適用の観点
から、微粒子の粒径は０．１μ以下であることが好まし
い。例えば、粒径が０．０１μｍ程度の銀の微粒子を含
有するペースト（分散溶媒としてα−テルピネオールを
使用）をトルエンで希釈し、粘度が８ｃＰ程度となるよ
うにして溶液を用いることにより、幅２０μｍ、厚さ
０．５μｍ、抵抗率２μΩｃｍのゲート線１２、ゲート
電極１３及び容量線１４を形成することが可能である。
銅、パラジウム、ニッケルのいずれかを含有する金属微
粒子や、導電性ポリマーや超電導体の微粒子などが考え
られる。本実施形態では、これらの導電性微粒子を有機
溶媒に分散させて生成した溶液を用いる。微粒子を分散
させるために、微粒子表面に有機物などをコーティング
して使うこともできる。また、基板に塗布するにあた
り、溶媒への分散のしやすさと液滴吐出法の適用の観点
から、微粒子の粒径は０．１μ以下であることが好まし
い。例えば、粒径が０．０１μｍ程度の銀の微粒子を含
有するペースト（分散溶媒としてα−テルピネオールを
使用）をトルエンで希釈し、粘度が８ｃＰ程度となるよ
うにして溶液を用いることにより、幅２０μｍ、厚さ
０．５μｍ、抵抗率２μΩｃｍのゲート線１２、ゲート
電極１３及び容量線１４を形成することが可能である。
【００５５】ところで、容量線１４は、ブラックマトリ
クスとしての機能も兼用させていることから、その形状
を比較的に精度よく形成する必要がある。このため、液
体材料を使用して容量線１４を形成する場合には、容量
線１４の形成領域の周囲を囲む壁（バンク）を形成した
後に溶液の吐出を行うか、あるいは、ガラス基板１０の
上面に対する撥液処理に加えて、容量線１４の形成領域
に対して親液処理を行った後に溶液の吐出を行うことが
望ましい。これらの方法により、容量線１４の形成領域
へ塗布された溶液の広がりを抑制し、容量線１４の形状
をより精度よく形成することが可能になる。なお、同様
な方法をゲート線１２、ゲート電極１３の形成にも適用
し、これらの形状精度を向上させることも可能である。
クスとしての機能も兼用させていることから、その形状
を比較的に精度よく形成する必要がある。このため、液
体材料を使用して容量線１４を形成する場合には、容量
線１４の形成領域の周囲を囲む壁（バンク）を形成した
後に溶液の吐出を行うか、あるいは、ガラス基板１０の
上面に対する撥液処理に加えて、容量線１４の形成領域
に対して親液処理を行った後に溶液の吐出を行うことが
望ましい。これらの方法により、容量線１４の形成領域
へ塗布された溶液の広がりを抑制し、容量線１４の形状
をより精度よく形成することが可能になる。なお、同様
な方法をゲート線１２、ゲート電極１３の形成にも適用
し、これらの形状精度を向上させることも可能である。
【００５６】（ゲート絶縁膜及び非晶質シリコン膜の形
成工程）図５は、ゲート絶縁膜及び非晶質（アモルファ
ス）シリコン膜の形成工程を説明する図である。図５
（ａ）はガラス基板１０を上面側から見た平面図を示
し、図５（ｂ）は図５（ａ）に示すＣ−Ｃ′断面を示し
ている。
成工程）図５は、ゲート絶縁膜及び非晶質（アモルファ
ス）シリコン膜の形成工程を説明する図である。図５
（ａ）はガラス基板１０を上面側から見た平面図を示
し、図５（ｂ）は図５（ａ）に示すＣ−Ｃ′断面を示し
ている。
【００５７】図５に示すように、ガラス基板１０、ゲー
ト線１２、ゲート電極１３及び容量線１４のそれぞれを
覆うように、ガラス基板１０の上面全体にゲート絶縁膜
１６を形成する。このゲート絶縁膜１６としては、ＰＥ
ＣＶＤ法によって窒化シリコン（ＳｉＮｘ）膜を形成す
ることが好適である。また、窒化シリコンと酸化シリコ
ン（ＳｉＯ２）を重ねて堆積した２層構造の膜によって
ゲート絶縁膜１６を形成してもよい。この場合には、Ｃ
ＶＤ法において、成膜途中で反応ガスを変更することに
より複数種類の薄膜を連続的に製膜する、いわゆる連続
ＣＶＤ法を用いて膜形成を行うことが好適である。
ト線１２、ゲート電極１３及び容量線１４のそれぞれを
覆うように、ガラス基板１０の上面全体にゲート絶縁膜
１６を形成する。このゲート絶縁膜１６としては、ＰＥ
ＣＶＤ法によって窒化シリコン（ＳｉＮｘ）膜を形成す
ることが好適である。また、窒化シリコンと酸化シリコ
ン（ＳｉＯ２）を重ねて堆積した２層構造の膜によって
ゲート絶縁膜１６を形成してもよい。この場合には、Ｃ
ＶＤ法において、成膜途中で反応ガスを変更することに
より複数種類の薄膜を連続的に製膜する、いわゆる連続
ＣＶＤ法を用いて膜形成を行うことが好適である。
【００５８】次に、ゲート絶縁膜１６上の所定位置に、
非晶質シリコン膜からなるチャネル領域１８を形成す
る。具体的には、チャネル領域１８は、ＰＥＣＶＤ法な
どの気相堆積法によってガラス基板１０の上面全体に非
晶質シリコン膜を形成した後に、所望の形状にパターニ
ングすることによって、図５（ａ）に示すように、ゲー
ト電極１３上に島状に形成される。また、ガラス基板１
０への非晶質シリコン膜の形成は、連続ＣＶＤ法を用い
ることにより、上述したゲート絶縁膜１６の形成と連続
して行うことが更に望ましい。
非晶質シリコン膜からなるチャネル領域１８を形成す
る。具体的には、チャネル領域１８は、ＰＥＣＶＤ法な
どの気相堆積法によってガラス基板１０の上面全体に非
晶質シリコン膜を形成した後に、所望の形状にパターニ
ングすることによって、図５（ａ）に示すように、ゲー
ト電極１３上に島状に形成される。また、ガラス基板１
０への非晶質シリコン膜の形成は、連続ＣＶＤ法を用い
ることにより、上述したゲート絶縁膜１６の形成と連続
して行うことが更に望ましい。
【００５９】（ポリイミド膜によるバンクの形成工程）
図６は、ポリイミド膜によるバンク（壁）の形成工程を
説明する図である。図６（ａ）はガラス基板１０を上面
側から見た平面図を示し、図６（ｂ）は図６（ａ）に示
すＤ−Ｄ′断面を示している。
図６は、ポリイミド膜によるバンク（壁）の形成工程を
説明する図である。図６（ａ）はガラス基板１０を上面
側から見た平面図を示し、図６（ｂ）は図６（ａ）に示
すＤ−Ｄ′断面を示している。
【００６０】図６に示すように、ガラス基板１０等の上
面に、所定形状の開口部ａ１、ａ２、ａ３、ａ４を有す
るポリイミド膜２０を形成する。具体的には、ポリイミ
ド膜２０に設けられている開口部ａ１は、後の工程にお
いてカラーフィルタ２３及び画素電極２４が形成される
べき領域（上述した画素領域１０２）を露出するように
形成される。これにより、カラーフィルタ２３及び画素
電極２４の形成領域の外周にポリイミド膜２０によるバ
ンクが形成される。
面に、所定形状の開口部ａ１、ａ２、ａ３、ａ４を有す
るポリイミド膜２０を形成する。具体的には、ポリイミ
ド膜２０に設けられている開口部ａ１は、後の工程にお
いてカラーフィルタ２３及び画素電極２４が形成される
べき領域（上述した画素領域１０２）を露出するように
形成される。これにより、カラーフィルタ２３及び画素
電極２４の形成領域の外周にポリイミド膜２０によるバ
ンクが形成される。
【００６１】開口部ａ２は、後の工程においてデータ線
２６が形成されるべき領域を露出するように形成され
る。これにより、データ線２６の形成領域の周囲に、ポ
リイミド膜２０によるバンクが形成される。同様に、開
口部ａ３、ａ４は、後の工程において、薄膜トランジス
タＴのソース／ドレイン領域２２が形成されるべき領域
を露出するように形成される。これにより、ソース／ド
レイン領域２２の形成領域の周囲に、ポリイミド膜２０
によるバンクが形成される。
２６が形成されるべき領域を露出するように形成され
る。これにより、データ線２６の形成領域の周囲に、ポ
リイミド膜２０によるバンクが形成される。同様に、開
口部ａ３、ａ４は、後の工程において、薄膜トランジス
タＴのソース／ドレイン領域２２が形成されるべき領域
を露出するように形成される。これにより、ソース／ド
レイン領域２２の形成領域の周囲に、ポリイミド膜２０
によるバンクが形成される。
【００６２】また、ポリイミド膜２０は、遮光性を有す
るように着色がなされた着色層１２０と、着色がなされ
ない非着色層１２１とを積層した２層構造とする。この
ような２層構造を有するポリイミド膜２０は、例えば、
以下のような方法によって形成することが可能である。
るように着色がなされた着色層１２０と、着色がなされ
ない非着色層１２１とを積層した２層構造とする。この
ような２層構造を有するポリイミド膜２０は、例えば、
以下のような方法によって形成することが可能である。
【００６３】ポリイミド前駆体に着色材料（例えば、黒
色の染料、顔料、その他の微粒子など）を混入した溶剤
を用いて、ガラス基板１０の上面全体に着色層１２０を
形成する。ポリイミド前駆体としては、通常の熱硬化型
のものでもよく、紫外線硬化型のものでもよい。このよ
うなポリイミド前駆体をガラス基板１０の上面全体に塗
布し、その後、熱処理（例えば、３００〜４００℃程
度）、または紫外線照射後に熱処理を行うことにより着
色層１２０を形成することができる。また、この着色層
は、ポリイミド以外でも遮光性があって絶縁体であれば
何でも良く、たとえば金属酸化物の薄膜をスパッタや、
ゾルゲル法などで形成してもよい。
色の染料、顔料、その他の微粒子など）を混入した溶剤
を用いて、ガラス基板１０の上面全体に着色層１２０を
形成する。ポリイミド前駆体としては、通常の熱硬化型
のものでもよく、紫外線硬化型のものでもよい。このよ
うなポリイミド前駆体をガラス基板１０の上面全体に塗
布し、その後、熱処理（例えば、３００〜４００℃程
度）、または紫外線照射後に熱処理を行うことにより着
色層１２０を形成することができる。また、この着色層
は、ポリイミド以外でも遮光性があって絶縁体であれば
何でも良く、たとえば金属酸化物の薄膜をスパッタや、
ゾルゲル法などで形成してもよい。
【００６４】次に、着色層１２０の上面全体に、通常の
（すなわち、着色がなされていない）紫外線硬化型のポ
リイミド前駆体を塗布する。そして、上述した開口部ａ
１〜ａ４に対応したパターンを有するマスクを通して、
ポリイミド前駆体に紫外線を照射し、現像した後に熱処
理（例えば、３００〜４００℃程度）を行い、非着色層
１２１のパターンを形成する。このとき、非着色層１２
０の下層に着色層１２０が存在するため、紫外線照射を
行った際にも、薄膜トランジスタＴのチャネル領域１８
等には、紫外線がほとんど届かない。これにより、チャ
ネル領域１８の半導体膜の劣化を回避し、薄膜トランジ
スタＴの特性低下を防止することが可能である。
（すなわち、着色がなされていない）紫外線硬化型のポ
リイミド前駆体を塗布する。そして、上述した開口部ａ
１〜ａ４に対応したパターンを有するマスクを通して、
ポリイミド前駆体に紫外線を照射し、現像した後に熱処
理（例えば、３００〜４００℃程度）を行い、非着色層
１２１のパターンを形成する。このとき、非着色層１２
０の下層に着色層１２０が存在するため、紫外線照射を
行った際にも、薄膜トランジスタＴのチャネル領域１８
等には、紫外線がほとんど届かない。これにより、チャ
ネル領域１８の半導体膜の劣化を回避し、薄膜トランジ
スタＴの特性低下を防止することが可能である。
【００６５】その後、パターン形成がなされた非着色層
１２１をエッチングマスクとして用いて、ドライエッチ
ング（又はウェットエッチング）を行う。これにより、
着色層１２０は、開口部ａ１〜ａ４に露出している部分
が除去される。レジストの機能を兼ねている非着色層１
２１も、エッチング時にある程度一緒に除去されるが通
常は非着色層１２１は着色層１２０よりも厚く形成する
ため、図に示すような二層の囲繞膜パターンが形成され
る。このようにして、開口部ａ１〜ａ４が設けられてお
り、着色層１２０と非着色層１２１からなる２層構造の
ポリイミド膜２０が形成される。ポリイミド膜２０の厚
さは、０．５〜１０μｍ程度にすることが好適である。
１２１をエッチングマスクとして用いて、ドライエッチ
ング（又はウェットエッチング）を行う。これにより、
着色層１２０は、開口部ａ１〜ａ４に露出している部分
が除去される。レジストの機能を兼ねている非着色層１
２１も、エッチング時にある程度一緒に除去されるが通
常は非着色層１２１は着色層１２０よりも厚く形成する
ため、図に示すような二層の囲繞膜パターンが形成され
る。このようにして、開口部ａ１〜ａ４が設けられてお
り、着色層１２０と非着色層１２１からなる２層構造の
ポリイミド膜２０が形成される。ポリイミド膜２０の厚
さは、０．５〜１０μｍ程度にすることが好適である。
【００６６】なお、ポリイミド膜２０は、着色層１２０
のみからなる１層構造としてもよい。例えば、紫外線硬
化型のポリイミド前駆体に黒色の染料や顔料などを混入
した溶剤をガラス基板１０の上面全体に塗布し、紫外線
照射を行うことにより、ガラス基板１０の上面全体に着
色層１２０を形成する。その後フォトレジストを用いた
パターニングとエッチングを行うことにより、開口部ａ
１〜ａ４が設けられ、着色層１２０のみからなる１層構
造のポリイミド膜２０を形成することが可能である。ま
た、熱硬化型のポリイミド前駆体を用いた場合について
も、同様な方法により着色層１２０のみからなる１層構
造のポリイミド膜２０を形成することが可能である。
のみからなる１層構造としてもよい。例えば、紫外線硬
化型のポリイミド前駆体に黒色の染料や顔料などを混入
した溶剤をガラス基板１０の上面全体に塗布し、紫外線
照射を行うことにより、ガラス基板１０の上面全体に着
色層１２０を形成する。その後フォトレジストを用いた
パターニングとエッチングを行うことにより、開口部ａ
１〜ａ４が設けられ、着色層１２０のみからなる１層構
造のポリイミド膜２０を形成することが可能である。ま
た、熱硬化型のポリイミド前駆体を用いた場合について
も、同様な方法により着色層１２０のみからなる１層構
造のポリイミド膜２０を形成することが可能である。
【００６７】（ソース／ドレイン領域の形成工程）図７
は、ソース／ドレイン領域の形成工程を説明する図であ
る。図７（ａ）はガラス基板１０を上面側から見た平面
図を示し、図７（ｂ）は図７（ａ）に示すＥ−Ｅ′断面
図を示している。
は、ソース／ドレイン領域の形成工程を説明する図であ
る。図７（ａ）はガラス基板１０を上面側から見た平面
図を示し、図７（ｂ）は図７（ａ）に示すＥ−Ｅ′断面
図を示している。
【００６８】図７に示すように、ポリイミド膜２０に設
けられた開口部ａ３、ａ４（図６参照）の内側に、ドー
パントが高濃度に添加された非晶質シリコン膜からなる
ソース／ドレイン領域２２を形成する。本実施形態で
は、ソース／ドレイン領域２２は、液滴吐出法を用いて
形成される。
けられた開口部ａ３、ａ４（図６参照）の内側に、ドー
パントが高濃度に添加された非晶質シリコン膜からなる
ソース／ドレイン領域２２を形成する。本実施形態で
は、ソース／ドレイン領域２２は、液滴吐出法を用いて
形成される。
【００６９】具体的には、まず、リンなどの５族元素あ
るいはホウ素などの３族元素を含有する物質をドーパン
ト源として添加したケイ素化合物を含有する溶液、また
は、それらの元素（リン、ホウ素等）で変性されたケイ
素化合物と変性されていないケイ素化合物とを含有する
溶液を液滴吐出ヘッドから吐出し、開口部ａ３、ａ４の
内部に充填する。以下、このようなケイ素化合物を含有
する溶液を「シリコン溶液」と称することとする。
るいはホウ素などの３族元素を含有する物質をドーパン
ト源として添加したケイ素化合物を含有する溶液、また
は、それらの元素（リン、ホウ素等）で変性されたケイ
素化合物と変性されていないケイ素化合物とを含有する
溶液を液滴吐出ヘッドから吐出し、開口部ａ３、ａ４の
内部に充填する。以下、このようなケイ素化合物を含有
する溶液を「シリコン溶液」と称することとする。
【００７０】次に、開口部ａ３、ａ４のそれぞれに充填
したシリコン溶液を乾燥させて、その後、３００℃〜４
００℃程度の温度で焼成する。これら一連の処理は、窒
素などの不活性ガスの雰囲気中で行われる。これによ
り、ポリイミド膜２０によって形成されるバンクに周囲
を囲まれた開口部ａ３、ａ４の内部に、ドーパント源
（ドナー又はアクセプタ）が高濃度にドーピングされた
非晶質シリコン膜からなるソース／ドレイン領域２２が
形成される。
したシリコン溶液を乾燥させて、その後、３００℃〜４
００℃程度の温度で焼成する。これら一連の処理は、窒
素などの不活性ガスの雰囲気中で行われる。これによ
り、ポリイミド膜２０によって形成されるバンクに周囲
を囲まれた開口部ａ３、ａ４の内部に、ドーパント源
（ドナー又はアクセプタ）が高濃度にドーピングされた
非晶質シリコン膜からなるソース／ドレイン領域２２が
形成される。
【００７１】ここで、上述したケイ素化合物としては、
シクロペンタシラン（Ｓｉ５Ｈ１０）など、１個以上の
環状構造を持ったものに、紫外線を照射することによっ
て光重合させて高次シランとしたものを用いることが特
に好ましい。この場合には、リン化合物やホウ素化合物
を混合した後に紫外線を照射し、重合時にこれらを取り
込んだ形で高次シラン化合物とすることが更に好まし
い。また、シリコン溶液を形成するための溶媒として
は、ケイ素化合物を溶解し、該化合物と反応しないもの
であれば特に限定されないが、通常、室温での蒸気圧が
０．００１〜２００ｍｍＨｇのものが好適である。溶媒
の具体例としては、ベンゼンやトルエンなどの炭素水素
系溶媒が挙げられる。
シクロペンタシラン（Ｓｉ５Ｈ１０）など、１個以上の
環状構造を持ったものに、紫外線を照射することによっ
て光重合させて高次シランとしたものを用いることが特
に好ましい。この場合には、リン化合物やホウ素化合物
を混合した後に紫外線を照射し、重合時にこれらを取り
込んだ形で高次シラン化合物とすることが更に好まし
い。また、シリコン溶液を形成するための溶媒として
は、ケイ素化合物を溶解し、該化合物と反応しないもの
であれば特に限定されないが、通常、室温での蒸気圧が
０．００１〜２００ｍｍＨｇのものが好適である。溶媒
の具体例としては、ベンゼンやトルエンなどの炭素水素
系溶媒が挙げられる。
【００７２】なお、更に好ましくは、液滴吐出ヘッドか
らシリコン溶液を吐出をするより以前に、開口部ａ３、
ａ４の内側を親液化し、その周囲については撥液化して
おくとよい。親液化、撥液化の処理は、例えば、ガラス
基板１０の全体を大気圧プラズマで酸素プラズマ処理し
て親液化し、次いで、ＣＦ４プラズマ処理を行い、ポリ
イミド膜２０の部分のみを撥液化することにより実現可
能である。
らシリコン溶液を吐出をするより以前に、開口部ａ３、
ａ４の内側を親液化し、その周囲については撥液化して
おくとよい。親液化、撥液化の処理は、例えば、ガラス
基板１０の全体を大気圧プラズマで酸素プラズマ処理し
て親液化し、次いで、ＣＦ４プラズマ処理を行い、ポリ
イミド膜２０の部分のみを撥液化することにより実現可
能である。
【００７３】（データ線及び接続部の形成工程）図８
は、データ線及び接続部の形成工程を説明する図であ
る。図８（ａ）はガラス基板１０を上面側から見た平面
図を示し、図８（ｂ）は図８（ａ）に示すＦ−Ｆ′断面
図を示している。
は、データ線及び接続部の形成工程を説明する図であ
る。図８（ａ）はガラス基板１０を上面側から見た平面
図を示し、図８（ｂ）は図８（ａ）に示すＦ−Ｆ′断面
図を示している。
【００７４】図８に示すように、ポリイミド壁２０に設
けられた開口部ａ２（図６参照）の内側にデータ線２６
を形成する。本実施形態では、データ線２６についても
液滴吐出法を用いて形成される。具体的には、液滴吐出
法によって、導電性微粒子を含有する溶液を液滴吐出ヘ
ッドから吐出して開口部ａ２の内部に充填し、その後、
乾燥及び熱処理（例えば、３００℃３０分間）を行う。
これにより、ポリイミド膜２０によるバンクに周囲を囲
まれた開口部ａ２の内部に、データ線２６が形成され
る。ここで、導電性微粒子としては、金、銀、銅、パラ
ジウム、ニッケルのいずれかを含有する金属微粒子や、
導電性ポリマーや超電導体の微粒子などが考えられる。
本実施形態では、銀を含有する金属微粒子を有機溶媒に
分散させて生成した溶液を用いる。微粒子を分散させる
ために、微粒子表面に有機物などをコーティングして使
うこともできる。また、基板に塗布するにあたり、溶媒
への分散のしやすさと液滴吐出法の適用の観点から、微
粒子の粒径は０．１μ以下であることが好ましい。
けられた開口部ａ２（図６参照）の内側にデータ線２６
を形成する。本実施形態では、データ線２６についても
液滴吐出法を用いて形成される。具体的には、液滴吐出
法によって、導電性微粒子を含有する溶液を液滴吐出ヘ
ッドから吐出して開口部ａ２の内部に充填し、その後、
乾燥及び熱処理（例えば、３００℃３０分間）を行う。
これにより、ポリイミド膜２０によるバンクに周囲を囲
まれた開口部ａ２の内部に、データ線２６が形成され
る。ここで、導電性微粒子としては、金、銀、銅、パラ
ジウム、ニッケルのいずれかを含有する金属微粒子や、
導電性ポリマーや超電導体の微粒子などが考えられる。
本実施形態では、銀を含有する金属微粒子を有機溶媒に
分散させて生成した溶液を用いる。微粒子を分散させる
ために、微粒子表面に有機物などをコーティングして使
うこともできる。また、基板に塗布するにあたり、溶媒
への分散のしやすさと液滴吐出法の適用の観点から、微
粒子の粒径は０．１μ以下であることが好ましい。
【００７５】また、データ線２６の形成と併せて、金属
微粒子を含有した上記溶液を用いて、一方のソース／ド
レイン領域２２と、後の工程で形成される画素電極２４
の間の電気的接続を図るための接続部２８と、ソース／
ドレイン領域２２とデータ線２６の間の電気的接続を図
るための接続部２９をそれぞれ形成する。図８に示すよ
うに、接続部２９は、ソース／ドレイン領域２２とデー
タ線２６の間に存在するポリイミド膜２０によるバンク
を乗り越えるようにして形成される。
微粒子を含有した上記溶液を用いて、一方のソース／ド
レイン領域２２と、後の工程で形成される画素電極２４
の間の電気的接続を図るための接続部２８と、ソース／
ドレイン領域２２とデータ線２６の間の電気的接続を図
るための接続部２９をそれぞれ形成する。図８に示すよ
うに、接続部２９は、ソース／ドレイン領域２２とデー
タ線２６の間に存在するポリイミド膜２０によるバンク
を乗り越えるようにして形成される。
【００７６】（カラーフィルタ及び画素電極の形成工
程）図９は、カラーフィルタ及び画素電極の形成工程を
説明する図である。図９（ａ）はガラス基板１０を上面
側から見た平面図を示し、図９（ｂ）は図９（ａ）に示
すＧ−Ｇ′断面図を示している。
程）図９は、カラーフィルタ及び画素電極の形成工程を
説明する図である。図９（ａ）はガラス基板１０を上面
側から見た平面図を示し、図９（ｂ）は図９（ａ）に示
すＧ−Ｇ′断面図を示している。
【００７７】図９に示すように、ポリイミド膜２０に設
けられた開口部ａ１（図６参照）の内側にカラーフィル
タ２３を形成する。本実施形態では、このカラーフィル
タ２３についても液滴吐出法を用いて形成される。具体
的には、カラーフィルタ用樹脂組成物を液滴吐出ヘッド
から吐出して開口部ａ１の内部に充填し、その後、乾燥
処理及び熱処理を行う。これにより、ポリイミド膜２０
によるバンクに周囲を囲まれた開口部ａ１の内部にカラ
ーフィルタ２３が形成される。
けられた開口部ａ１（図６参照）の内側にカラーフィル
タ２３を形成する。本実施形態では、このカラーフィル
タ２３についても液滴吐出法を用いて形成される。具体
的には、カラーフィルタ用樹脂組成物を液滴吐出ヘッド
から吐出して開口部ａ１の内部に充填し、その後、乾燥
処理及び熱処理を行う。これにより、ポリイミド膜２０
によるバンクに周囲を囲まれた開口部ａ１の内部にカラ
ーフィルタ２３が形成される。
【００７８】次に、カラーフィルタ２３上に画素電極２
４を形成する。図９に示すように、ポリイミド膜２０に
設けられた開口部ａ１（図６参照）の内側であって先に
形成されたカラーフィルタ２３上に、ＩＴＯ（Indium T
in Oxide）膜からなる画素電極２４を形成する。本実施
形態では、画素電極２４についても液滴吐出法を用いて
形成される。具体的には、塗布型のＩＴＯ溶液を液滴吐
出ヘッドから吐出して開口部ａ１の内部に充填し、その
後、乾燥処理及び熱処理を行う。これにより、ポリイミ
ド膜２０によるバンクに周囲を囲まれた開口部ａ１の内
部に画素電極２４が形成される。例えば、一般的なＩＴ
Ｏ塗布液を開口部ａ１に充填した後に、１６０℃の空気
雰囲気中で５分間乾燥させ、その後に、２５０℃の空気
雰囲気中で６０分間の熱処理を行うことにより、厚さ１
５００Å程度の画素電極２４を形成することが可能であ
る。
４を形成する。図９に示すように、ポリイミド膜２０に
設けられた開口部ａ１（図６参照）の内側であって先に
形成されたカラーフィルタ２３上に、ＩＴＯ（Indium T
in Oxide）膜からなる画素電極２４を形成する。本実施
形態では、画素電極２４についても液滴吐出法を用いて
形成される。具体的には、塗布型のＩＴＯ溶液を液滴吐
出ヘッドから吐出して開口部ａ１の内部に充填し、その
後、乾燥処理及び熱処理を行う。これにより、ポリイミ
ド膜２０によるバンクに周囲を囲まれた開口部ａ１の内
部に画素電極２４が形成される。例えば、一般的なＩＴ
Ｏ塗布液を開口部ａ１に充填した後に、１６０℃の空気
雰囲気中で５分間乾燥させ、その後に、２５０℃の空気
雰囲気中で６０分間の熱処理を行うことにより、厚さ１
５００Å程度の画素電極２４を形成することが可能であ
る。
【００７９】また、画素電極２４は、一部を接続部２８
と接するようにし、両者の間で電気的接続が図られるよ
うにして形成される。具体的には、図９に示すように、
画素電極２４の一部は、ソース／ドレイン領域２２と画
素電極２４の間に存在するポリイミド膜２０によるバン
クを乗り越えるようにして形成される。
と接するようにし、両者の間で電気的接続が図られるよ
うにして形成される。具体的には、図９に示すように、
画素電極２４の一部は、ソース／ドレイン領域２２と画
素電極２４の間に存在するポリイミド膜２０によるバン
クを乗り越えるようにして形成される。
【００８０】（反射防止膜の形成工程）次に、上述した
図３に示したように、データ線２６と、薄膜トランジス
タＴのソース／ドレイン領域２２上に形成された接続部
２８、２９のそれぞれの上面に、絶縁性の黒色インクを
塗布して乾燥させることにより、反射防止膜３０を形成
する。上述したように、この反射防止膜３０は、金属膜
からなるデータ線２６及び接続部２８、２９の表面での
光反射を防止するとともに、データ線２６及び接続部２
８、２９を保護する保護膜としての機能を兼ね備える。
図３に示したように、データ線２６と、薄膜トランジス
タＴのソース／ドレイン領域２２上に形成された接続部
２８、２９のそれぞれの上面に、絶縁性の黒色インクを
塗布して乾燥させることにより、反射防止膜３０を形成
する。上述したように、この反射防止膜３０は、金属膜
からなるデータ線２６及び接続部２８、２９の表面での
光反射を防止するとともに、データ線２６及び接続部２
８、２９を保護する保護膜としての機能を兼ね備える。
【００８１】以上の製造プロセスにより、上述した図３
に示した本実施形態の薄膜トランジスタＴと、これを含
んで構成される画素部１００が完成する。また、必要に
応じて、画素部１００の上面に酸化シリコン膜などによ
る保護膜を形成してもよい。
に示した本実施形態の薄膜トランジスタＴと、これを含
んで構成される画素部１００が完成する。また、必要に
応じて、画素部１００の上面に酸化シリコン膜などによ
る保護膜を形成してもよい。
【００８２】このように、本実施形態の製造方法は、液
晶表示装置の一部の要素の領域の外周を壁で囲むポリイ
ミド膜２０を形成し、このポリイミド膜２０による壁に
よって囲まれた領域に液体材料を塗布して薄膜を成膜す
ることにより、各要素を形成している。これにより、Ｃ
ＶＤ法やスパッタリング法などの気相堆積法とフォトリ
ソグラフィ法を組み合わせて成膜する従来プロセスを行
う回数を少なくして製造プロセスを簡略化し、製造時間
を短縮することが可能となる。また、ポリイミド膜２０
による壁を設けていることから、液体材料を塗布する範
囲を最小限に抑えることができるので原料の使用効率が
よく、エッチングの回数が少なくなることから廃棄物の
量を減らして処理コストを削減することが可能となる。
したがって、製造コストを低減することが可能となる。
晶表示装置の一部の要素の領域の外周を壁で囲むポリイ
ミド膜２０を形成し、このポリイミド膜２０による壁に
よって囲まれた領域に液体材料を塗布して薄膜を成膜す
ることにより、各要素を形成している。これにより、Ｃ
ＶＤ法やスパッタリング法などの気相堆積法とフォトリ
ソグラフィ法を組み合わせて成膜する従来プロセスを行
う回数を少なくして製造プロセスを簡略化し、製造時間
を短縮することが可能となる。また、ポリイミド膜２０
による壁を設けていることから、液体材料を塗布する範
囲を最小限に抑えることができるので原料の使用効率が
よく、エッチングの回数が少なくなることから廃棄物の
量を減らして処理コストを削減することが可能となる。
したがって、製造コストを低減することが可能となる。
【００８３】また、ポリイミド膜２０に遮光性を持たせ
ているので、このポリイミド膜２０に覆われた部分への
入射光を遮ることができる。これにより、ポリイミド膜
２０の下側に形成される薄膜トランジスタＴのチャネル
領域１８への光照射による誤動作や出力特性の変化など
の不都合を回避することが可能となる。したがって、チ
ャネル領域１８などへの光照射を回避するための遮光膜
を別途形成する必要がなくなり、製造プロセスを簡略化
して製造コストの低減を図ることが可能となる。
ているので、このポリイミド膜２０に覆われた部分への
入射光を遮ることができる。これにより、ポリイミド膜
２０の下側に形成される薄膜トランジスタＴのチャネル
領域１８への光照射による誤動作や出力特性の変化など
の不都合を回避することが可能となる。したがって、チ
ャネル領域１８などへの光照射を回避するための遮光膜
を別途形成する必要がなくなり、製造プロセスを簡略化
して製造コストの低減を図ることが可能となる。
【００８４】次に、カラーフィルタ及び画素電極の形成
工程について、他の実施形態を説明する。上述した実施
形態では、カラーフィルタを先に形成し、その上に画素
電極を重ねて形成していたが、画素電極を先に形成し、
その上にカラーフィルタを重ねて形成するようにしても
よい。以下、この実施形態におけるカラーフィルタ及び
画素電極の形成工程について説明する。
工程について、他の実施形態を説明する。上述した実施
形態では、カラーフィルタを先に形成し、その上に画素
電極を重ねて形成していたが、画素電極を先に形成し、
その上にカラーフィルタを重ねて形成するようにしても
よい。以下、この実施形態におけるカラーフィルタ及び
画素電極の形成工程について説明する。
【００８５】図１０は、画素電極を先に形成し、その上
にカラーフィルタを形成する場合の形成工程について説
明する説明図である。図１０（ａ）はガラス基板１０を
上面側から見た平面図を示し、図１０（ｂ）は図１０
（ａ）に示すＨ−Ｈ′断面図を示している。
にカラーフィルタを形成する場合の形成工程について説
明する説明図である。図１０（ａ）はガラス基板１０を
上面側から見た平面図を示し、図１０（ｂ）は図１０
（ａ）に示すＨ−Ｈ′断面図を示している。
【００８６】図１０に示すように、ポリイミド膜２０に
設けられた開口部ａ１（図６参照）の内側に、液滴吐出
法を用いて、ＩＴＯ（Indium Tin Oxide）膜からなる画
素電極２４ａを形成する。具体的には、塗布型のＩＴＯ
溶液を液滴吐出ヘッドから吐出して開口部ａ１の内部に
充填し、その後、乾燥処理及び熱処理を行う。これによ
り、ポリイミド膜２０によるバンクに周囲を囲まれた開
口部ａ１の内部に画素電極２４ａが形成される。また、
画素電極２４ａは、一部を接続部２８と接するように
し、両者の間で電気的接続が図られるようにして形成さ
れる。具体的には、図１０に示すように、画素電極２４
ａの一部は、ソース／ドレイン領域２２と画素電極２４
ａの間に存在するポリイミド膜２０によるバンクを乗り
越えるようにして形成される。
設けられた開口部ａ１（図６参照）の内側に、液滴吐出
法を用いて、ＩＴＯ（Indium Tin Oxide）膜からなる画
素電極２４ａを形成する。具体的には、塗布型のＩＴＯ
溶液を液滴吐出ヘッドから吐出して開口部ａ１の内部に
充填し、その後、乾燥処理及び熱処理を行う。これによ
り、ポリイミド膜２０によるバンクに周囲を囲まれた開
口部ａ１の内部に画素電極２４ａが形成される。また、
画素電極２４ａは、一部を接続部２８と接するように
し、両者の間で電気的接続が図られるようにして形成さ
れる。具体的には、図１０に示すように、画素電極２４
ａの一部は、ソース／ドレイン領域２２と画素電極２４
ａの間に存在するポリイミド膜２０によるバンクを乗り
越えるようにして形成される。
【００８７】次に、図１０に示すように、ポリイミド膜
２０に設けられた開口部ａ１（図６参照）の内側であっ
て画素電極２４ａ上に、液滴吐出法を用いてカラーフィ
ルタ２３ａを形成する。具体的には、カラーフィルタ用
樹脂組成物を液滴吐出ヘッドから吐出して開口部ａ１の
内部に充填し、その後、乾燥処理及び熱処理を行う。こ
れにより、ポリイミド膜２０によるバンクに周囲を囲ま
れた開口部ａ１の内部にカラーフィルタ２３ａが形成さ
れる。その後、上述した実施形態と同様にして反射防止
膜３０を形成することにより、薄膜トランジスタＴが形
成される。
２０に設けられた開口部ａ１（図６参照）の内側であっ
て画素電極２４ａ上に、液滴吐出法を用いてカラーフィ
ルタ２３ａを形成する。具体的には、カラーフィルタ用
樹脂組成物を液滴吐出ヘッドから吐出して開口部ａ１の
内部に充填し、その後、乾燥処理及び熱処理を行う。こ
れにより、ポリイミド膜２０によるバンクに周囲を囲ま
れた開口部ａ１の内部にカラーフィルタ２３ａが形成さ
れる。その後、上述した実施形態と同様にして反射防止
膜３０を形成することにより、薄膜トランジスタＴが形
成される。
【００８８】また、上述した実施形態では、カラーフィ
ルタと画素電極を重ねて形成することによって画素領域
を形成していたが、これらのカラーフィルタ（ＣＦ）と
画素電極の各々の機能を兼ね備える一体の機能膜として
画素領域を形成するようにしてもよい。なお、以後の説
明では、カラーフィルタと画素電極の各々の機能を兼ね
備えた機能膜を「ＣＦ／画素電極」と称することとす
る。以下、この実施形態におけるＣＦ／画素電極の形成
工程について説明する。
ルタと画素電極を重ねて形成することによって画素領域
を形成していたが、これらのカラーフィルタ（ＣＦ）と
画素電極の各々の機能を兼ね備える一体の機能膜として
画素領域を形成するようにしてもよい。なお、以後の説
明では、カラーフィルタと画素電極の各々の機能を兼ね
備えた機能膜を「ＣＦ／画素電極」と称することとす
る。以下、この実施形態におけるＣＦ／画素電極の形成
工程について説明する。
【００８９】図１１は、カラーフィルタとしての機能を
兼ね備えた画素電極（ＣＦ／画素電極）を形成する場合
の形成工程について説明する説明図である。図１１
（ａ）はガラス基板１０を上面側から見た平面図を示
し、図１１（ｂ）は図１１（ａ）に示すＫ−Ｋ′断面図
を示している。
兼ね備えた画素電極（ＣＦ／画素電極）を形成する場合
の形成工程について説明する説明図である。図１１
（ａ）はガラス基板１０を上面側から見た平面図を示
し、図１１（ｂ）は図１１（ａ）に示すＫ−Ｋ′断面図
を示している。
【００９０】図１１に示すように、ポリイミド膜２０に
設けられた開口部ａ１の内側に、液滴吐出法を用いてＣ
Ｆ／画素電極２５を形成する。具体的には、塗布型のＩ
ＴＯ溶液に各種の染料や顔料、あるいは導電性のカラー
レジストを混ぜて生成した溶液を液滴吐出ヘッドから吐
出して開口部ａ１の内部に充填し、その後、乾燥処理及
び熱処理を行う。これにより、ポリイミド膜２０による
バンクに周囲を囲まれた開口部ａ１の内部にＣＦ／画素
電極２５が形成される。また、ＣＦ／画素電極２５は、
一部を接続部２８と接するようにし、両者の間で電気的
接続が図られるようにして形成される。具体的には、図
１１に示すように、ＣＦ／画素電極２５の一部は、ソー
ス／ドレイン領域２２とＣＦ／画素電極２５の間に存在
するポリイミド膜２０によるバンクを乗り越えるように
して形成される。
設けられた開口部ａ１の内側に、液滴吐出法を用いてＣ
Ｆ／画素電極２５を形成する。具体的には、塗布型のＩ
ＴＯ溶液に各種の染料や顔料、あるいは導電性のカラー
レジストを混ぜて生成した溶液を液滴吐出ヘッドから吐
出して開口部ａ１の内部に充填し、その後、乾燥処理及
び熱処理を行う。これにより、ポリイミド膜２０による
バンクに周囲を囲まれた開口部ａ１の内部にＣＦ／画素
電極２５が形成される。また、ＣＦ／画素電極２５は、
一部を接続部２８と接するようにし、両者の間で電気的
接続が図られるようにして形成される。具体的には、図
１１に示すように、ＣＦ／画素電極２５の一部は、ソー
ス／ドレイン領域２２とＣＦ／画素電極２５の間に存在
するポリイミド膜２０によるバンクを乗り越えるように
して形成される。
【００９１】なお、上述した各実施形態では、データ線
を形成した後に、カラーフィルタと画素電極の形成を行
っていたが、これらの形成順序を入れ替えてもよい。
を形成した後に、カラーフィルタと画素電極の形成を行
っていたが、これらの形成順序を入れ替えてもよい。
【００９２】また、上述した実施形態では、薄膜トラン
ジスタＴのチャネル領域１８となるべき非晶質シリコン
膜は、ＰＥＣＶＤ法などの気相堆積法によって形成して
いたが、液滴吐出法によって形成することも可能であ
る。
ジスタＴのチャネル領域１８となるべき非晶質シリコン
膜は、ＰＥＣＶＤ法などの気相堆積法によって形成して
いたが、液滴吐出法によって形成することも可能であ
る。
【００９３】図１２は、液滴吐出法によって非晶質シリ
コン膜を形成する場合の形成工程を説明する図である。
図１２（ａ）はガラス基板１０を上面側から見た平面図
を示し、図１２（ｂ）は図１２（ａ）に示すＪ−Ｊ′断
面を示している。
コン膜を形成する場合の形成工程を説明する図である。
図１２（ａ）はガラス基板１０を上面側から見た平面図
を示し、図１２（ｂ）は図１２（ａ）に示すＪ−Ｊ′断
面を示している。
【００９４】まず、上述した実施形態と同様にして、ゲ
ート線１２、ゲート電極１３及び容量線１４のそれぞれ
を覆うように、ガラス基板１０の上面全体にゲート絶縁
膜１６を形成する（図５参照）。次に、ゲート絶縁膜１
６が形成された後のガラス基板１０を窒素雰囲気中に導
入する。
ート線１２、ゲート電極１３及び容量線１４のそれぞれ
を覆うように、ガラス基板１０の上面全体にゲート絶縁
膜１６を形成する（図５参照）。次に、ゲート絶縁膜１
６が形成された後のガラス基板１０を窒素雰囲気中に導
入する。
【００９５】次に、液滴吐出ヘッドを用いて、チャネル
領域を形成すべき範囲にシリコン溶液（ケイ素化合物を
含有する溶液）を吐出する。この場合のシリコン溶液と
しては、上述したソース／ドレイン領域の形成に用いら
れるものと同様のケイ素化合物を含有する溶液であっ
て、リンなどの５族元素あるいはホウ素などの３族元素
からなるドーパント源が添加されていないものが好適で
ある。
領域を形成すべき範囲にシリコン溶液（ケイ素化合物を
含有する溶液）を吐出する。この場合のシリコン溶液と
しては、上述したソース／ドレイン領域の形成に用いら
れるものと同様のケイ素化合物を含有する溶液であっ
て、リンなどの５族元素あるいはホウ素などの３族元素
からなるドーパント源が添加されていないものが好適で
ある。
【００９６】その後、吐出されたシリコン溶液を乾燥さ
せ、３００℃〜４００℃程度の温度で焼成することによ
り、図１２に示すように、ゲート電極１３上の所定位置
に、非晶質シリコンからなる島状のチャネル領域１８ａ
が形成される。チャネル領域１８ａは、寸法精度の要求
が比較的に低く、液滴吐出法により吐出されたシリコン
溶液が多少広がっても問題とならない。なお、液体の広
がりが許容範囲を超える場合には、基板表面全体を撥液
化したり、チャネル領域１８ａを形成すべき範囲のみを
親液化し、それ以外を撥液化する処理を行うことによ
り、シリコン溶液の広がりを抑制することが可能であ
る。
せ、３００℃〜４００℃程度の温度で焼成することによ
り、図１２に示すように、ゲート電極１３上の所定位置
に、非晶質シリコンからなる島状のチャネル領域１８ａ
が形成される。チャネル領域１８ａは、寸法精度の要求
が比較的に低く、液滴吐出法により吐出されたシリコン
溶液が多少広がっても問題とならない。なお、液体の広
がりが許容範囲を超える場合には、基板表面全体を撥液
化したり、チャネル領域１８ａを形成すべき範囲のみを
親液化し、それ以外を撥液化する処理を行うことによ
り、シリコン溶液の広がりを抑制することが可能であ
る。
【００９７】次に、上述した実施形態に係る液晶表示装
置を備えた電子機器について説明する。図１３は、本実
施形態に係る液晶表示装置をモバイル型のパーソナルコ
ンピュータ（情報処理装置）に適用した例を示す斜視図
である。同図において、パーソナルコンピュータ１１０
０は、キーボード１１０２を備えた本体部１１０４と、
本実施形態に係る液晶表示装置１１０６を含んで構成さ
れている。本実施形態に係る製造方法は、図１３に示す
ような画面サイズの大きな液晶表示装置を製造する場合
に特に好適である。
置を備えた電子機器について説明する。図１３は、本実
施形態に係る液晶表示装置をモバイル型のパーソナルコ
ンピュータ（情報処理装置）に適用した例を示す斜視図
である。同図において、パーソナルコンピュータ１１０
０は、キーボード１１０２を備えた本体部１１０４と、
本実施形態に係る液晶表示装置１１０６を含んで構成さ
れている。本実施形態に係る製造方法は、図１３に示す
ような画面サイズの大きな液晶表示装置を製造する場合
に特に好適である。
【００９８】なお、本実施形態の液晶表示装置を含んで
構成される電子機器としては、図１３のパーソナルコン
ピュータの他にも、ディジタルスチルカメラ、電子ブッ
ク、電子ペーパ、液晶テレビ、ビューファインダ型、モ
ニタ直視型のビデオテープレコーダ、カーナビゲーショ
ン装置、ページャ、電子手帳、電卓、ワードプロセッ
サ、ワークステーション、テレビ電話、ＰＯＳ端末、タ
ッチパネルを備えた機器など種々のものが挙げられる。
構成される電子機器としては、図１３のパーソナルコン
ピュータの他にも、ディジタルスチルカメラ、電子ブッ
ク、電子ペーパ、液晶テレビ、ビューファインダ型、モ
ニタ直視型のビデオテープレコーダ、カーナビゲーショ
ン装置、ページャ、電子手帳、電卓、ワードプロセッ
サ、ワークステーション、テレビ電話、ＰＯＳ端末、タ
ッチパネルを備えた機器など種々のものが挙げられる。
【００９９】
【発明の効果】以上説明したように、本発明によれば、
ＣＶＤ法やスパッタリング法などの気相堆積法とフォト
リソグラフィ法を組み合わせて成膜する従来プロセスを
行う回数を少なくして製造プロセスを簡略化し、製造時
間を短縮することが可能となる。また、囲繞膜による壁
を設けることにより、液体材料を塗布する範囲を最小限
に抑えることができるので原料の使用効率がよく、エッ
チングの回数が少なくなることから廃棄物の量を減らし
て処理コストを削減することが可能となる。したがっ
て、デバイスの製造コストの低減を図ることが可能とな
る。また、本発明の製造方法を適用することにより、デ
バイスの低コスト化を図ることが可能となる。また、囲
繞膜に遮光性を持たせることにより、囲繞膜の下側に形
成される薄膜トランジスタなどの薄膜素子への光照射に
よる誤動作や出力特性の変化などの不都合を回避する遮
光膜としての機能を囲繞膜に兼ねさせることが可能とな
る。これにより、遮光膜を別途形成する工程が不要とな
るため、製造プロセスを簡略化して製造コストの低減を
図ることが可能となる。
ＣＶＤ法やスパッタリング法などの気相堆積法とフォト
リソグラフィ法を組み合わせて成膜する従来プロセスを
行う回数を少なくして製造プロセスを簡略化し、製造時
間を短縮することが可能となる。また、囲繞膜による壁
を設けることにより、液体材料を塗布する範囲を最小限
に抑えることができるので原料の使用効率がよく、エッ
チングの回数が少なくなることから廃棄物の量を減らし
て処理コストを削減することが可能となる。したがっ
て、デバイスの製造コストの低減を図ることが可能とな
る。また、本発明の製造方法を適用することにより、デ
バイスの低コスト化を図ることが可能となる。また、囲
繞膜に遮光性を持たせることにより、囲繞膜の下側に形
成される薄膜トランジスタなどの薄膜素子への光照射に
よる誤動作や出力特性の変化などの不都合を回避する遮
光膜としての機能を囲繞膜に兼ねさせることが可能とな
る。これにより、遮光膜を別途形成する工程が不要とな
るため、製造プロセスを簡略化して製造コストの低減を
図ることが可能となる。
【図１】一実施形態の液晶表示装置の構成を概略的に示
す図である。
す図である。
【図２】画素部の具体的な構成例を示す図である。
【図３】画素部の具体的な構造を示す図である。
【図４】本実施形態の製造方法について説明する説明図
である。
である。
【図５】本実施形態の製造方法について説明する説明図
である。
である。
【図６】本実施形態の製造方法について説明する説明図
である。
である。
【図７】本実施形態の製造方法について説明する説明図
である。
である。
【図８】本実施形態の製造方法について説明する説明図
である。
である。
【図９】本実施形態の製造方法について説明する説明図
である。
である。
【図１０】画素電極を先に形成し、その上にカラーフィ
ルタを形成する場合の形成工程について説明する説明図
である。
ルタを形成する場合の形成工程について説明する説明図
である。
【図１１】カラーフィルタとしての機能を備えた画素電
極（ＣＦ／画素電極）を形成する場合の形成工程につい
て説明する説明図である。
極（ＣＦ／画素電極）を形成する場合の形成工程につい
て説明する説明図である。
【図１２】液滴吐出法によって非晶質シリコン膜を形成
する場合の形成工程を説明する図である。
する場合の形成工程を説明する図である。
【図１３】液晶表示装置をモバイル型のパーソナルコン
ピュータ（情報処理装置）に適用した例を示す斜視図で
ある。
ピュータ（情報処理装置）に適用した例を示す斜視図で
ある。
１０ ガラス基板
１２ ゲート線（走査線）
１３ ゲート電極
１４ 容量線
１６ ゲート絶縁膜
１８、１８ａ チャネル領域
２０ ポリイミド膜
２２ ソース／ドレイン領域
２３、２３ａ カラーフィルタ
２４、２４ａ 画素電極
２５ ＣＦ／画素電極
２６ データ線（ソース線）
２８、２９ 接続部
３０ 反射防止膜
１００ 画素部
１０２ 画素領域
１２０ 着色層
１２１ 非着色層
Ｔ 薄膜トランジスタ
─────────────────────────────────────────────────────
フロントページの続き
Ｆターム(参考） 2H091 FA02Y FA34Y FB03 FC12
GA02 GA13 LA12 LA15
2H092 JA26 JA34 JA37 JA41 JB22
JB31 JB51 JB56 JB61 KB04
MA05 MA07 MA13 MA18 NA27
NA29
Claims (27)
- 【請求項１】 少なくともデバイスの一部の要素を液体
材料を使用して成膜するデバイスの製造方法であって、 基板上にデバイスを構成する複数の要素の領域を割り当
てる工程と、 前記複数の要素の領域のうち、少なくとも液体材料を使
用する要素の領域の外周を壁で囲むとともに、それ以外
の領域を覆う囲繞膜を形成する囲繞膜形成工程と、 前記壁によって囲まれた領域に前記液体材料を塗布し、
熱処理を加えて成膜する成膜工程と、を含み、 前記囲繞膜は、遮光性を有するように形成される、デバ
イスの製造方法。 - 【請求項２】前記デバイスは、カラーフィルタと画素電
極を含んで構成される画素領域を含み、 前記囲繞膜形成工程は、前記画素領域を形成すべき第１
の領域の外周を壁で囲み、それ以外の領域を覆う囲繞膜
を形成し、 前記成膜工程は、前記第１の領域内に、液体材料を用い
て前記カラーフィルタ及び前記画素電極を形成する画素
領域形成工程を含む、請求項１に記載のデバイスの製造
方法。 - 【請求項３】前記デバイスは、前記画素電極が形成され
た前記基板と、対向電極が形成された対向基板を所定間
隔で配置し、基板間に液晶層を挟んで構成される液晶表
示装置であり、 前記囲繞膜形成工程に先立って、前記画素電極と前記対
向電極によって前記液晶層に印加された電圧を所定時間
だけほぼ一定に維持するための蓄積容量を構成するため
の容量線を前記基板上に形成する容量線形成工程を更に
含み、 前記容量線は、前記画素領域とその周囲の前記壁との境
界に沿って、前記境界及びその近傍を覆うように形成さ
れる、請求項２に記載のデバイスの製造方法。 - 【請求項４】前記デバイスは、前記基板上にゲート電
極、ゲート絶縁膜、チャネル領域及びソース／ドレイン
領域を順に積層して形成される薄膜トランジスタを更に
含んでおり、 前記囲繞膜形成工程は、前記ゲート電極、前記ゲート絶
縁膜及び前記チャネル領域が形成された後の前記基板上
に、前記第１の領域の外周と、前記ソース／ドレイン領
域を形成すべき第２の領域の外周のそれぞれを壁で囲
み、それ以外の領域を覆う囲繞膜を形成し、 前記成膜工程は、前記第２の領域内に、液体材料を用い
て前記ソース／ドレイン領域となる半導体膜を形成する
半導体膜形成工程を更に含む、請求項２又は３に記載の
デバイスの製造方法。 - 【請求項５】前記半導体膜は、ケイ素化合物及びドーパ
ント源を含有する液体材料を用いて形成される、請求項
４に記載のデバイスの製造方法。 - 【請求項６】前記デバイスは、前記薄膜トランジスタに
電流を供給するための配線を更に含み、 前記囲繞膜形成工程は、前記第１及び第２の領域の外周
と、前記配線を形成すべき第３の領域の外周のそれぞれ
を壁で囲み、それ以外の領域を覆う囲繞膜を形成し、 前記成膜工程は、前記第３の領域内に、液体材料を用い
て前記配線となる導電膜を形成する配線形成工程を更に
含む、請求項４又は５に記載のデバイスの製造方法。 - 【請求項７】前記導電膜は、導電性微粒子を含有する液
体材料を用いて形成される、請求項６に記載のデバイス
の製造方法。 - 【請求項８】更に、前記ソース／ドレイン領域及び前記
配線の上面を覆い、入射光の反射を抑制する反射防止膜
を形成する反射防止膜形成工程を含む、請求項７に記載
のデバイスの製造方法。 - 【請求項９】前記画素領域形成工程は、前記第１の領域
内に第１の液体材料を塗布し、熱処理を加えて前記カラ
ーフィルタを形成した後に、前記第１の領域内に第２の
液体材料を塗布し、熱処理を加えて前記画素電極を形成
する、請求項２乃至８のいずれかに記載のデバイスの製
造方法。 - 【請求項１０】前記画素領域形成工程は、前記第１の領
域内に第１の液体材料を塗布し、熱処理を加えて前記画
素電極を形成した後に、前記第１の領域内に第２の液体
材料を塗布し、熱処理を加えて前記カラーフィルタを形
成する、請求項２乃至８のいずれかに記載のデバイスの
製造方法。 - 【請求項１１】前記画素領域形成工程は、前記第１の領
域内に液体材料を塗布して熱処理を加え、前記カラーフ
ィルタと前記画素電極のそれぞれの機能を兼ね備える機
能膜を形成する、請求項２乃至８のいずれかに記載のデ
バイスの製造方法。 - 【請求項１２】前記囲繞膜は、暗色の着色材料を混入し
た熱硬化型のポリイミド前駆体を前記基板上に塗布し、
熱処理を加えることにより形成される暗色のポリイミド
膜である、請求項１乃至１１のいずれかに記載のデバイ
スの製造方法。 - 【請求項１３】前記囲繞膜は、暗色の着色材料を混入し
た光硬化型のポリイミド前駆体を前記基板上に塗布し、
光照射を行うことにより形成される暗色のポリイミド膜
である、請求項１乃至１１のいずれかに記載のデバイス
の製造方法。 - 【請求項１４】前記囲繞膜形成工程は、前記基板上に絶
縁膜を形成し、この絶縁膜に前記液体材料を使用する要
素の領域を露出する開口部を形成することにより、前記
囲繞膜を形成する、請求項１乃至１３のいずれかに記載
のデバイスの製造方法。 - 【請求項１５】前記液体材料は、液滴吐出法を用いて供
給される、請求項１乃至１４のいずれかに記載のデバイ
スの製造方法。 - 【請求項１６】基板上に形成される複数の要素を含んで
構成されるデバイスであって、 前記複数の要素のうち、少なくとも一部の要素の外周を
壁で囲み、それ以外の要素を覆うように囲繞膜が設けら
れており、 前記囲繞膜は、遮光性を有する部材によって形成されて
いる、デバイス。 - 【請求項１７】前記囲繞膜による壁によって囲まれる前
記一部の要素は、液体材料を用いて形成されるものであ
る、請求項１６に記載のデバイス。 - 【請求項１８】前記一部の要素は、カラーフィルタと画
素電極を含んで構成される画素領域であり、 前記囲繞膜は、少なくとも前記画素領域の外周を壁で囲
むように設けられている、請求項１６又は１７に記載の
デバイス。 - 【請求項１９】前記デバイスは、前記画素電極が形成さ
れた前記基板と、対向電極が形成された対向基板を所定
間隔で配置し、基板間に液晶層を挟んで構成される液晶
表示装置であり、 前記画素電極と前記対向電極によって前記液晶層に印加
された電圧を所定時間だけほぼ一定に維持するための蓄
積容量を構成するための容量線を含み、 前記容量線は、前記画素領域とその周囲の前記壁との境
界に沿って、前記境界及びその近傍を覆うように形成さ
れている、請求項１８に記載のデバイス。 - 【請求項２０】前記画素領域は、前記カラーフィルタ上
に前記画素電極を重ねて形成されている、請求項１８又
は１９に記載のデバイス。 - 【請求項２１】前記画素領域は、前記画素電極上に前記
カラーフィルタを重ねて形成されている、請求項１８又
は１９に記載のデバイス。 - 【請求項２２】前記画素領域は、前記カラーフィルタと
前記画素電極のそれぞれの機能を兼ね備える機能膜によ
って形成されている、請求項１８又は１９に記載のデバ
イス。 - 【請求項２３】前記基板上にゲート電極、ゲート絶縁
膜、チャネル領域及びソース／ドレイン領域を順に積層
して形成されており、前記画素電極又は前記機能膜を駆
動する薄膜トランジスタを更に備え、 前記囲繞膜は、前記画素領域の外周と、前記ソース／ド
レイン領域の外周のそれぞれを壁で囲むように形成され
ている、請求項１６乃至２０のいずれかに記載のデバイ
ス。 - 【請求項２４】前記薄膜トランジスタに電流を供給する
ための配線を更に備え、 前記囲繞膜は、前記画素領域、前記ソース／ドレイン領
域及び前記配線のそれぞれの外周を壁で囲むように形成
されている、請求項２１に記載のデバイス。 - 【請求項２５】前記囲繞膜は、暗色の着色材料を混入し
て形成されたポリイミド膜である、請求項１６乃至２４
のいずれかに記載のデバイス。 - 【請求項２６】請求項１乃至１５のいずれかに記載のデ
バイスの製造方法により製造されたことを特徴とするデ
バイス。 - 【請求項２７】請求項１６乃至２６のいずれかに記載の
デバイスを備える電子機器。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002119969A JP3787839B2 (ja) | 2002-04-22 | 2002-04-22 | デバイスの製造方法、デバイス及び電子機器 |
| US10/420,335 US7208764B2 (en) | 2002-04-22 | 2003-04-22 | Liquid crystal display device having partition walls |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002119969A JP3787839B2 (ja) | 2002-04-22 | 2002-04-22 | デバイスの製造方法、デバイス及び電子機器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003315829A true JP2003315829A (ja) | 2003-11-06 |
| JP3787839B2 JP3787839B2 (ja) | 2006-06-21 |
Family
ID=29536323
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002119969A Expired - Fee Related JP3787839B2 (ja) | 2002-04-22 | 2002-04-22 | デバイスの製造方法、デバイス及び電子機器 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US7208764B2 (ja) |
| JP (1) | JP3787839B2 (ja) |
Cited By (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004246289A (ja) * | 2003-02-17 | 2004-09-02 | Chunghwa Picture Tubes Ltd | インクジェット式カラーフィルタを備える液晶ディスプレイおよびその製造方法 |
| WO2005047967A1 (en) * | 2003-11-14 | 2005-05-26 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device and method for manufacturing the same |
| JP2006013480A (ja) * | 2004-05-28 | 2006-01-12 | Semiconductor Energy Lab Co Ltd | 薄膜トランジスタ、表示装置及びそれらの作製方法、並びにテレビジョン装置 |
| JP2006078859A (ja) * | 2004-09-10 | 2006-03-23 | Future Vision:Kk | 表示装置用の基板およびこの基板を用いた表示装置 |
| JP2006084673A (ja) * | 2004-09-15 | 2006-03-30 | Future Vision:Kk | 配線形成基板及びそれを用いた表示装置 |
| JP2007017820A (ja) * | 2005-07-11 | 2007-01-25 | Future Vision:Kk | 表示装置とその製造方法 |
| CN100346277C (zh) * | 2004-03-31 | 2007-10-31 | 友达光电股份有限公司 | 阻抗式指纹采集触摸屏面板及其像素结构 |
| JP2008129303A (ja) * | 2006-11-21 | 2008-06-05 | Hitachi Displays Ltd | 液晶表示装置とその製造方法 |
| US7859187B2 (en) | 2003-11-14 | 2010-12-28 | Semiconductor Energy Laboratory Co., Ltd. | Display device and method for fabricating the same |
| JP2013030730A (ja) * | 2011-06-20 | 2013-02-07 | Sony Corp | 半導体素子およびその製造方法、表示装置ならびに電子機器 |
| US8912546B2 (en) | 2004-05-28 | 2014-12-16 | Semiconductor Energy Laboratory Co., Ltd. | Thin film transistor and display device |
| WO2015081652A1 (zh) * | 2013-12-05 | 2015-06-11 | 京东方科技集团股份有限公司 | 阵列基板及其制作方法、显示装置 |
| KR101566430B1 (ko) * | 2009-03-31 | 2015-11-06 | 삼성디스플레이 주식회사 | 액정 표시 장치 |
Families Citing this family (22)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3965562B2 (ja) * | 2002-04-22 | 2007-08-29 | セイコーエプソン株式会社 | デバイスの製造方法、デバイス、電気光学装置及び電子機器 |
| JP4042099B2 (ja) * | 2002-04-22 | 2008-02-06 | セイコーエプソン株式会社 | デバイスの製造方法、デバイス及び電子機器 |
| KR100846006B1 (ko) * | 2003-11-28 | 2008-07-11 | 니폰 제온 가부시키가이샤 | 액티브 매트릭스 표시 장치 및 박막 트랜지스터 집적 회로 장치 |
| TWI366701B (en) * | 2004-01-26 | 2012-06-21 | Semiconductor Energy Lab | Method of manufacturing display and television |
| US7371625B2 (en) * | 2004-02-13 | 2008-05-13 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof, liquid crystal television system, and EL television system |
| JP2006065020A (ja) * | 2004-08-27 | 2006-03-09 | Seiko Epson Corp | アクティブマトリクス基板の製造方法、アクティブマトリクス基板、電気光学装置並びに電子機器 |
| JP4096933B2 (ja) * | 2004-09-30 | 2008-06-04 | セイコーエプソン株式会社 | パターンの形成方法 |
| JP4371997B2 (ja) * | 2004-12-22 | 2009-11-25 | シャープ株式会社 | 表示装置用基板及びその製造方法 |
| US7579224B2 (en) * | 2005-01-21 | 2009-08-25 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing a thin film semiconductor device |
| JP4200981B2 (ja) * | 2005-05-16 | 2008-12-24 | セイコーエプソン株式会社 | バンク構造、配線パターン形成方法、デバイス、電気光学装置、及び電子機器 |
| JP4507978B2 (ja) * | 2005-05-16 | 2010-07-21 | セイコーエプソン株式会社 | 膜パターンの形成方法 |
| US20070238035A1 (en) * | 2006-04-07 | 2007-10-11 | Micron Technology, Inc. | Method and apparatus defining a color filter array for an image sensor |
| JP4325643B2 (ja) * | 2006-06-08 | 2009-09-02 | セイコーエプソン株式会社 | 電気光学装置の製造方法及び電気光学装置 |
| TWI331231B (en) * | 2006-08-04 | 2010-10-01 | Au Optronics Corp | Color filter and frbricating method thereof |
| KR101534007B1 (ko) * | 2008-04-14 | 2015-07-06 | 삼성디스플레이 주식회사 | 액정 표시 장치 및 그 제조 방법 |
| KR20090110099A (ko) * | 2008-04-17 | 2009-10-21 | 삼성전자주식회사 | 박막 트랜지스터 표시판, 이의 제조 방법 및 이를 포함하는평판 표시 장치 |
| CN101762922B (zh) * | 2008-12-24 | 2012-05-30 | 京东方科技集团股份有限公司 | 触摸式电子纸及其制造方法 |
| KR101113467B1 (ko) * | 2010-04-01 | 2012-02-29 | 삼성모바일디스플레이주식회사 | 터치 스크린 패널 |
| KR101666368B1 (ko) * | 2010-05-20 | 2016-10-25 | 삼성디스플레이 주식회사 | 표시 기판, 표시 장치 및 이의 제조 방법 |
| CN105810642B (zh) * | 2014-12-31 | 2018-09-07 | 鸿富锦精密工业（深圳）有限公司 | 薄膜晶体管基板、其制作方法及显示面板 |
| KR102549171B1 (ko) * | 2017-07-12 | 2023-06-30 | 삼성전자주식회사 | 발광소자 패키지 및 이를 이용한 디스플레이 장치 |
| CN110148678A (zh) * | 2019-04-29 | 2019-08-20 | 深圳市华星光电半导体显示技术有限公司 | 辅助电极转移结构及显示面板的制作方法 |
Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09258199A (ja) * | 1996-03-25 | 1997-10-03 | Sharp Corp | アクティブマトリクス基板およびその製造方法ならびに液晶表示装置 |
| JPH09292633A (ja) * | 1996-02-27 | 1997-11-11 | Canon Inc | カラー液晶表示装置の製造方法 |
| JPH10133194A (ja) * | 1996-10-31 | 1998-05-22 | Seiko Epson Corp | カラーフィルター、液晶表示装置およびその製造方法 |
| JPH10170712A (ja) * | 1996-12-13 | 1998-06-26 | Canon Inc | カラーフィルタ基板及びその製造方法、該基板を用いた液晶素子 |
| JPH10186412A (ja) * | 1996-12-26 | 1998-07-14 | Seiko Epson Corp | アクティブマトリクス液晶表示装置およびその製造方法 |
| JP2000098368A (ja) * | 1998-09-25 | 2000-04-07 | Canon Inc | アクティブマトリクス基板とその製造方法、該基板を用いた液晶素子 |
| JP2001042313A (ja) * | 1999-07-28 | 2001-02-16 | Nec Corp | カラーフィルタを備えた液晶表示パネル用基板の製造方法 |
| JP2001242476A (ja) * | 2000-02-29 | 2001-09-07 | Seiko Epson Corp | 液晶装置及びその製造方法、並びに電子機器 |
| JP2002062422A (ja) * | 2000-08-14 | 2002-02-28 | Canon Inc | 光学素子とその製造方法、液晶素子 |
Family Cites Families (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05181117A (ja) * | 1991-12-26 | 1993-07-23 | Semiconductor Energy Lab Co Ltd | 分散型液晶電気光学装置 |
| JPH0915580A (ja) * | 1995-06-29 | 1997-01-17 | Canon Inc | 液晶用カラーフィルターおよびその製造方法ならびに液晶パネル |
| KR100194679B1 (ko) * | 1996-05-21 | 1999-07-01 | 윤종용 | 박막 트랜지스터 및 그 제조 방법 |
| JP3264364B2 (ja) * | 1997-01-21 | 2002-03-11 | シャープ株式会社 | 液晶表示装置の製造方法 |
| JP3566028B2 (ja) | 1997-05-15 | 2004-09-15 | シャープ株式会社 | 液晶表示装置及びその製造方法 |
| JP3541625B2 (ja) * | 1997-07-02 | 2004-07-14 | セイコーエプソン株式会社 | 表示装置及びアクティブマトリクス基板 |
| JPH11190859A (ja) | 1997-12-26 | 1999-07-13 | Toshiba Corp | 液晶表示装置およびその製造方法 |
| US6114088A (en) * | 1999-01-15 | 2000-09-05 | 3M Innovative Properties Company | Thermal transfer element for forming multilayer devices |
| JP3339489B2 (ja) | 1999-03-26 | 2002-10-28 | 富士ゼロックス株式会社 | 薄膜トランジスタ一体型カラーフィルターの製造方法 |
| JP2000284326A (ja) * | 1999-03-30 | 2000-10-13 | Hitachi Ltd | 液晶表示装置とその製造方法 |
| JP2001142064A (ja) | 1999-11-16 | 2001-05-25 | Nec Corp | カラーフィルタを備えた液晶表示パネル用基板の製造方法 |
| JP2001242475A (ja) | 2000-02-29 | 2001-09-07 | Seiko Epson Corp | 液晶装置及びその製造方法、並びに電子機器 |
| JP2001242468A (ja) | 2000-02-29 | 2001-09-07 | Seiko Epson Corp | 液晶装置及びその製造方法、並びに電子機器 |
| JP3564417B2 (ja) * | 2000-05-31 | 2004-09-08 | Ｎｅｃ液晶テクノロジー株式会社 | カラー液晶表示装置及びその製造方法 |
| JP2002098948A (ja) * | 2000-09-20 | 2002-04-05 | Hitachi Ltd | 液晶表示装置の製造方法 |
-
2002
- 2002-04-22 JP JP2002119969A patent/JP3787839B2/ja not_active Expired - Fee Related
-
2003
- 2003-04-22 US US10/420,335 patent/US7208764B2/en not_active Expired - Fee Related
Patent Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09292633A (ja) * | 1996-02-27 | 1997-11-11 | Canon Inc | カラー液晶表示装置の製造方法 |
| JPH09258199A (ja) * | 1996-03-25 | 1997-10-03 | Sharp Corp | アクティブマトリクス基板およびその製造方法ならびに液晶表示装置 |
| JPH10133194A (ja) * | 1996-10-31 | 1998-05-22 | Seiko Epson Corp | カラーフィルター、液晶表示装置およびその製造方法 |
| JPH10170712A (ja) * | 1996-12-13 | 1998-06-26 | Canon Inc | カラーフィルタ基板及びその製造方法、該基板を用いた液晶素子 |
| JPH10186412A (ja) * | 1996-12-26 | 1998-07-14 | Seiko Epson Corp | アクティブマトリクス液晶表示装置およびその製造方法 |
| JP2000098368A (ja) * | 1998-09-25 | 2000-04-07 | Canon Inc | アクティブマトリクス基板とその製造方法、該基板を用いた液晶素子 |
| JP2001042313A (ja) * | 1999-07-28 | 2001-02-16 | Nec Corp | カラーフィルタを備えた液晶表示パネル用基板の製造方法 |
| JP2001242476A (ja) * | 2000-02-29 | 2001-09-07 | Seiko Epson Corp | 液晶装置及びその製造方法、並びに電子機器 |
| JP2002062422A (ja) * | 2000-08-14 | 2002-02-28 | Canon Inc | 光学素子とその製造方法、液晶素子 |
Cited By (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004246289A (ja) * | 2003-02-17 | 2004-09-02 | Chunghwa Picture Tubes Ltd | インクジェット式カラーフィルタを備える液晶ディスプレイおよびその製造方法 |
| US8283216B2 (en) | 2003-11-14 | 2012-10-09 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device and method for manufacturing the same |
| US7964452B2 (en) | 2003-11-14 | 2011-06-21 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device and method for manufacturing the same |
| US7859187B2 (en) | 2003-11-14 | 2010-12-28 | Semiconductor Energy Laboratory Co., Ltd. | Display device and method for fabricating the same |
| WO2005047967A1 (en) * | 2003-11-14 | 2005-05-26 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device and method for manufacturing the same |
| US7795616B2 (en) | 2003-11-14 | 2010-09-14 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device and method for manufacturing the same |
| CN100346277C (zh) * | 2004-03-31 | 2007-10-31 | 友达光电股份有限公司 | 阻抗式指纹采集触摸屏面板及其像素结构 |
| US8912546B2 (en) | 2004-05-28 | 2014-12-16 | Semiconductor Energy Laboratory Co., Ltd. | Thin film transistor and display device |
| JP2006013480A (ja) * | 2004-05-28 | 2006-01-12 | Semiconductor Energy Lab Co Ltd | 薄膜トランジスタ、表示装置及びそれらの作製方法、並びにテレビジョン装置 |
| JP2006078859A (ja) * | 2004-09-10 | 2006-03-23 | Future Vision:Kk | 表示装置用の基板およびこの基板を用いた表示装置 |
| JP2006084673A (ja) * | 2004-09-15 | 2006-03-30 | Future Vision:Kk | 配線形成基板及びそれを用いた表示装置 |
| JP2007017820A (ja) * | 2005-07-11 | 2007-01-25 | Future Vision:Kk | 表示装置とその製造方法 |
| JP4658721B2 (ja) * | 2005-07-11 | 2011-03-23 | 株式会社フューチャービジョン | 表示装置の製造方法 |
| JP2008129303A (ja) * | 2006-11-21 | 2008-06-05 | Hitachi Displays Ltd | 液晶表示装置とその製造方法 |
| KR101566430B1 (ko) * | 2009-03-31 | 2015-11-06 | 삼성디스플레이 주식회사 | 액정 표시 장치 |
| JP2013030730A (ja) * | 2011-06-20 | 2013-02-07 | Sony Corp | 半導体素子およびその製造方法、表示装置ならびに電子機器 |
| WO2015081652A1 (zh) * | 2013-12-05 | 2015-06-11 | 京东方科技集团股份有限公司 | 阵列基板及其制作方法、显示装置 |
| US9515028B2 (en) | 2013-12-05 | 2016-12-06 | Boe Technology Group Co., Ltd. | Array substrate, method of manufacturing the same and display device |
Also Published As
| Publication number | Publication date |
|---|---|
| US7208764B2 (en) | 2007-04-24 |
| US20040005739A1 (en) | 2004-01-08 |
| JP3787839B2 (ja) | 2006-06-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3787839B2 (ja) | デバイスの製造方法、デバイス及び電子機器 | |
| JP3965562B2 (ja) | デバイスの製造方法、デバイス、電気光学装置及び電子機器 | |
| JP4042099B2 (ja) | デバイスの製造方法、デバイス及び電子機器 | |
| CN100374932C (zh) | 滤色片和其制造方法、电光学装置以及电子机器 | |
| US7369207B2 (en) | Liquid crystal display with spacer positioned within a hole of a pixel electrode and a fabricating method thereof | |
| US7777858B2 (en) | Liquid crystal display apparatus and method of forming the same | |
| US7292294B2 (en) | Manufacturing method of color filter on TFT array and manufacturing method of LCD panel | |
| US6859254B2 (en) | Liquid crystal display device and method for fabricating the same | |
| CN100439945C (zh) | 滤色片和其制造方法、电光学装置以及电子机器 | |
| US8120028B2 (en) | Active device array substrate, color filter substrate and manufacturing methods thereof | |
| US7643114B2 (en) | Transflective display device with reflection pattern on the color filter substrate | |
| KR100625027B1 (ko) | 액정표시소자와 그 제조방법 | |
| KR20070024236A (ko) | 액정패널과 액정패널의 제조방법 | |
| JP4154880B2 (ja) | 電気光学装置及びその製造方法 | |
| KR20070107206A (ko) | 컬러필터 기판 및 이를 포함하는 액정 표시판 | |
| KR20030052093A (ko) | 액정표시장치용 잉크젯 방식 반사층 | |
| KR100736629B1 (ko) | 액정 표시 장치용 컬러필터 기판 및 그의 제조 방법 | |
| JP2001004991A (ja) | アクティブマトリクス型液晶表示装置 | |
| KR20070050685A (ko) | 컬러 필터 기판의 제조 방법 및 이를 포함하는 액정 표시장치의 제조 방법 | |
| JP2007140202A (ja) | 液晶表示装置 | |
| JP2007140203A (ja) | 液晶表示装置 | |
| TWI330266B (en) | Color filter and fabrication method thereof | |
| KR20050068886A (ko) | 액정 표시 장치용 어레이 기판 및 그 제조 방법 | |
| KR20060120886A (ko) | 액정표시장치, 그에 사용되는 칼라필터기판 및 이의제조방법 | |
| KR20040024364A (ko) | 액정표시장치 및 그 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050712 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050729 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050909 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060306 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060319 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090407 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100407 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110407 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110407 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120407 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130407 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130407 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140407 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |