CN106125415B - 像素阵列以及像素结构 - Google Patents

Abstract

本发明提供一种像素阵列以及像素结构。像素阵列包括基板、子像素、数据线以及共通电极。子像素设置于基板上，且包含像素电极以及遮蔽电极。数据线设置于子像素之间，且像素电极与数据线之间具有一狭缝。共通电极沿着数据线设置，且共通电极包含彼此电性连接的第一子共通电极以及第二子共通电极，其中共通电极以及遮蔽电极与狭缝重叠设置。

Description

像素阵列以及像素结构

技术领域

本发明关于一种像素阵列以及像素结构，尤指一种具有高对比的液晶显示面板的像素阵列以及像素结构。

背景技术

液晶显示面板由于具有轻薄短小与节能等优点，已被广泛地应用在各式电子产品，如智慧型手机(smart phone)、笔记型电脑(notebook computer)、平板电脑(tabletPC)。为了提供广视角显示效果，一种聚合物稳定配向型(Polymer-Stabilized Alignment,PSA)液晶显示面板已普遍地被用来制作高对比及广视角的显示器，如电视(TV)、监视器(Monitor)、笔记型电脑(notebook computer)与公共讯息传递用的看板(PublicInformation Display)。聚合物稳定配向型液晶显示面板的制作的方式在于液晶材料中加入少许的光固化配向单体，并对液晶材料施加电压使得液晶分子产生预倾角，再适当地照射紫外光使液晶分子的预倾角固定并完成聚合物的稳定。然而，于传统液晶显示面板中，为了避免像素电极与数据线之间的耦合电容过大，像素电极与数据线之间会有一间隙，因此在暗态时，像素电极并无法控制对应间隙的液晶分子，光线容易从间隙泄漏出，造成暗态漏光。尽管间隙可通过黑色矩阵遮蔽，但如此设计则会限缩像素的开口率。

在此现有技术部份中公开的上述内容仅是为了加强对本发明背景的理解。因此，其可能包括不构成现有技术的任何部分且不构成现有技术可能对本领域具有通常知识者给出启示的内容。

发明内容

本发明的目的之一在于提供一种像素阵列以及像素结构，其通过错位设置像素电极的第一部分与第二部分并搭配弯折结构的遮蔽电极与共通电极以提升像素的开口率，并避免数据线与像素电极之间产生暗态漏光。

本发明的一实施例提供一种像素阵列，包括基板、第一子像素、第二子像素、第一数据线以及共通电极。第一子像素设置于基板上，其中第一子像素包含一第一像素电极以及一第一遮蔽电极。第二子像素设置于基板上，并与第一子像素彼此相邻，其中第二子像素包含一第二像素电极以及一第二遮蔽电极。第一数据线位于第一子像素与第二子像素之间，其中第一像素电极与第一数据线之间具有一第一狭缝，且第二像素电极与第一数据线之间具有一第二狭缝。共通电极沿着第一数据线设置，共通电极包含彼此电性连接的一第一子共通电极以及一第二子共通电极，其中第一子共通电极和第一遮蔽电极与第一狭缝遮蔽重叠设置，以及第二子共通电极和第二遮蔽电极与第二狭缝重叠设置。

本发明的另一实施例提供一种像素结构，包括第一基板、扫描线、数据线、主动元件、第一遮蔽电极、像素电极以及共通电极。扫描线设置于第一基板上。数据线与扫描线交错设置，其中数据线沿一方向延伸，且数据线沿其延伸方向上具有彼此相对的一第一侧与一第二侧。主动元件与扫描线和数据线电性连接。第一遮蔽电极设置于第一基板上，第一遮蔽电极包括一第一条状部、一第二条状部以及一第一连接部，其中第一连接部的两端分别与第一条状部和第二条状部连接，藉此第一连接部与第一条状部和第二条状部分别形成一弯折结构。像素电极与主动元件电性连接，像素电极包括一第一部分与一第二部分，分别设置于第一连接部的两侧，第一部分具有彼此相对的一第一边与一第二边，第二部分具有彼此相对的一第三边与一第四边，第一边连接第三边，第二边连接第四边，其中第一条状部与像素电极的第一边重叠设置，第二条状部与像素电极的第四边重叠设置，并且数据线与像素电极的第三边之间无狭缝。共通电极沿着数据线设置，其中共通电极包含彼此电性连接的一第一子共通电极以及一第二子共通电极，第一子共通电极与数据线的第一侧重叠设置，以及第二子共通电极与数据线的第二侧重叠设置。

附图说明

图1绘示了本发明第一实施例的像素阵列的俯视示意图。

图2绘示了沿着图1剖线A-A’的剖面示意图。

图3绘示了沿着图1剖线B-B’的剖面示意图。

图4绘示了本发明第一实施例的像素阵列的数据线、扫描线与子像素的俯视示意图。

图5绘示了本发明第一实施例的像素阵列的共通电极与数据线的俯视示意图。

图6绘示了本发明第一实施例的像素结构的俯视示意图。

图7与图8绘示了本发明第一实施例的另一变化实施例的像素阵列分别对应剖线A-A’与B-B’的剖面示意图。

图9绘示了本发明第二实施例的像素阵列对应剖线A-A’的剖面示意图。

图10绘示了本发明第三实施例的像素阵列的俯视示意图。

图11绘示了本发明第四实施例的像素阵列的俯视示意图。

其中，附图标记：

AD 主动元件 AR1 第一配向区

AR2 第二配向区 BE1 第一分支电极

BE2 第二分支电极 BM 黑色矩阵

CF、CF’ 彩色滤光片 CE 共通电极

CE1 第一共通电极 CE2 第二共通电极

CTE 对向电极 CEB 桥接部

CEC 共通连接部 D1 第一方向

D2 第二方向 DL 数据线

DL1 第一数据线 DL2 第二数据线

DL3 第三数据线 DLS1 第一侧

DLS2 第二侧 DM 显示介质

IN1、IN2 绝缘层 ME1 第一主干电极

ME2 第二主干电极 P1、P1’ 第一部分

P2、P2’ 第二部分 PA、PA’、PA” 像素阵列

PS、PS’、PS” 像素结构 PS1 第一像素结构

PS2 第二像素结构 PS3、PS3’ 第三像素结构

PE 像素电极 PE1 第一像素电极

PE2 第二像素电极 PE3、PE3’ 第三像素电极

Sub1 第一基板 Sub2 第二基板

SP 子像素 SP1 第一子像素

SP2 第二子像素 SP3、SP3’ 第三子像素

SL 扫描线 S1、S1’ 第一边

S2、S2’ 第二边 S3、S3’ 第三边

S4、S4’ 第四边 SE 遮蔽电极

SE1 第一遮蔽电极 SE2 第二遮蔽电极

SE3、SE3’ 第三遮蔽电极 SEP1 第一条状部

SEP2 第二条状部 SEP3 第三条状部

SEP4 第四条状部 SEP1’ 第五条状部

SEP2’ 第六条状部 SEC1 第一连接部

SEC2 第二连接部 SEC3 第三连接部

ST1 第一狭缝 ST2 第二狭缝

ST3 第三狭缝 ST4 第四狭缝

ST5 第五狭缝 ST6 第六狭缝

SBE1 第一子分支电极 SBE2 第二子分支电极

SBE3 第三子分支电极 SBE4 第四子分支电极

SCE1、SCE1’ 第一子共通电极 SCE2、SCE2’ 第二子共通电极

O 开口 Z 垂直投影方向

D 漏极 G 栅极

S 源极

具体实施方式

为使熟悉本发明所属技术领域的一般技艺者能更进一步了解本发明，下文特列举本发明的较佳实施例，并配合所附图式，详细说明本发明的构成内容及所欲达成的功效。

请参考图1至图3，图1绘示了本发明第一实施例的像素阵列的俯视示意图，图2绘示了沿着图1剖线A-A’的剖面示意图，图3绘示了沿着图1剖线B-B’的剖面示意图。如图1至图3所示，本实施例所提供的像素阵列PA可包括多个像素结构PS，呈阵列方式排列。为清楚显示像素阵列PA，图1仅以三个排列于同一行(即排列于第一方向D1上)的像素结构PS示意，但本发明不以此为限。像素结构PS可包括第一基板Sub1、数据线DL、扫描线SL、子像素SP与共通电极CE。数据线DL大体上沿第一方向D1设置，扫描线SL大体上沿第二方向D2设置，且数据线DL与扫描线SL彼此交错设置，并定义出子像素SP。数据线DL与扫描线SL可通过一绝缘层IN1彼此电性绝缘。举例而言，第一方向D1可与第二方向D2垂直，但不限于此。于本发明中，与第一方向的D1锐角夹角在10度以内的延伸方向均可视为大体上沿第一方向D1设置。于本实施例中，像素结构PS可另包括第二基板Sub2与显示介质DM。第一基板Sub1与第二基板Sub2彼此相对设置，且显示介质DM设置于第一基板Sub1与第二基板Sub2之间。第一基板Sub1与第二基板Sub2可分别包括透明基板例如玻璃基板、塑胶基板、石英基板、蓝宝石基板或其他适合的硬质基板或可挠式基板。本实施例的数据线DL、扫描线SL与子像素SP设置于第一基板Sub1与显示介质DM之间的第一基板Sub1上，但不限于此。另外，第二基板Sub2可例如为一彩色滤光片基板，包含对向电极CTE、彩色滤光层CF以及黑色矩阵BM，且显示介质DM包括一聚合物稳定配向液晶层，使像素阵列PA可应用于液晶显示面板中，但本发明不限于此。

子像素SP可包括主动元件AD、遮蔽电极SE及像素电极PE。主动元件AD可例如为薄膜晶体管元件，其栅极G、源极S与漏极D分别与对应的扫描线SL、对应的数据线DL以及像素电极PE电性连接。遮蔽电极SE可用以遮蔽(shielding)像素电极PE与数据线DL之间的暗态漏光并降低像素电极PE与数据线DL之间的电容耦合程度。像素电极PE可通过另一绝缘层IN2与数据线DL电性绝缘。

为清楚说明各像素结构PS以及相邻的像素结构PS之间的配置关系，下文以排列于同一行且彼此相邻的第一像素结构PS1与第二像素结构PS2为例，但不限于此。请进一步参考图4，且一并参考图1至图3。图4绘示了本发明第一实施例的像素结构的数据线、扫描线与子像素的俯视示意图。如图4所示，第一像素结构PS1与第二像素结构PS2的子像素SP分别为第一子像素SP1与第二子像素SP2。第一子像素SP1与第二子像素SP2的遮蔽电极SE分别为第一遮蔽电极SE1与第二遮蔽电极SE2，第一子像素SP1与第二子像素SP2的像素电极PE分别为第一像素电极PE1以及第二像素电极PE2。第一像素结构PS1与第二像素结构PS2的数据线DL分别为第一数据线DL1与第二数据线DL2，第一数据线DL1位于第一子像素SP1与第二子像素SP2之间，且第二子像素SP2的第二遮蔽电极SE2与第二像素电极PE2位于第一数据线DL1与第二数据线DL2之间。

具体而言，第一遮蔽电极SE1可包括第一条状部SEP1、第二条状部SEP2以及第一连接部SEC1，其中第一连接部SEC1的两端分别与第一条状部SEP1和第二条状部SEP2连接，藉此第一连接部SEC1与第一条状部SEP1和第二条状部SEP2形成一弯折结构。精确地说，第一条状部SEP1与第二条状部SEP2分别从第一连接部SEC1的两端点朝相反方向延伸，第一条状部SEP1与第二条状部SEP2可大体上沿第二方向D2设置，以形成类似闪电的形状图案，也可以说是阶梯状。举例而言，第一条状部SEP1与第一连接部SEC1的夹角以及第二条状部SEP2与第一连接部SEC1的夹角可介于75度至105度之间。同样地，第二遮蔽电极SE2可与第一遮蔽电极SE1具有相同的弯折结构，亦即第二遮蔽电极SE2可包括第三条状部SEP3、第四条状部SEP4以及第二连接部SEC2，第二连接部SEC2的两端分别与第三条状部SEP3和第四条状部SEP4连接，藉此第二连接部SEC2与第三条状部SEP3和第四条状部SEP4亦形成与第一遮蔽电极SE1具有相同形状图案的弯折结构。精确地说，第三条状部SEP3与第四条状部SEP4分别从第二连接部SEC2的两端点朝相反方向延伸，且第三条状部SEP3与第四条状部SEP3可大体上沿第二方向D2设置。举例而言，第三条状部SEP3与第二连接部SEC2的夹角以及第四条状部SEP4与第二连接部SEC2的夹角可介于75度至105度之间。于本实施例中，第一遮蔽电极SE1、第二遮蔽电极SE2与扫描线SL由同一图案化金属层所构成，且第一遮蔽电极SE1和第二遮蔽电极SE2与扫描线SL结构上彼此分离。并且，第一遮蔽电极SE1与第二遮蔽电极SE2可分别包括第三连接部SEC3，且第三连接部SEC3以串联方式彼此相连接而形成一共通线。于本实施例中，第一遮蔽电极SE1与第二遮蔽电极SE2的第三连接部SEC3分别与第一条状部SEP1以及第三条状部SEP3连接，而未与第二条状部SEP2以及第四条状部SEP4连接。于另一变化实施例中，遮蔽电极SE亦可与扫描线SL由不同的金属层所构成。

第一像素电极PE1与第二像素电极PE2可分别包括第一部分P1与第二部分P2。第一像素电极PE1的第一部分P1与第二部分P2分别设置于第一连接部SEC1的两侧，同样地第二像素电极PE2的第一部分P1与第二部分P2分别设置于第二连接部SEC2的两侧。第一部分P1具有彼此相对的一第一边S1与一第二边S2，且第二部分P2具有彼此相对的一第三边S3与一第四边S4，其中第一像素电极PE1的第一边S1与第三边S3面对第一数据线DL1，第二边S2与第四边S4面对第三数据线DL3，而第二像素电极PE2的第一边S1与第三边S3面对第二数据线DL2，第二边S2与第四边S4面对第一数据线DL1。第一边S1可连接第三边S3，且第二边S2可连接第四边S4。换句话说，第一数据线DL沿其延伸方向(即第一方向D1)具有彼此相对的一第一侧DLS1与一第二侧DLS2，而第一像素电极PE1邻近第一数据线DL1的第一侧DLS1可包括第一边S1与第三边S3，且第二像素电极PE2邻近第一数据线DL1的第二侧DLS2可包括第二边S2与第四边S4。

具体而言，像素电极PE并非为矩形，而是矩形的第一部分P1与矩形的第二部分P2可于第一方向D1上错位设置，使得第一边S1与第三边S3并非位于同一直线上，且第二边S2与第四边S4并非位于同一直线上。并且，第一边S1通过一转折边与第三边S3连接，同理第二边S2通过另一转折边与第四边S4连接。于本实施例中，第一部分P1设置于第二部分P2与扫描线SL之间。第一像素电极PE1的第一部分P1的第一边S1较第二部分P2的第三边S3远离第一数据线DL1，且第一部分P1的第一边S1与第一数据线DL1于第一基板Sub1的垂直投影方向Z上不重叠，因此第一数据线DL1与第一像素电极PE1的第一边S1之间具有一第一狭缝ST1。也就是，第一边S1与第一数据线DL1之间的间距大于第三边S3与第一数据线DL1之间的间距。第二像素电极PE2的第二部分P2的第四边S4较第一部分P1的第二边S2远离所面对的第一数据线DL1，且第二部分P2的第四边S4与第一数据线DL1于垂直投影方向Z上不重叠，因此第一数据线DL1与第二像素电极PE2的第四边S4之间具有一第二狭缝ST2。也就是，第四边S4与第一数据线DL1之间的间距大于第二边S2与第一数据线DL1之间的间距。于本实施例中，第一像素电极PE1的第二部分P2的第三边S3与第一数据线DL1的第一侧DLS1于垂直投影方向Z上可无间隙，且第一像素电极PE1的第三边S3与第一遮蔽电极SE1于垂直投影方向Z上不重叠。较佳地，第一像素电极PE1的第三边S3与第一数据线DL1面对第三边S3的侧边可在垂直投影方向Z上实质上对齐，意即彼此重叠，以提升像素的开口率，并避免第一数据线DL1与第一像素电极PE1的第二部分P2之间产生漏光。第二像素电极PE2的第一部分P1的第二边S2与第一数据线DL1的第二侧DLS2于垂直投影方向Z上可无间隙，且第二像素电极PE2的第二边S2与第二遮蔽电极SE2于垂直投影方向Z上不重叠。较佳地，第二像素电极PE2的第二边S2与第一数据线DL1面对第二边S2的侧边可在垂直投影方向Z上实质上对齐，意即两者可彼此重叠，以提升像素的开口率，并避免第一数据线与第二像素电极PE2的第一部分P1之间产生漏光。于变化实施例中，第一数据线DL1亦可与第二像素电极PE2的第一部分P1部分重叠，及/或第一数据线DL1亦可与第一像素电极PE1的第二部分P2部分重叠。

请参考图5，且一并参考图1至图3。图5绘示了本发明第一实施例的像素阵列的共通电极与数据线的俯视示意图。如图1至图3与图5所示，第一像素结构PS1与第二像素结构PS2的共通电极CE分别为第一共通电极CE1与第二共通电极CE2，第一共通电极CE1沿着第一数据线DL1设置，且第二共通电极CE2沿着第二数据线DL2设置。第一共通电极CE1与第二共通电极CE2具有相同结构，下文将以第一共通电极CE1与其对应的第一数据线DL1为例来做说明。第一共通电极CE1可包括彼此电性连接的第一子共通电极SCE1以及第二子共通电极SCE2。第一子共通电极SCE1与对应的第一数据线DL1的第一侧DLS1于垂直投影方向Z上重叠设置，且第二子共通电极SCE2与对应的第一数据线DL1的第二侧DLS2重叠设置。

值得说明的是，第一遮蔽电极SE1的第一条状部SEP1与第一像素电极PE1的第一边S1于垂直投影方向Z上彼此重叠设置，且第一遮蔽电极SE1的第一条状部SEP1与对应的第一数据线DL1的第一侧DLS1之间具有一第三狭缝ST3。并且，第一子共通电极SCE1与第一数据线DL1的第一侧DLS1以及第三狭缝ST3于垂直投影方向Z上重叠。藉此，第一条状部SEP1与第一子共通电极SCE1不仅可用以遮蔽第一像素电极PE1的第一部分P1与对应的第一数据线DL1之间的电容耦合效应，还可避免第一数据线DL1与第一像素电极PE1的第一边S1之间的第一狭缝ST1产生漏光，进而提高对比。精确地说，当液晶显示面板在运作时，第一遮蔽电极SE1与第一共通电极CE1会施加共通电压，因此第一数据线DL1传递信号所产生的电场可受到第一遮蔽电极SE1与第一共通电极CE1的吸引而降低对第一像素电极PE1的第一部分P1干扰，进而有效地遮蔽第一像素电极PE1的第一部分P1与对应的第一数据线DL1之间的电容耦合效应。除此之外，由于第一遮蔽电极SE1、第一共通电极CE1与对向电极CTE施加共通电压，因此位于第一条状部SEP1与第一子共通电极SCE1正上方以及第一条状部SEP1与第一子共通电极SCE1之间的显示介质DM中的液晶分子可受到共通电压所产生的电场的控制而避免光线穿透，如此可避免第一数据线DL1与第一边S1之间的第一狭缝ST1产生漏光，特别是在像素呈现暗态时可有效地避免光线泄漏，以提升画面的对比度。较佳地，第一子共通电极SCE1与第一遮蔽电极SE1的第一条状部SEP1可共同将第一狭缝ST1遮蔽，也就是第一共通电极CE1的第一子共通电极SCE1于垂直投影方向Z上与第一遮蔽电极SE1的第一条状部SEP1彼此重叠，以提升遮蔽漏光的效果，并降低第一像素电极PE1与第一数据线DL1之间的电容耦合。同理，与第一像素电极PE1具有相同结构的第二像素电极PE2与第二数据线DL2之间的电容耦合亦可被降低。

同样地，第二遮蔽电极SE2的第四条状部SEP4与第二像素电极PE2的第四边S4于垂直投影方向Z上重叠设置，且第二遮蔽电极SE2的第四条状部SEP4与对应的第一数据线DL1的第二侧DLS2之间具有一第四狭缝ST4。并且，第二子共通电极SCE2与第一数据线DL1的第二侧DLS2以及第四狭缝ST4于垂直投影方向Z上重叠。因此，第四条状部SEP4与第二子共通电极SCE2不仅可用以遮蔽第二像素电极PE2的第二部分P2与对应的第一数据线DL1之间的电容耦合效应，还可避免第一数据线DL1与第二像素电极PE2的第四边S4之间的第二狭缝ST2产生漏光，特别是在像素呈现暗态时可有效地避免光线泄漏，进而提高画面的对比。较佳地，第二子共通电极SCE2与第二遮蔽电极SE2的第四条状部SEP4可共同将第二狭缝ST2遮蔽，也就是第一共通电极CE1的第二子共通电极SCE2于垂直投影方向Z上与第二遮蔽电极SE2的第四条状部SEP4彼此重叠，以提升遮蔽漏光的效果，并降低第二像素电极PE2与第一数据线DL1之间的电容耦合。同理，与第二像素电极PE2具有相同结构的第一像素电极PE1与第三数据线DL3之间的电容耦合亦可被降低。

另外，由于第一像素电极PE1的第三边S3与第一数据线DL1的第一侧DLS1之间在垂直投影方向Z上可无间隙，以避免其间产生漏光，因此第二子共通电极SCE2与对应的第一数据线DL1的第一侧DLS1于垂直投影方向Z上可不重叠设置。并且，由于第二像素电极PE2的第二边S2与第一数据线DL1的第二侧DLS2之间在垂直投影方向Z上可无间隙，以避免其间产生漏光，因此第一子共通电极SCE1与对应的第一数据线DL1的第二侧DLS2于垂直投影方向Z上可不重叠设置。

于本实施例中，第一共通电极CE1可分别另包括一桥接部CEB，横跨对应的第一数据线DL1，并连接于第一子共通电极SCE1与第二子共通电极SCE2之间，使第一子共通电极SCE1、第二子共通电极SCE2以及桥接部CEB构成另一弯折结构。更具体而言，第一子共通电极SCE1的一端除了可通过桥接部CEB与同一第一共通电极CE1的第二子共通电极SCE2连接之外，另一端还可与排列于同一第二方向D2上并相邻的另一共通电极CE的第二子共通电极SCE2连接。并且，第一共通电极CE1与第二共通电极CE2可分别包括共通连接部CEC，使得第一共通电极CE1的第一子共通电极SCE1可通过共通连接部CEC与第二共通电极CE2的第一子共通电极SCE1电性连接，且第一共通电极CE1的第二子共通电极SCE2可通过另一共通连接部CEC与第二共通电极CE2的第二子共通电极SCE2电性连接。藉此，像素阵列PA的共通电极CE可形成一网状结构，且网状结构具有多个开口O，分别对应一个像素结构PS。每个像素电极PE设置于对应的开口O内。值得说明的是，本实施例的第一共通电极CE1与第一像素电极PE1以及第二像素电极PE2可由同一图案化透明导电层所构成，通过错位设置的第一像素电极PE1与第二像素电极PE2，第一共通电极CE1可设置于第一像素电极PE1与第二像素电极PE2之间，并与第一像素电极PE1与第二像素电极PE2分隔开。也就是第一共通电极CE1的第一子共通电极SCE1与第二子共通电极SCE2不仅可在制程可容忍范围内分别以一定间距与两相邻的第一像素电极PE1与第二像素电极PE2分隔开，还可通过桥接部CEB连接，使共通电极CE构成网状结构，进而降低像素阵列PA中共通电极CE的连接电阻。于另一变化实施例中，共通电极CE与像素电极PE亦可由不同的透明导电层所构成。

于本实施例中，像素电极PE可包括四配向区，且第一部分P1对应两配向区，第二部分P2对应另两配向区。下文以第一像素结构PS1为例，但不限于此。具体请参考图6，图6绘示了本发明第一实施例的第一像素结构的俯视示意图。如图6所示，本实施例的第一像素电极PE1的第一部分P1对应至少一第一配向区AR1，第二部分P2对应至少一第二配向区AR2。第一像素电极PE1可包括一第一主干电极ME1、多条第一分支电极BE1以及多条第二分支电极BE2，第一主干电极ME1与第一连接部SEC1于垂直投影方向Z上重叠，且第一分支电极BE1与第二分支电极BE2分别设置于第一主干电极ME1的两侧，以形成至少一第一配向区AR1与至少一第二配向区AR2。具体而言，第一主干电极ME1沿着第一方向D1设置，且第一像素电极PE1可另包括一第二主干电极ME2，沿着第二方向D2设置，并与第一主干电极ME1交错。并且，第一分支电极BE1可区分为第一子分支电极SBE1以及第二子分支电极SBE2，第一子分支电极SBE1与第二子分支电极SBE2分别设置于第二主干电极ME2的两侧，以形成两个第一配向区AR1，且第一配向区AR1具有不同的配向方向。第二分支电极BE2可区分为第三子分支电极SBE3以及第四子分支电极SBE4，第三子分支电极SBE3与第四子分支电极SBE4分别设置于第二主干电极ME2的两侧，以形成两个第二配向区AR2，且第二配向区AR2具有不同的配向方向。第一子分支电极SBE1、第二子分支电极SBE2、第三子分支电极SBE3以及第四子分支电极SBE4可分别不平行于第一主干电极ME1与第二主干电极ME2。第一子分支电极SBE1、第二子分支电极SBE2、第三子分支电极SBE3以及第四子分支电极SBE4可与第一主干电极ME1和第二主干电极ME2形成米字形结构。举例而言，第一子分支电极SBE1、第二子分支电极SBE2、第三子分支电极SBE3以及第四子分支电极SBE4的延伸方向可分别与第一主干电极ME1的延伸方向具有夹角例如45度，但不限于此。于另一变化实施例中，第一像素电极PE1可不包括第二主干电极，而第一分支电极BE1彼此平行，第二分支电极BE2彼此平行，且第一分支电极BE1的延伸方向与第二分支电极BE2的延伸方向对称于第一主干电极ME1，使第一分支电极BE1与第二分支电极BE2分别形成单一第一配向区AR1与单一第二配向区AR2。值得一提的是，由于第一主干电极ME1位于第一配向区AR1与第二配向区AR2之间，因此第一主干电极ME1对应像素的暗区。本实施例的第一连接部SEC1沿着第一主干电极ME1设置，较佳与第一主干电极ME1完全重叠，使得第一连接部SEC1可对应像素的暗区设置，而不会影响像素的显示。

值得说明的是，于本实施例的像素阵列PA的设计中，位于第一数据线DL1的第一侧DLS1与第二侧DLS2的第一像素电极PE1与第二像素电极PE2分别以第二部分P2以及第一部分P1与第一数据线DL1重叠设置，而第一像素电极PE1的第一部分P1以及第二像素电极PE2的第二部分P2则与第一数据线DL1之间具有狭缝，如此可在第一数据线DL1与第一像素电极PE1或第二像素电极PE2之间的耦合电容在容许的范围下，提升像素阵列PA的像素开口率。并且，通过具有弯折结构的第一遮蔽电极SE1与第二遮蔽电极SE2以及第一子共通电极SCE1与第二子共通电极SCE2不仅可遮蔽位于第一数据线DL1的第一侧DLS1的第一狭缝ST1与第二侧DLS2的第二狭缝ST2，还可降低第一数据线DL1与第一像素电极PE1的第一部分P1以及第二像素电极PE2的第二部分P2之间的耦合电容。

本发明的像素结构与像素阵列并不以上述实施例为限。下文将继续揭示本发明的其它实施例或变化实施例，然为了简化说明并突显各实施例或变化实施例之间的差异，下文中使用相同标号标注相同元件，并不再对重复部分作赘述。

请参考图7与图8，图7与图8分别绘示了本发明第一实施例的另一变化实施例的像素结构对应图1的剖线A-A’与B-B’的剖面示意图。如图7与图8所示，本实施例所提供的像素结构PS’的第一共通电极CE1于垂直投影方向Z上可不与第一遮蔽电极SE1重叠设置。具体而言，第一共通电极CE1的第一子共通电极SCE1可不与第一遮蔽电极SE1的第一条状部SEP1重叠设置，且两者之间于垂直投影方向Z上可具有一第五狭缝ST5。第一共通电极CE1的第二子共通电极SCE2可不与第二遮蔽电极SE2的第四条状部SEP4重叠设置，且两者之间于垂直投影方向Z上可具有一第六狭缝ST6。值得说明的是，由于第一遮蔽电极SE1、第一共通电极CE1与对向电极CTE施加共通电压，因此不仅第一遮蔽电极SE1的第一条状部SEP1、第二遮蔽电极SE2的第四条状部SEP4、第一子共通电极SCE1与第二子共通电极SCE2的正上方的液晶分子可受到共通电压所产生的电场的控制而避免光线穿透，并且位于第一遮蔽电极SE1的第一条状部SEP1与第一子共通电极SCE1之间以及位于第二遮蔽电极SE2的第四条状部SEP4与第二子共通电极SCE2之间的液晶分子亦可受到此电场的控制而避免光线穿透，进而避免第一狭缝ST1与第二狭缝ST2产生漏光。

请参考图9，图9绘示了本发明第二实施例的像素阵列对应图1的剖线A-A’的剖面示意图。如图9所示，相较于第一实施例，本实施例所提供的像素结构PS”的彩色滤光片CF’设置于像素电极PE与第一基板Sub1之间，即所谓彩色滤光片于阵列上(color filter onarray,COA)类型的像素结构。举例而言，彩色滤光片CF’可设置于像素电极PE与绝缘层IN2之间。

请参考图10，图10绘示了本发明第三实施例的像素阵列的俯视示意图。如图10所示，本实施例所提供的像素阵列PA’更包括一第三像素结构PS3，其包括第三子像素SP3，设置于第一基板(图未示)上。第三像素结构PS3与第一像素结构PS1排列于同一列(即排列于第二方向D2上)且彼此相邻。因此，第三子像素SP3与第一子像素SP1分别设置于扫描线SL的两侧。于本实施例中，第三子像素SP3包括一第三像素电极PE3以及一第三遮蔽电极SE3，并且第一遮蔽电极SE1与第三遮蔽电极SE3具有相同的形状图案。也就是说，位于两相邻行的像素结构PS的遮蔽电极SE可具有相同的形状图案。本实施例的第一像素结构PS1与第三像素结构PS3可与上述第一实施例的第一像素结构相同，因此不多赘述。

请参考图11，图11绘示了本发明第四实施例的像素阵列的俯视示意图。如图11所示，相较于第三实施例，本实施例所提供的像素阵列PA”的第一遮蔽电极SE1与第三遮蔽电极SE3’的形状图案对称于扫描线SL。具体而言，本实施例的第三像素结构PS3’的第三遮蔽电极SE3’可包括一第五条状部SEP1’、一第六条状部SEP2’、一第一连接部SEC1以及一第三连接部SEC3。第三遮蔽电极SE3’的第五条状部SEP1’与第六条状部SEP2’分别沿着第二方向D2与朝相反方向延伸。第三遮蔽电极SE3’的形状图案与第一遮蔽电极SE1的形状图案对称于扫描线SL。于本实施例中，第五条状部SEP1’连接于第一连接部SEC1与第三连接部SEC3之间。并且，第三像素电极PE3’的第一部分P1’的第一边S1’较第二部分P2’的第三边S3’邻近第一数据线DL1，且第二部分P2’的第四边S4’较第一部分P1’的第二边S2’邻近第三数据线DL3。因此，第三遮蔽电极SE3’的第五条状部SEP1’与第三像素电极PE3’的第二边S2’于垂直投影方向上彼此重叠设置，且第三遮蔽电极SE3’的第六条状部SEP2’与第三像素电极PE3’的第三边S3’于垂直投影方向上彼此重叠设置。另外，第三像素结构PS3’的第一子共通电极SCE1’与第一数据线DL1的第二侧DLS2于垂直投影方向上重叠设置，且第二子共通电极SCE2’与第一数据线DL1的第一侧DLS1重叠设置。

综上所述，于本发明的像素阵列中，位于第一数据线的第一侧与第二侧的第一像素电极与第二像素电极分别以第一像素电极的第二部分以及第二像素电极的第一部分与第一数据线重叠设置，而第一像素电极的第一部分以及第二像素电极的第二部分则与第一数据线之间具有狭缝，如此可在第一数据线与第一像素电极或第二像素电极之间的耦合电容在容许的范围下，提升像素阵列的像素开口率。并且，通过具有弯折结构的第一遮蔽电极与第二遮蔽电极以及第一子共通电极与第二子共通电极不仅可遮蔽位于第一数据线的第一侧的第一狭缝与第二侧的第二狭缝，还可降低第一数据线与第一像素电极的第一部分以及第二像素电极的第二部分之间的耦合电容。

以上所述仅为本发明的较佳实施例，凡依本发明申请专利范围所做的均等变化与修饰，皆应属本发明的涵盖范围。

Claims (17)

1.一种像素阵列，其特征在于，包括：

一基板；

一第一子像素，设置于该基板上，其中该第一子像素包含一第一像素电极以及一第一遮蔽电极；

一第二子像素，设置于该基板上，并与该第一子像素彼此相邻，其中该第二子像素包含一第二像素电极以及一第二遮蔽电极；

一第一数据线，位于该第一子像素与该第二子像素之间，其中该第一数据线沿其延伸方向上具有彼此相对的一第一侧与一第二侧，该第一像素电极邻近该第一数据线的该第一侧包括一第一边与连接该第一边的一第三边，该第二像素电极邻近该第一数据线的该第二侧包括一第二边与连接该第二边的一第四边，该第一像素电极的该第一边与该第一数据线之间具有一第一狭缝，该第二像素电极的该第四边与该第一数据线之间具有一第二狭缝，该第一像素电极的该第三边与该第一数据线彼此重叠，且该第二像素电极的该第二边与该第一数据线彼此重叠；以及

一共通电极，沿着该第一数据线设置，该共通电极包含彼此电性连接的一第一子共通电极以及一第二子共通电极，其中该第一子共通电极和该第一遮蔽电极与该第一狭缝重叠设置，以及该第二子共通电极和该第二遮蔽电极与该第二狭缝遮蔽重叠设置。

2.根据权利要求1所述的像素阵列，其特征在于，该第一数据线沿其延伸方向上具有彼此相对的一第一侧与一第二侧，该第一子共通电极与该第一数据线的第一侧重叠设置，以及该第二子共通电极与该第一数据线的第二侧重叠设置。

3.根据权利要求1所述的像素阵列，其特征在于：

该第一遮蔽电极包括一第一条状部、一第二条状部以及一第一连接部，该第一连接部的两端分别与该第一条状部和该第二条状部连接，藉此该第一连接部与该第一条状部和该第二条状部分别形成一弯折结构；以及

该第二遮蔽电极包括一第三条状部、一第四条状部以及一第二连接部，该第二连接部的两端分别与该第三条状部和该第四条状部连接，藉此该第二连接部与该第三条状部和该第四条状部分别形成一弯折结构。

4.根据权利要求3所述的像素阵列，其特征在于：

其中于该基板的垂直投影方向上，该第一边与该第一条状部彼此重叠；以及

其中于该基板的垂直投影方向上，且该第四边与该第四条状部彼此重叠。

5.根据权利要求4所述的像素阵列，其特征在于：

该第一子共通电极于该基板的垂直投影方向上与该第一数据线的第一侧以及该第一条状部彼此重叠；以及

该第二子共通电极于该基板的垂直投影方向上与该第一数据线的第二侧以及该第四条状部彼此重叠。

6.根据权利要求4所述的像素阵列，其特征在于，该共通电极另包括一桥接部，横跨该第一数据线以连接该第一子共通电极与该第二子共通电极，并且于该基板的垂直投影方向上，该第一子共通电极不与该第一数据线的第二侧重叠以及该第二子共通电极不与该第一数据线的第一侧重叠。

7.根据权利要求1所述的像素阵列，其特征在于，更包括：

一第二数据线，其中该第二像素电极设置于该第一数据线与该第二数据线之间；

一扫描线，与该第一数据线和该第二数据线交错设置；以及

一主动元件，与该扫描线、该第一数据线以及该第一像素电极电性连接。

8.根据权利要求7所述的像素阵列，其特征在于，更包含一第三子像素，设置于该基板上，其中该第三子像素与该第一子像素分别设置于该扫描线的两侧，该第三子像素包含一第三像素电极与一第三遮蔽电极，并且该第一遮蔽电极与该第三遮蔽电极具有相同的形状图案。

9.根据权利要求7所述的像素阵列，其特征在于，更包含一第三子像素，设置于该基板上，其中该第三子像素与该第一子像素分别设置于该扫描线的两侧，该第三子像素包含一第三像素电极与一第三遮蔽电极，并且该第一遮蔽电极的形状图案与该第二遮蔽电极的形状图案对称于该扫描线。

10.一种像素结构，其特征在于，包括：

一第一基板；

一扫描线，设置于该第一基板上；

一数据线，与该扫描线交错设置，其中该数据线沿其延伸方向上具有彼此相对的一第一侧与一第二侧；

一主动元件，与该扫描线和该数据线电性连接；

一遮蔽电极，设置于该第一基板上，该遮蔽电极包括一第一条状部、一第二条状部以及一第一连接部，其中该第一连接部的两端分别与该第一条状部和该第二条状部连接，藉此该第一连接部与该第一条状部和该第二条状部分别形成一弯折结构；

一像素电极，与该主动元件电性连接，该像素电极包括一第一部分与一第二部分，分别设置于该第一连接部的两侧，该第一部分具有彼此相对的一第一边与一第二边，该第二部分具有彼此相对的一第三边与一第四边，该第一边连接该第三边，该第二边连接该第四边，其中该第一条状部与该像素电极的第一边重叠设置，该第二条状部与该像素电极的第四边重叠设置，并且该数据线与该像素电极的第三边之间无狭缝；以及

一共通电极，沿着该数据线设置，其中该共通电极包含彼此电性连接的一第一子共通电极以及一第二子共通电极，该第一子共通电极与该数据线的第一侧重叠设置，以及该第二子共通电极与该数据线的第二侧重叠设置。

11.根据权利要求10所述的像素结构，其特征在于，该遮蔽电极的第一条状部与该数据线之间具有一狭缝。

12.根据权利要求11所述的像素结构，其特征在于，第一子共通电极与该数据线的第一侧以及该狭缝于该第一基板的垂直投影方向上重叠。

13.根据权利要求10所述的像素结构，其特征在于，该像素电极的第三边与该数据线于该第一基板的垂直投影方向上重叠。

14.根据权利要求10所述的像素结构，其特征在于，该共通电极另包括一桥接部，横跨该数据线，并连接于该第一子共通电极与该第二子共通电极。

15.根据权利要求10所述的像素结构，其特征在于，于该第一基板的垂直投影方向上，该遮蔽电极与该像素电极的第二边和第三边不重叠。

16.根据权利要求10所述的像素结构，其特征在于，该像素电极包括一主干电极、多条第一分支电极以及多条第二分支电极，该主干电极与该第一连接部于该第一基板的垂直投影方向上重叠，且该些第一分支电极与该些第二分支电极分别设置于该主干电极的两侧，以形成至少一第一配向区与至少一第二配向区。

17.根据权利要求10所述的像素结构，其特征在于，更包括一第二基板以及一显示介质，该显示介质设置于该第一基板与该第二基板之间。