TWI680537B - 元件基板 - Google Patents

元件基板 Download PDF

Info

Publication number
TWI680537B
TWI680537B TW107130476A TW107130476A TWI680537B TW I680537 B TWI680537 B TW I680537B TW 107130476 A TW107130476 A TW 107130476A TW 107130476 A TW107130476 A TW 107130476A TW I680537 B TWI680537 B TW I680537B
Authority
TW
Taiwan
Prior art keywords
buffer
lines
element substrate
line
layer
Prior art date
Application number
TW107130476A
Other languages
English (en)
Other versions
TW202011521A (zh
Inventor
柯聰盈
Tsung-Ying Ke
藍詠翔
Yung-Hsiang Lan
劉京樺
Jing-hua LIU
康婷
Ting Kang
鄭貴寧
Kuei-Ning Cheng
Original Assignee
友達光電股份有限公司
Au Optronics Corporation
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 友達光電股份有限公司, Au Optronics Corporation filed Critical 友達光電股份有限公司
Priority to TW107130476A priority Critical patent/TWI680537B/zh
Priority to CN201811317756.3A priority patent/CN109326615B/zh
Application granted granted Critical
Publication of TWI680537B publication Critical patent/TWI680537B/zh
Publication of TW202011521A publication Critical patent/TW202011521A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H01L27/1244—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits for preventing breakage, peeling or short circuiting
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

一種元件基板，包括可撓式基板、多條掃描線、多條資料線、第一絕緣層、多個主動元件以及緩衝結構。多條掃描線位於可撓式基板上，且沿著第一方向延伸。多條資料線位於可撓式基板上，且沿著第二方向延伸。第一方向交錯於第二方向。第一絕緣層位於掃描線與資料線之間。多個主動元件電性連接至掃描線以及資料線。緩衝結構位於可撓式基板上，且包括多條第一緩衝線以及多條第二緩衝線。多條第一緩衝線沿著第三方向延伸。多條第二緩衝線沿著第四方向延伸。第三方向交錯於第四方向。

Description

元件基板
本發明是有關於一種元件基板，且特別是有關於一種包括可撓式基板的元件基板。
隨著科技的進展，可撓式電子產品在市面上的出現率逐漸增加，且各種有關的技術也層出不窮。可撓式電子產品通常是先於硬質的基板上製造，於後段製程(Back end of line,BEOL)時再將硬質的基板移除。然而，在移除硬質的基板時，可撓式電子產品容易因為應力拉扯而造成變形，使得可撓式電子產品要與其他元件接合時無法精準對位，影響產品的良率。
本發明提供一種元件基板，可以改善其因為應力拉扯而造成變形的問題。
本發明的至少一實施例提供一種元件基板，包括可撓式基板、多條掃描線、多條資料線、第一絕緣層、多個主動元件以及緩衝結構。多條掃描線位於可撓式基板上，且沿著第一方向延 伸。多條資料線位於可撓式基板上，且沿著第二方向延伸。第一方向交錯於第二方向。第一絕緣層位於掃描線與資料線之間。多個主動元件電性連接至掃描線以及資料線。緩衝結構位於可撓式基板上。緩衝結構包括多條第一緩衝線以及多條第二緩衝線。多條第一緩衝線沿著第三方向延伸。多條第二緩衝線沿著第四方向延伸。第三方向交錯於第四方向。第一方向、第二方向、第三方向以及第四方向互相不同。
基於上述，緩衝結構可以使元件基板所受到的應力分散到二維平面，可以改善元件基板因為應力拉扯而造成變形的問題。
為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。
10、20、30、40、50、60、70、80‧‧‧元件基板
AR‧‧‧主動區
AL‧‧‧配向層
aa’、bb’‧‧‧剖面線
B‧‧‧緩衝結構
B1‧‧‧第一緩衝線
B2‧‧‧第二緩衝線
BR‧‧‧周邊區
CE‧‧‧共用電極
CH‧‧‧半導體通道層
D‧‧‧汲極
DL‧‧‧資料線
DR1‧‧‧第一驅動電路
DR2‧‧‧第二驅動電路
E1、E2、E3、E4‧‧‧方向
G‧‧‧閘極
GI‧‧‧閘絕緣層
H1、H2、O1、O2、O3‧‧‧開口
I0、I1、I2、I3‧‧‧絕緣層
LS‧‧‧感測元件
OL‧‧‧有機發光層
OLED‧‧‧有機發光二極體
PDL‧‧‧畫素定義層
PE‧‧‧畫素電極
PX‧‧‧畫素結構
S‧‧‧源極
SB‧‧‧可撓式基板
SL‧‧‧掃描線
SM‧‧‧遮蔽金屬層
SN‧‧‧感光層
T‧‧‧主動元件
t‧‧‧狹縫
TFE‧‧‧封裝層
X1‧‧‧第一電極
X2‧‧‧第二電極
圖1A是依照本發明的一實施例的一種元件基板的上視示意圖。
圖1B是圖1A的一種元件基板的局部放大示意圖。
圖1C是圖1B剖面線aa’的剖面示意圖。
圖2是依照本發明的一實施例的一種元件基板的上視局部放大示意圖。
圖3是依照本發明的一實施例的一種元件基板的上視局部放大示意圖。
圖4是依照本發明的一實施例的一種元件基板的上視示意圖。
圖5是依照本發明的一實施例的一種元件基板的上視示意圖。
圖6A是依照本發明的一實施例的一種元件基板的上視局部放大示意圖。
圖6B是圖6A剖面線bb’的剖面示意圖。
圖7是依照本發明的一實施例的一種元件基板的剖面示意圖。
圖8是依照本發明的一實施例的一種元件基板的剖面示意圖。
應當理解，儘管術語「第一」、「第二」、「第三」等在本文中可以用於描述各種元件、部件、區域、層及/或部分，但是這些元件、部件、區域、及/或部分不應受這些術語的限制。這些術語僅用於將一個元件、部件、區域、層或部分與另一個元件、部件、區域、層或部分區分開。因此，下面討論的「第一元件」、「部件」、「區域」、「層」或「部分」可以被稱為第二元件、部件、區域、層或部分而不脫離本文的教導。
圖1A是依照本發明的一實施例的一種元件基板的上視示意圖。圖1B是圖1A的一種元件基板的局部放大示意圖。圖1C是圖1B剖面線aa’的剖面示意圖。為了方便說明，圖1A、圖1B以及圖1C分別省略繪示了元件基板的部分構件。
請參考圖1A、圖1B以及圖1C，其中圖1B例如為圖1A中四個畫素結構PX的上視示意圖。元件基板10包括可撓式基板 SB、多條掃描線SL、多條資料線DL、第一絕緣層I1、多個主動元件T以及緩衝結構B。在本實施例中，元件基板10還包括第一驅動電路DR1、第二驅動電路DR2、畫素電極PE、共用電極CE以及配向層AL。
可撓式基板SB舉例而言包括聚醯胺(Polyamide，PA)聚亞醯胺(Polyimide，PI)、聚甲基丙烯酸甲酯(Poly(methyl methacrylate)，PMMA)、聚萘二甲酸乙二醇酯(polyethylene naphthalate，PEN)、聚對苯二甲酸乙二酯(polyethylene terephthalate，PET)、玻璃纖維強化塑膠(fiber reinforced plastics，FRP)、聚醚醚酮(polyetheretherketone，PEEK)、環氧樹脂或其它合適的材料或前述至少二種之組合，但本發明不限於此。此外，可撓式基板SB之材料可為全部是有機材料混合物、有機材料混合無機材料、有機分子與無機分子鍵結而成的材料或是其它合適的材料。可撓式基板SB包括主動區AR以及位於主動區AR至少一側的周邊區BR。
多條掃描線SL、多條資料線DL、第一驅動電路DR1以及第二驅動電路DR2位於可撓式基板SB上。在本實施例中，第一驅動電路DR1以及第二驅動電路DR2位於周邊區BR上，掃描線SL自第二驅動電路DR2的位置延伸進主動區AR，且資料線DL自第一驅動電路DR1的位置延伸進主動區AR，但本發明不以此為限。在一些實施例中，第一驅動電路DR1及/或第二驅動電路DR2也可以設置於主動區AR中。在一些實施例中，第一驅動電 路DR1以及第二驅動電路DR2例如是電路板或是晶片，且藉由多個位於周邊區BR上的接墊(未繪出)而分別電性連接至掃描線SL以及資料線DL，但本發明不以此為限。在一些實施例中，第一驅動電路DR1以及第二驅動電路DR2可以是直接形成於可撓式基板SB上的驅動電路。
掃描線SL沿著第一方向E1延伸。資料線DL沿著第二方向E2延伸。第一方向E1交錯於第二方向E2。在本實施例中，第一方向E1正交於第二方向E2，但本發明不以此為限。
多條掃描線SL以及多條資料線DL定義出多個畫素結構PX。每個畫素結構PX的範圍例如為相鄰的兩條資料線DL之間以及相鄰的兩條掃描線SL之間的範圍。
請參考圖1B與圖1C，主動元件T位於可撓式基板SB的主動區AR上，且電性連接至掃描線SL以及資料線DL。在本實施例中，主動元件T與可撓式基板SB之間還夾有遮蔽金屬層SM以及絕緣層I0。遮蔽金屬層SM重疊於主動元件T，且遮蔽金屬層SM位於主動元件T與可撓式基板SB之間，遮蔽金屬層SM能改善主動元件T的漏電問題。
主動元件T包括半導體通道層CH、閘極G、源極S與汲極D。閘極G電性連接至對應的掃描線SL。半導體通道層CH重疊於閘極G，且閘極G與半導體通道層CH之間夾有閘絕緣層GI。第一絕緣層I1覆蓋閘極G，且第一絕緣層I1位於掃描線SL與資料線DL之間。源極S與汲極D位於第一絕緣層I1上，且分別透 過開口H1、H2而電性連接至半導體通道層CH。開口H1、H2至少貫穿第一絕緣層I1，在本實施例中，開口H1、H2貫穿閘絕緣層GI與第一絕緣層I1。源極S電性連接至對應的資料線DL。
雖然在本實施例中，主動元件T是以頂部閘極型的薄膜電晶體為例，但本發明不以此為限。在其他實施例中，主動元件T也可以是底部閘極型或其他類型的薄膜電晶體，當主動元件T為底部閘極型薄膜電晶體時，位於掃描線SL與資料線DL之間的第一絕緣層可作為閘極絕緣層。
第二絕緣層I2覆蓋源極S與汲極D。共用電極CE位於第二絕緣層I2上，且具有對應主動元件T的開口O1。第三絕緣層I3覆蓋共用電極CE。畫素電極PE覆蓋第三絕緣層I3，且與共用電極CE分隔。畫素電極PE透過開口O3而電性連接至主動元件T的汲極D，開口O3貫穿第三絕緣層I3，且對應於第二絕緣層I2的開口O2以及共用電極CE的開口O1而設置。配向層AL位於畫素電極PE以及第三絕緣層I3上。
雖然在本實施例中，是以共用電極CE位於畫素電極PE與可撓式基板SB之間，且畫素電極PE具有多個狹縫t為例，但本發明不以此為限。在其他實施例中，畫素電極PE位於共用電極CE與可撓式基板SB之間，且共用電極CE具有多個狹縫t。
請參考圖1A、圖1B與圖1C，緩衝結構B位於可撓式基板SB上。舉例來說，緩衝結構B可以位於可撓式基板SB的主動區AR及/或周邊區BR上。緩衝結構B包括多條第一緩衝線B1 以及多條第二緩衝線B2。多條第一緩衝線B1沿著第三方向E3延伸。多條第二緩衝線B2沿著第四方向延伸E4。第三方向E3交錯於第四方向E4。第一方向E1、第二方向E2、第三方向E3以及第四方向E4互相不同。在一些實施例中，第三方向E3與第一方向E1之間的夾角例如大於0度且小於90度，較佳介於15度至75度，又或介於30度至60度，又或更佳介於40度至50度，且第四方向E4與第二方向E2之間的夾角例如大於0度且小於90度，較佳介於15度至75度，又或介於30度至60度，又或更佳介於40度至50度。
在本實施例中，第一緩衝線B1以及第二緩衝線B2是位於同一膜層，也可以說第一緩衝線B1以及第二緩衝線B2是藉由同一道圖案化製程所形成，但本發明不以此為限。在其他實施例中，第一緩衝線B1以及第二緩衝線B2是屬於不同膜層，也可以說第一緩衝線B1以及第二緩衝線B2可以藉由不同道圖案化製程所形成。
在本實施例中，第一緩衝線B1以及第二緩衝線B2中的至少一者與掃描線SL屬於同一膜層，且掃描線SL與第一緩衝線B1以及第二緩衝線B2分隔。掃描線SL與第一緩衝線B1之間隔有間隙且兩者不接觸，掃描線SL與第二緩衝線B2之間隔有間隙且兩者不接觸。舉例來說，第一緩衝線B1、第二緩衝線B2以及掃描線SL皆屬於同一膜層，且是由相同的導電材料所形成，例如為金屬材料、合金、金屬材料的氮化物、金屬材料的氧化物、金 屬材料的氮氧化物或其它合適的材料或是金屬材料與其它導電材料的堆疊層。因此，第一緩衝線B1、第二緩衝線B2以及掃描線SL可以於同一道圖案化製程中定義出來。
在本實施例中，每個畫素結構PX中具有一條第一緩衝線B1以及一條第二緩衝線B2，且每一條第一緩衝線B1僅與一條對應的第二緩衝線B2交錯設置，但本發明不以此為限。在其他實施例中，每一條第一緩衝線B1及/或每一條第二緩衝線B2可以橫跨多個畫素結構PX。
在一些實施例中，元件基板10是於硬質基板上形成，且於後段製程(Back end of line,BEOL)中需將硬質基板移除，例如是將元件基板10自硬質基板上剝離。沿著掃描線SL或資料線DL的延伸方向施力以剝離元件基板10，元件基板10所受到的應力仍以被緩衝結構B分散到二維平面，使元件基板10在剝離後不容易因為應力拉扯而變形，提升元件基板10的產品良率。
基於上述，元件基板10的緩衝結構B包括不同延伸方向的第一緩衝線B1以及第二緩衝線B2，且第一緩衝線B1以及第二緩衝線B2的延伸方向不同於掃描線SL與資料線DL，因此，可以改善元件基板10因為應力拉扯而變形的問題。
圖2是依照本發明的一實施例的一種元件基板的上視局部放大示意圖。為了方便說明，圖2省略繪示了元件基板的部分構件。在此必須說明的是，圖2的實施例沿用圖1A~圖1C的實施例的元件標號與部分內容，其中採用相同或近似的標號來表示相 同或近似的元件，並且省略了相同技術內容的說明。關於省略部分的說明可參考前述實施例，在此不贅述。
圖2的元件基板20與圖1A的元件基板10的主要差異在於：元件基板20的第一緩衝線B1以及第二緩衝線B2中的至少一者與資料線DL屬於同一膜層。
請參考圖2，在本實施例中，第一緩衝線B1以及第二緩衝線B2皆與資料線DL屬於同一膜層，且是由相同的導電材料所形成，例如為金屬材料、合金、金屬材料的氮化物、金屬材料的氧化物、金屬材料的氮氧化物或其它合適的材料或是金屬材料與其它導電材料的堆疊層。因此，第一緩衝線B1、第二緩衝線B2以及資料線DL可以於同一道圖案化製程中定義出來。
資料線DL與第一緩衝線B1以及第二緩衝線B2分隔。舉例來說，資料線DL與第一緩衝線B1之間隔有間隙且兩者不接觸，資料線DL與第二緩衝線B2之間隔有間隙且兩者不接觸。
基於上述，元件基板20的緩衝結構B包括不同延伸方向的第一緩衝線B1以及第二緩衝線B2，且第一緩衝線B1以及第二緩衝線B2的延伸方向不同於掃描線SL與資料線DL，因此，可以改善元件基板20因為應力拉扯而變形的問題。
圖3是依照本發明的一實施例的一種元件基板的上視局部放大示意圖。為了方便說明，圖3省略繪示了元件基板的部分構件。在此必須說明的是，圖3的實施例沿用圖1A~圖1C的實施例的元件標號與部分內容，其中採用相同或近似的標號來表示相 同或近似的元件，並且省略了相同技術內容的說明。關於省略部分的說明可參考前述實施例，在此不贅述。
圖3的元件基板30與圖1A的元件基板10的主要差異在於：元件基板30的第一緩衝線B1以及第二緩衝線B2中的至少一者與遮蔽金屬層SM屬於同一膜層。
請參考圖3，在本實施例中，第一緩衝線B1以及第二緩衝線B2皆與遮蔽金屬層SM屬於同一膜層，且是由相同的導電材料所形成，例如為金屬材料、合金、金屬材料的氮化物、金屬材料的氧化物、金屬材料的氮氧化物或其它合適的材料或是金屬材料與其它導電材料的堆疊層。
在本實施例中，緩衝結構B所在的膜層不同於掃描線SL所在的膜層以及資料線DL所在的膜層。
雖然在本實施例中，是以第一緩衝線B1以及第二緩衝線B2皆與遮蔽金屬層SM屬於同一膜層為例，但本發明不以此為限。在其他實施例中，第一緩衝線B1以及第二緩衝線B2中的至少一者與半導體通道層CH屬於同一膜層，且是由相同的導電材料所形成，例如為非晶矽、多晶矽、微晶矽、單晶矽有機半導體材料、氧化物半導體材料(例如：銦鋅氧化物、銦鎵鋅氧化物、或是其它合適的材料、或上述之組合)、或其它合適的材料、或含有摻雜物(dopant)於上述材料中或上述之組合。在一些實施例中，第一緩衝線B1以及第二緩衝線B2皆與半導體通道層CH屬於同一膜層。
在本實施例中，由於第一緩衝線B1以及第二緩衝線B2所在的膜層不同於掃描線SL與資料線DL，因此，第一緩衝線B1以及第二緩衝線B2不必於掃描線SL與資料線DL處斷開，且第一緩衝線B1、第二緩衝線B2以及遮蔽金屬層SM彼此相連，且實質上連成一體，也可以說部分的遮蔽金屬層SM屬於第一緩衝線B1的一部分且部分的遮蔽金屬層SM屬於第二緩衝線B2的一部分。緩衝結構B中之每一條第一緩衝線B1及每一條第二緩衝線B2可以橫跨多個畫素結構PX，且每一條第一緩衝線B1與一條以上對應的第二緩衝線B2交錯設置。
基於上述，元件基板30的緩衝結構B包括不同延伸方向的第一緩衝線B1以及第二緩衝線B2，且第一緩衝線B1以及第二緩衝線B2的延伸方向不同於掃描線SL與資料線DL，因此，可以改善元件基板30因為應力拉扯而變形的問題。
圖4是依照本發明的一實施例的一種元件基板的上視示意圖。為了方便說明，圖4省略繪示了元件基板的部分構件。在此必須說明的是，圖4的實施例沿用圖1的實施例的元件標號與部分內容，其中採用相同或近似的標號來表示相同或近似的元件，並且省略了相同技術內容的說明。關於省略部分的說明可參考前述實施例，在此不贅述。
圖4的元件基板40與圖1的元件基板10的主要差異在於：元件基板40的第一緩衝線B1與第二緩衝線B2屬於不同膜層。
請參考圖4，第一緩衝線B1與第二緩衝線B2屬於不同 膜層。緩衝結構B中之第一緩衝線B1所在的膜不同於掃描線SL與資料線DL，每一條第一緩衝線B1可以橫跨多個畫素結構PX，且每一條第一緩衝線B1與一條以上對應的第二緩衝線B2交錯設置。第一緩衝線B1與第二緩衝線B2屬於相同或不同的材料。於一實施例中，第一緩衝線B1例如可以與遮蔽金屬層SM屬於同一膜層。
在本實施例中，第二緩衝線B2所在的膜層與掃描線SL或資料線DL相同，因此，第二緩衝線B2與掃描線SL或資料線DL分隔，以避免元件基板40短路。
基於上述，元件基板40的緩衝結構B包括不同延伸方向的第一緩衝線B1以及第二緩衝線B2，且第一緩衝線B1以及第二緩衝線B2的延伸方向不同於掃描線SL與資料線DL，因此，可以改善元件基板40因為應力拉扯而變形的問題。
圖5是依照本發明的一實施例的一種元件基板的上視示意圖。為了方便說明，圖5省略繪示了元件基板的部分構件。在此必須說明的是，圖5的實施例沿用圖3的實施例的元件標號與部分內容，其中採用相同或近似的標號來表示相同或近似的元件，並且省略了相同技術內容的說明。關於省略部分的說明可參考前述實施例，在此不贅述。
圖5的元件基板50與圖3的元件基板30的主要差異在於：元件基板50的緩衝結構B的分佈較元件基板30的緩衝結構B的分佈稀疏。
請參考圖5，部分畫素結構PX中不具有緩衝結構B。在本實施例中，是以約一半的畫素結構PX中不具有緩衝結構B為例，但本發明不以此為限。緩衝結構B的分佈情形可以依照實際需求而進行調整。
雖然在本實施例中，是以第一緩衝線B1以及第二緩衝線B2屬於相同膜層為例，但本發明不以此為限。在其他實施例中，第一緩衝線B1以及第二緩衝線B2屬於不同膜層。在其他實施例中，第一緩衝線B1及/或第二緩衝線B2所在的膜層與掃描線SL或資料線DL相同，因此，第一緩衝線B1及/或第二緩衝線B2與掃描線SL或資料線DL分隔，以避免元件基板50短路。
基於上述，元件基板50的緩衝結構B包括不同延伸方向的第一緩衝線B1以及第二緩衝線B2，且第一緩衝線B1以及第二緩衝線B2的延伸方向不同於掃描線SL與資料線DL，因此，可以改善元件基板50因為應力拉扯而變形的問題。
圖6A是依照本發明的一實施例的一種元件基板的上視示意圖。圖6B是圖6A剖面線bb’的剖面示意圖。為了方便說明，圖6A和圖6B省略繪示了元件基板的部分構件。在此必須說明的是，圖6A和圖6B的實施例沿用圖1A~圖1C的實施例的元件標號與部分內容，其中採用相同或近似的標號來表示相同或近似的元件，並且省略了相同技術內容的說明。關於省略部分的說明可參考前述實施例，在此不贅述。
圖6A和圖6B的元件基板60與圖1B的元件基板10的 主要差異在於：元件基板60的主動元件T電性連接至光感測元件LS。
請參考圖6A和圖6B，主動元件T為底部閘極型的薄膜電晶體。舉例來說，主動元件T的閘極G位於半導體通道層CH與可撓式基板SB之間，且第一絕緣層I1位於閘極G與半導體通道層CH之間以及掃描線SL與資料線DL之間。源極S與汲極D位於第一絕緣層I1以及半導體通道層CH上，且與半導體通道層CH電性連接。在一些實施例中，源極S與半導體通道層CH之間以及汲極D與半導體通道層CH之間還可以有歐姆接觸層(未繪示)，但本發明不以此為限。
光感測元件LS具有依序堆疊的第一電極X1、感光層SN以及第二電極X2。第一電極X1電性連接主動元件T的汲極D，第一電極X1與汲極D例如連成一體。第二絕緣層I2覆蓋源極S、汲極D與第一電極X1。第二絕緣層I2的開口O2對應於第一電極X1設置。感光層SN位於開口O2中，且電性連接第一電極X1。感光層SN的材料包括富矽氧化物、富矽氮化物、富矽氮氧化物、富矽碳化物、富矽碳氧化物、氫化富矽氧化物、氫化富矽氮化物、氫化富矽碳化物或其他合適的材料或上述材料的組合。感光層SN的材料也可以為PIN材料、PN材料或其他合適的材料。第二電極X2位於感光層SN上。第二電極X2例如為透明導電材料。
第三絕緣層I3覆蓋光感測元件LS以及第二絕緣層I2。導電層CL位於第三絕緣層I3上，且重疊於主動元件T。主動元 件T位於導電層CL與可撓式基板SB之間。導電層CL可以改善主動元件T的漏電問題。
第一緩衝線B1以及第二緩衝線B2中的至少一者與導電層CL屬於同一膜層。在本實施例中，第一緩衝線B1以及第二緩衝線B2皆與導電層CL屬於同一膜層，且是由相同的導電材料所形成，例如為金屬材料、合金、金屬材料的氮化物、金屬材料的氧化物、金屬材料的氮氧化物或其它合適的材料或是金屬材料與其它導材料的堆疊層。在本實施例中，緩衝結構B與導電層CL可作為共用電極使用，且透過第三絕緣層I3的開口O3而電性連接至光感測元件LS的第二電極X2。第四絕緣層I4覆蓋第三絕緣層I3、緩衝結構B以及導電層CL。
基於上述，元件基板60的緩衝結構B包括不同延伸方向的第一緩衝線B1以及第二緩衝線B2，且第一緩衝線B1以及第二緩衝線B2的延伸方向不同於掃描線SL與資料線DL，因此，可以改善元件基板60因為應力拉扯而變形的問題。
圖7是依照本發明的一實施例的一種元件基板的剖面示意圖。為了方便說明，圖7省略繪示了元件基板的部分構件。在此必須說明的是，圖7的實施例沿用圖3的實施例的元件標號與部分內容，其中採用相同或近似的標號來表示相同或近似的元件，並且省略了相同技術內容的說明。關於省略部分的說明可參考前述實施例，在此不贅述。
圖7的元件基板70與圖3的元件基板30的主要差異在 於：元件基板70的主動元件T電性連接至有機發光二極體OLED。
請參考圖7，主動元件T的閘極G連接至掃描線SL，且源極S連接至資料線DL。主動元件T與可撓式基板SB之間夾有遮蔽金屬層SM、絕緣層I0以及第三絕緣層I3。遮蔽金屬層SM重疊於主動元件T，且遮蔽金屬層SM位於絕緣層I0以及第三絕緣層I3之間。在本實施例中，緩衝結構B例如與遮蔽金屬層SM屬於同一膜層。
第二絕緣層I2覆蓋源極S、汲極D與第一絕緣層I1，且具有對應主動元件T的開口O2。第二絕緣層I2可以是單層絕緣層或多層絕緣層。
有機發光二極體OLED具有依序堆疊的第一電極X1、有機發光層OL以及第二電極X2。第一電極X1位於第二絕緣層I2上，且透過開口O2而與主動元件T的汲極D電性連接。畫素定義層PDL的開口O4暴露出第一電極X1，有機發光層OL位於開口O4中，且有機發光層OL與第一電極X1電性連接。第二電極X2位於有機發光層OL以及畫素定義層PDL上，且第二電極X2與有機發光層OL電性連接。在本實施例中，元件基板70還包括封裝層TFE，封裝層TFE位於有機發光二極體OLED以及畫素定義層PDL上。
圖8是依照本發明的一實施例的一種元件基板的剖面示意圖。為了方便說明，圖8省略繪示了元件基板的部分構件。在此必須說明的是，圖8的實施例沿用圖7的實施例的元件標號與 部分內容，其中採用相同或近似的標號來表示相同或近似的元件，並且省略了相同技術內容的說明。關於省略部分的說明可參考前述實施例，在此不贅述。
圖8的元件基板80與圖7的元件基板70的主要差異在於：元件基板80的緩衝結構B位於第一絕緣層I1上。
請參考圖8，第三絕緣層I3位於第一絕緣層I1與掃描線SL之間，其中緩衝結構B的第一緩衝線以及第二緩衝線中的至少一者位於第三絕緣層I3與第一絕緣層I1之間。
在本實施例中，元件基板80選擇性的包括電容電極M，電容電極M位於閘絕緣層GI上，且重疊於緩衝結構B。電容電極M與緩衝結構B可以共同組成電容器，但本發明不以此為限。
綜上所述，元件基板的緩衝結構包括不同延伸方向的第一緩衝線以及第二緩衝線，且第一緩衝線以及第二緩衝線的延伸方向不同於掃描線與資料線，因此，可以改善元件基板因為應力拉扯而變形的問題。
雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。

Claims (12)

  1. 一種元件基板，包括：一可撓式基板；多條掃描線，位於該可撓式基板上，且沿著一第一方向延伸；多條資料線，位於該可撓式基板上，且沿著一第二方向延伸，該第一方向交錯於該第二方向；一第一絕緣層，位於該些掃描線與該些資料線之間；多個主動元件，電性連接至該些掃描線以及該些資料線；以及一緩衝結構，位於該可撓式基板上，該緩衝結構包括：多條第一緩衝線，沿著一第三方向延伸；多條第二緩衝線，沿著一第四方向延伸，且該第三方向交錯於該第四方向，其中該第一方向、該第二方向、該第三方向以及該第四方向互相不同；以及多個畫素電極，電性連接至該些主動元件，其中該緩衝結構分離於該畫素電極。
  2. 如申請專利範圍第1項所述的元件基板，其中該些第一緩衝線以及該些第二緩衝線中的至少一者與該些掃描線屬於同一膜層，且該些掃描線與該些第一緩衝線以及該些第二緩衝線分隔。
  3. 如申請專利範圍第1項所述的元件基板，其中該些第一緩衝線以及該些第二緩衝線中的至少一者與該些資料線屬於同一膜層，且該些資料線與該些第一緩衝線以及該些第二緩衝線分隔。
  4. 如申請專利範圍第1項所述的元件基板，更包括：一遮蔽金屬層，重疊於該些主動元件，且該遮蔽金屬層位於該些主動元件與該可撓式基板之間，其中該些第一緩衝線以及該些第二緩衝線中的至少一者與該遮蔽金屬層屬於同一膜層。
  5. 如申請專利範圍第1項所述的元件基板，更包括：一導電層，重疊於該些主動元件，且該些主動元件位於該導電層與該可撓式基板之間，其中該些第一緩衝線以及該些第二緩衝線中的至少一者與該導電層屬於同一膜層。
  6. 如申請專利範圍第1項所述的元件基板，其中各該主動元件包括：一閘極，電性連接至對應的該掃描線；一半導體通道層，重疊於該閘極，其中該些第一緩衝線以及該些第二緩衝線中的至少一者與該半導體通道層屬於同一膜層；一源極，電性連接該半導體通道層以及對應的該資料線；以及一汲極，電性連接該半導體通道層。
  7. 如申請專利範圍第1項所述的元件基板，其中該些第一緩衝線與該些第二緩衝線屬於不同膜層。
  8. 如申請專利範圍第1項所述的元件基板，其中該些第一緩衝線與該些第二緩衝線屬於不同的材料。
  9. 如申請專利範圍第1項所述的元件基板，其中每一條該些第一緩衝線僅與一條對應的該第二緩衝線交錯設置。
  10. 如申請專利範圍第1項所述的元件基板，其中每一條該些第一緩衝線與一條以上對應的該些第二緩衝線交錯設置。
  11. 如申請專利範圍第1項所述的元件基板，其中該第一方向正交於該第二方向，該第三方向與該第一方向之間的夾角為15度至75度，且該第四方向與該第二方向之間的夾角為15度至75度。
  12. 如申請專利範圍第1項所述的元件基板，更包括：一第二絕緣層，位於該第一絕緣層與該些掃描線之間，其中該些第一緩衝線以及該些第二緩衝線中的至少一者位於該第二絕緣層與該第一絕緣層之間。
TW107130476A 2018-08-31 2018-08-31 元件基板 TWI680537B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW107130476A TWI680537B (zh) 2018-08-31 2018-08-31 元件基板
CN201811317756.3A CN109326615B (zh) 2018-08-31 2018-11-07 元件基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW107130476A TWI680537B (zh) 2018-08-31 2018-08-31 元件基板

Publications (2)

Publication Number Publication Date
TWI680537B true TWI680537B (zh) 2019-12-21
TW202011521A TW202011521A (zh) 2020-03-16

Family

ID=65259489

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107130476A TWI680537B (zh) 2018-08-31 2018-08-31 元件基板

Country Status (2)

Country Link
CN (1) CN109326615B (zh)
TW (1) TWI680537B (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200712705A (en) * 2005-09-13 2007-04-01 Ind Tech Res Inst Pixel array
CN104051470A (zh) * 2013-03-12 2014-09-17 元太科技工业股份有限公司 像素结构
TW201440582A (zh) * 2013-04-11 2014-10-16 Lg Display Co Ltd 可撓性顯示面板
CN104865762A (zh) * 2015-04-22 2015-08-26 友达光电股份有限公司 像素结构及显示面板
CN105549287A (zh) * 2016-01-08 2016-05-04 友达光电股份有限公司 像素结构及显示面板
CN106125415A (zh) * 2016-06-07 2016-11-16 友达光电股份有限公司 像素阵列以及像素结构

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103794733A (zh) * 2012-10-31 2014-05-14 财团法人工业技术研究院 环境敏感电子元件封装体

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200712705A (en) * 2005-09-13 2007-04-01 Ind Tech Res Inst Pixel array
CN104051470A (zh) * 2013-03-12 2014-09-17 元太科技工业股份有限公司 像素结构
TW201440582A (zh) * 2013-04-11 2014-10-16 Lg Display Co Ltd 可撓性顯示面板
CN104865762A (zh) * 2015-04-22 2015-08-26 友达光电股份有限公司 像素结构及显示面板
CN105549287A (zh) * 2016-01-08 2016-05-04 友达光电股份有限公司 像素结构及显示面板
CN106125415A (zh) * 2016-06-07 2016-11-16 友达光电股份有限公司 像素阵列以及像素结构

Also Published As

Publication number Publication date
CN109326615B (zh) 2020-09-25
CN109326615A (zh) 2019-02-12
TW202011521A (zh) 2020-03-16

Similar Documents

Publication Publication Date Title
US11194191B2 (en) Foldable touch display device having different thickness at a folding region
CN106796949B (zh) 柔性显示装置
US11335751B2 (en) Display device
US10657851B2 (en) Display device
US9153600B2 (en) Thin film transistor array panel and manufacturing method thereof
KR20170071047A (ko) 플렉서블 표시장치
CN108292710A (zh) 具有柔性显示面板的电子装置
CN111863901B (zh) 可拉伸显示面板和显示装置
US10672830B2 (en) Flexible light emitting diode display panel and electronic device
TWI694280B (zh) 顯示裝置及其製造方法
KR20180032719A (ko) 표시 장치
KR20200052094A (ko) 스트레쳐블 표시 장치
KR20170049936A (ko) 유기 발광 표시 장치
KR102424969B1 (ko) 표시장치 및 그 제조방법
TWI671572B (zh) 顯示面板及其製造方法
US11935993B2 (en) Stretchable display device
US20210134772A1 (en) Stretchable display device
US20230170308A1 (en) Stretchable electronic device
CN108133949B (zh) 有机发光显示装置
KR20180089608A (ko) 표시 장치
KR20170063259A (ko) 유기발광 표시장치 및 그의 제조방법
CN116565027A (zh) 制造薄膜晶体管的方法
JP2009063955A5 (zh)
TWI680537B (zh) 元件基板
CN108539035B (zh) 显示设备