CN104375340A - 像素结构 - Google Patents

像素结构 Download PDF

Info

Publication number
CN104375340A
CN104375340A CN201410649858.0A CN201410649858A CN104375340A CN 104375340 A CN104375340 A CN 104375340A CN 201410649858 A CN201410649858 A CN 201410649858A CN 104375340 A CN104375340 A CN 104375340A
Authority
CN
China
Prior art keywords
slit
electrode
data line
pixel
sub
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201410649858.0A
Other languages
English (en)
Other versions
CN104375340B (zh
Inventor
黄伟伦
廖达文
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
AU Optronics Corp
Original Assignee
AU Optronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by AU Optronics Corp filed Critical AU Optronics Corp
Priority to CN201410649858.0A priority Critical patent/CN104375340B/zh
Publication of CN104375340A publication Critical patent/CN104375340A/zh
Application granted granted Critical
Publication of CN104375340B publication Critical patent/CN104375340B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134327—Segmented, e.g. alpha numeric display
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136218—Shield electrodes

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Geometry (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Liquid Crystal (AREA)

Abstract

一种像素结构，包含基板、数据线、遮光线、第一扫描线、滤光层与像素电极。基板定义一对两相邻的子像素区。二对数据线分别置于二子像素区，并分别延伸经过二子像素区。遮光线设置在子像素区的边界。像素电极分别置于子像素区中且分别置于滤光层上。每一像素电极包含第一主干电极、二屏蔽电极、第一分支电极与第二分支电极。屏蔽电极分别置于第一主干电极与遮光线之间，且分别置于数据线上方。第一分支电极分别置于第一主干电极与屏蔽电极之间。两相邻的第一分支电极形成第一狭缝。第二分支电极分别置于屏蔽电极与遮光线之间。两相邻的第二分支电极形成第二狭缝。第一狭缝与第二狭缝皆互相分离。上述的像素结构可抑制数据线的电场自像素电极窜出。

Description

像素结构
技术领域
本发明是有关于一种像素结构。
背景技术
一般的液晶面板的像素结构是由扫描线与数据线交错定义出像素单元。像素电极置于像素单元中，通过施加电场而控制位于其上方的液晶分子的转向。然而随着液晶面板的发展，为了追求更高的开口率、更好的显示品质、更广的观看视角等等，各式各样的像素结构被设计出来。在一些像素结构的设计中，像素电极会与数据线互相重叠，若像素电极具有开口，数据线的电场便可能会从开口窜出，进而扰乱液晶分子的转向，使得液晶面板产生漏光的问题。因此如何设计像素结构以改善上述问题为目前业界努力解决的目标。
发明内容
本发明的一方面提供一种像素结构，包含基板、至少二对数据线、多条遮光线、第一扫描线、二滤光层与二像素电极。基板定义有一相邻的二子像素区。二对数据线分别置于二子像素区，并分别延伸经过二子像素区。遮光线设置在二子像素区的边界。第一扫描线设置于基板。第一扫描线与二对数据线以及遮光线部分重叠。滤光层分别置于二子像素区中且置于二对数据线上。像素电极分别置于二子像素区中且分别置于二滤光层上。每一像素电极包含第一主干电极、二屏蔽电极、多条第一分支电极与多条第二分支电极。屏蔽电极分别置于第一主干电极与遮光线之间，且屏蔽电极分别置于数据线上方。第一分支电极分别置于第一主干电极与屏蔽电极之间。两相邻的第一分支电极形成第一狭缝。第二分支电极分别置于屏蔽电极与遮光线之间。两相邻的第二分支电极形成第二狭缝。第一狭缝与第二狭缝皆互相分离。
在一或多个实施方式中，每一屏蔽电极还具有多个第三狭缝。每一第三狭缝与相邻的第一狭缝及第二狭缝相连通，且第三狭缝的宽度小于第一狭缝或第二狭缝的宽度。
在一或多个实施方式中，第三狭缝的延伸方向平行于第一狭缝或第二狭缝的延伸方向。
在一或多个实施方式中，第三狭缝的延伸方向与第一狭缝或第二狭缝的延伸方向相交。
在一或多个实施方式中，像素电极的垂直投影与遮光线部分重叠。
在一或多个实施方式中，屏蔽电极与数据线实质平行。
在一或多个实施方式中，每一像素电极还包含外框电极。第一主干电极、屏蔽电极、第一分支电极与第二分支电极皆置于外框电极内，且每一屏蔽电极的相对两端部分别与外框电极的相对两侧相接。
在一或多个实施方式中，每一像素电极还包含第二主干电极，与第一主干电极交错，以形成四个配向区。于同一配向区中的第一分支电极与第二分支电极实质朝同一方向延伸。
在一或多个实施方式中，第一狭缝与第二狭缝实质具有相同宽度。
在一或多个实施方式中，每一数据线具有第一宽度，且每一屏蔽电极具有第二宽度，第一宽度大于第二宽度。
在一或多个实施方式中，第二宽度约为第一宽度的一半。
在一或多个实施方式中，第一宽度小于第二宽度。
在一或多个实施方式中，像素结构还包含介电层，置于基板与滤光层之间。数据线置于介电层与滤光层之间。每一遮光线包含第一线段，置于基板与介电层之间。第一线段与第一扫描线互相分离。
在一或多个实施方式中，每一遮光线还包含第二线段，置于介电层与滤光层之间。第二线段与数据线互相分离，且第二线段的垂直投影与第一线段部分重叠。
在一或多个实施方式中，遮光线的材质为金属。
在一或多个实施方式中，对应二子像素区的滤光层为不同颜色。
在一或多个实施方式中，子像素区分为至少一第一主像素区与至少一第一次像素区。第一主像素区与第一次像素区沿数据线延伸方向交替排列。每对数据线皆包含第一数据线与第二数据线，且第一扫描线的数量为多个。像素结构还包含第一晶体管与第二晶体管。第一晶体管电性连接一个第一扫描线、第一数据线与第一主像素区的像素电极。第二晶体管电性连接另一个第一扫描线、第二数据线与第一次像素区的像素电极。
在一或多个实施方式中，像素结构还包含第二扫描线、第三晶体管与电容。第二扫描线与第一扫描线交替排列。第三晶体管与第二扫描线电性连接。电容置于一个子像素区中，且与第三晶体管电性连接。
本发明的另一方面提供一种像素结构，包含基板多条第一扫描线、多条第二扫描线、多条遮光线、至少一数据线、滤光层与像素电极。第一扫描线置于基板上。第二扫描线置于基板上且与第一扫描线交替设置。遮光线置于基板上。相邻的第一扫描线、第二扫描线与相邻两条遮光线交错以于基板上定义一子像素区。数据线置于基板上方且贯穿子像素区。滤光层置于子像素区中且置于数据线上。像素电极置于子像素区中且置于滤光层上。像素电极包含第一主干电极、屏蔽电极、多条第一分支电极与多条第二分支电极。屏蔽电极置于第一主干电极与遮光线之间，且屏蔽电极置于数据线上方。第一分支电极分别置于第一主干电极与屏蔽电极之间，两相邻的第一分支电极形成第一狭缝。第二分支电极分别置于屏蔽电极与遮光线之间。两相邻的第二分支电极形成第二狭缝。第一狭缝与第二狭缝皆互相分离。
在一或多个实施方式中，每一屏蔽电极还具有多个第三狭缝。每一第三狭缝与相邻的第一狭缝及第二狭缝相连通，且第三狭缝的宽度小于第一狭缝或第二狭缝的宽度。
在一或多个实施方式中，第三狭缝的延伸方向平行于第一狭缝或第二狭缝的延伸方向。
在一或多个实施方式中，第三狭缝的延伸方向与第一狭缝或第二狭缝的延伸方向相交。
在一或多个实施方式中，像素电极的垂直投影与遮光线部分重叠。
在一或多个实施方式中，屏蔽电极与数据线实质平行。
在一或多个实施方式中，像素电极还包含外框电极。第一主干电极、屏蔽电极、第一分支电极与第二分支电极皆置于外框电极内，且屏蔽电极的相对两端部分别与外框电极的相对两侧相接。
在一或多个实施方式中，像素电极还包含第二主干电极，与第一主干电极交错，以形成四个配向区。于同一配向区中的第一分支电极与第二分支电极实质朝同一方向延伸。
在一或多个实施方式中，第一狭缝与第二狭缝实质具有相同宽度。
在一或多个实施方式中，数据线具有第一宽度，且屏蔽电极具有第二宽度。第一宽度大于第二宽度。
在一或多个实施方式中，第二宽度约为第一宽度的一半。
在一或多个实施方式中，第一宽度小于第二宽度。
在一或多个实施方式中，像素结构还包含介电层，置于基板与滤光层之间。数据线位于介电层与滤光层之间。每一遮光线包含第一线段，置于介电层与滤光层之间。第一线段与第一扫描线互相分离。
在一或多个实施方式中，每一遮光线还包含第二线段，置于介电层与滤光层之间。第二线段与数据线互相分离，且第二线段的垂直投影与第一线段部分重叠。
在一或多个实施方式中，子像素区与滤光层的数量皆为多个。对应两相邻的子像素区的滤光层为不同颜色。
在一或多个实施方式中，数据线与屏蔽电极的数量皆为多个，二个数据线贯穿同一子像素区，且二个屏蔽电极分别位于数据线上方。
在一或多个实施方式中，子像素区的数量为多个，且分为至少一第一主像素区与至少一第一次像素区。第一主像素区与第一次像素区沿数据线延伸方向交替排列。数据线包含第一数据线与第二数据线，且第一扫描线的数量为多个。像素结构还包含第一晶体管与第二晶体管。第一晶体管电性连接一个第一扫描线、第一数据线与第一主像素区的像素电极。第二晶体管电性连接另一个第一扫描线、第二数据线与第一次像素区的像素电极。
在一或多个实施方式中，像素结构还包含第三晶体管与电容。第三晶体管与第二扫描线电性连接。电容置于子像素区中，且与第三晶体管电性连接。
在一或多个实施方式中，遮光线的材质为金属。
上述的像素结构，其屏蔽电极置于数据线上方，因此数据线产生的电场不致于窜出像素电极。而应用此像素结构的液晶面板，其位于数据线上方的液晶分子的转向不致于被扰乱，有助于改善液晶面板漏光、液晶分子效率不佳与液晶分子错位(disclination)的问题。
附图说明
图1为本发明一实施方式的像素结构的局部上视图；
图2为沿图1的线段2-2的剖面图；
图3为本发明另一实施方式的像素结构的局部剖面图；
图4为沿图1的线段4-4的剖面图；
图5为本发明另一实施方式的像素结构的局部上视图；
图6为本发明再一实施方式的像素结构的局部上视图；
图7为图6的区域N的局部放大图；
图8为本发明又一实施方式的像素结构的局部上视图；
图9为本发明又一实施方式的像素结构的示意图；
图10为图9的区域M的放大图；
图11A至图11C分别为应用图5的像素结构的液晶面板与对照组液晶面板的实施例于不同观看视角的串扰率(crosstalk ratio)。
具体实施方式
以下将以附图揭露本发明的多个实施方式，为明确说明起见，许多实务上的细节将在以下叙述中一并说明。然而，应了解到，这些实务上的细节不应用以限制本发明。也就是说，在本发明部分实施方式中，这些实务上的细节是非必要的。此外，为简化附图起见，一些已知惯用的结构与元件在附图中将以简单示意的方式绘示。
图1为本发明一实施方式的像素结构的局部上视图，而图2为沿图1的线段2-2的剖面图。如图所示，像素结构包含基板110、至少二对数据线D1a、D1b及D2a、D2b、多条遮光线122、124、126、第一扫描线G1、二滤光层142、144与二像素电极150。其中为了清楚起见，滤光层142、144仅绘示于剖面图，而未绘示于上视图中。基板110定义一对两相邻的子像素区112、114。数据线D1a、D1b置于子像素区112，并延伸经过(或称贯穿)子像素区112。数据线D2a、D2b置于子像素区114，并延伸经过(或称贯穿)子像素区114。遮光线122、124、126设置在子像素区112、114的边界。第一扫描线G1设置于基板110。第一扫描线G1与数据线D1a、D1b、D2a、D2b以及遮光线122、124、126部分重叠。滤光层142置于子像素区112中且置于数据线D1a、D1b上。另外，滤光层144置于子像素区114中且置于数据线D2a、D2b上。像素电极150分别置于子像素区112、114中且分别置于滤光层142、144上。
更详细地说，像素结构还包含第二扫描线G2，置于基板110上且与第一扫描线G1交替排列。第一扫描线G1、第二扫描线G2与两相邻的遮光线122、124于基板110上共同定义出子像素区112。另外，第一扫描线G1、第二扫描线G2与两相邻的遮光线124、126于基板110上共同定义出子像素区114。
以置于子像素区112的像素电极150来看，像素电极150包含第一主干电极152、二屏蔽电极154a、154b、多条第一分支电极156与多条第二分支电极158，而因置于子像素区114的像素电极150具有相同的结构，因此便不再赘述。屏蔽电极154a置于第一主干电极152与遮光线122之间，且置于数据线D1a上方。屏蔽电极154b置于第一主干电极152与遮光线124之间，且置于数据线D1b上方。第一分支电极156分别置于第一主干电极152与屏蔽电极154a、154b之间。两相邻的第一分支电极156形成第一狭缝157。第二分支电极158分别置于屏蔽电极154a与遮光线122以及屏蔽电极154b与遮光线124之间。两相邻的第二分支电极158形成第二狭缝159。第一狭缝157与第二狭缝159皆互相分离。换言之，第一狭缝157与第二狭缝159并不连通，而屏蔽电极154a与154b皆呈长条状。
简言之，本实施方式的像素结构因具有屏蔽电极154a、154b，其置于数据线D1a、D1b、D2a、D2b上方，因此能够遮蔽由数据线D1a、D1b、D2a、D2b产生的电场。如此一来，数据线D1a、D1b、D2a、D2b产生的电场不致于窜出像素电极150。因此应用此像素结构的液晶面板，其位于数据线D1a、D1b、D2a、D2b上方的液晶分子的转向不致于被扰乱，有助于改善液晶面板漏光、液晶分子效率不佳与液晶分子错位(disclination)的问题。
在本实施方式中，第一扫描线G1、第二扫描线G2皆沿第一方向X延伸，且沿第二方向Y交替排列，其中第一方向X与第二方向Y交错(更进一步而言，第一方向X与第二方向Y实质垂直)。另外，遮光线122、124与126、数据线D1a、D1b、D2a、D2b、第一主干电极152与屏蔽电极154a、154b皆沿第二方向Y延伸。而第一分支电极156与第二分支电极158皆不与第一方向X及第二方向Y垂直或平行。另外，子像素区112与114沿着第一方向X排列。
在子像素区112中，屏蔽电极154a、154b与数据线D1a、D1b皆沿第二方向Y延伸，亦即屏蔽电极154a、154b与数据线D1a、D1b实质平行，也就是屏蔽电极154a、154b的形状是配合数据线D1a、D1b的形状，例如屏蔽电极154a、154b与数据线D1a、D1b皆呈线状，以较有效率地屏蔽数据线D1a、D1b产生的电场。
在本实施方式中，像素电极150还包含外框电极153。第一主干电极152、屏蔽电极154a、154b、第一分支电极156与第二分支电极158皆置于外框电极153内。屏蔽电极154a的相对两端部155a分别与外框电极153的相对两侧相接。屏蔽电极154b的相对两端部155b亦分别与外框电极153的相对两侧相接。也就是说，屏蔽电极154a、154b皆贯穿子像素区112，屏蔽电极154a、154b并不具有任何狭缝或开口。
在本实施方式中，像素电极150(更进一步而言，此处是指像素电极150的外框电极153)的垂直投影与遮光线122、124、126部分重叠。换句话说，像素电极150覆盖部分的遮光线122、124、126。如此的设置能够增加应用此像素结构的液晶面板的开口率。
在本实施方式中，像素电极150还包含第二主干电极162，与第一主干电极152交错，以形成四个配向区A。举例而言，第二主干电极162沿着第一方向X延伸。于同一配向区A中的第一分支电极156与第二分支电极158实质朝同一方向延伸。更进一步地，不同配向区A之间的第一分支电极156与第二分支电极158实质朝不同方向延伸。举例而言，第一分支电极156可分别由第一主干电极152与第二主干电极162的交界处向外延伸。更详细地说，位于第一主干电极152的相对两侧的第一分支电极156互相对称，位于第二主干电极162的相对两侧的第一分支电极156亦互相对称，而第二分支电极158则实质与第一分支电极156平行。如此一来，即可达成广视角的需求。另外，第一狭缝157与第二狭缝159可实质具有相同宽度，使得对应至同一配向区A的液晶分子能够有均匀的显示效果。
接着请参照图2。每一数据线(在图2以数据线D1b与D2a为例)具有第一宽度W1，每一屏蔽电极154a、154b具有第二宽度W2。在本实施方式中，第一宽度W1大于第二宽度W2。也就是部分的数据线D1b与D2a会被第一狭缝157与第二狭缝159所暴露。在一些实施方式中，第一宽度W1可为约6微米，而第二宽度W2小于6微米，例如约3微米，亦即约第一宽度W1的一半，可具有良好的屏蔽效应。
接着请参照图3，其为本发明另一实施方式的像素结构的局部剖面图，其剖面位置与图2相同。在本实施方式中，第一宽度W1可小于第二宽度W2，亦即屏蔽电极154a、154b完全覆盖数据线(例如图3以数据线D1b、D2a为例)。屏蔽电极154a、154b亦能达到屏蔽数据线D1a、D1b、D2a、D2b所产生的电场的效果。然而图2与图3的第一宽度W1与第二宽度W2仅为例示，并非用以限制本发明。本发明所属技术领域者，可视实际情况，弹性调整第二宽度W2的值。
接着请回到图2。在本实施方式中，对应子像素区112与114的滤光层142与144是不同颜色，也就是子像素区112与114为不同颜色的子像素区，例如滤光层142为红色滤光层，而滤光层144则为绿色滤光层，然而本发明不以此为限。如此一来，应用图1的像素结构的液晶面板即可提供彩色影像。
接着请一并参照图1与图4，其中图4为沿图1的线段4-4的剖面图。在本实施方式中，像素结构还包含介电层170，置于基板110与滤光层142(亦置于基板110与滤光层144)之间。第一扫描线G1与第二扫描线G2皆置于基板110与介电层170之间，而数据线D1a、D1b、D2a、D2b则置于介电层170与滤光层142、144之间。
遮光线122(124、126)包含第一线段122a(124a、126a)与第二线段122b(124b、126b)。举遮光线124为例，如图4所示，遮光线124的第一线段124a置于基板110与介电层170之间，且与第一扫描线G1以及第二扫描线G2互相分离，以分别提供不同的电位至第一线段124a、第一扫描线G1与第二扫描线G2。而因第一线段124a、第一扫描线G1与第二扫描线G2皆位于基板110与介电层170之间，因此第一线段124a、第一扫描线G1与第二扫描线G2可以同一道制程完成，亦即第一线段124a的材质可为金属，例如铜。另外，第一线段124a可呈长条状，置于子像素区112与114的边界，以防光线从子像素区112与114之间漏出。
另外，第二线段124b置于介电层170与滤光层142、144之间。第二线段124b与数据线D1a、D1b、D2a、D2b互相分离，且第二线段124b的垂直投影与第一线段124a部分重叠。第二线段124b主要浮置于第一线段124a与第一扫描线G1以及第二扫描线G2之间的空隙上方，以遮蔽从此空隙漏出的光，且第二线段124b的垂直投影与第一线段124a部分重叠亦可确保遮光效果。因在本实施方式中，第二线段124b与数据线D1a、D1b、D2a、D2b皆位于介电层170与滤光层142、144之间，因此第二线段124b与数据线D1a、D1b、D2a、D2b可以同一道制程完成，亦即第二线段124b的材质可为金属，例如为铝。
虽然上述内容皆以遮光线124作叙述，然而遮光线122、126亦具有相同结构，因此细节便不再赘述。另外，上述的像素结构是针对底栅极(bottom gate)晶体管结构所作的布线，然而在其他实施方式中，像素结构亦可使用顶栅极(topgate)晶体管结构。如此一来，第二线段122b、124b、126b与数据线D1a、D1b、D2a、D2b可改置于基板110与介电层170之间，而第一线段122a、124a、126a、第一扫描线G1与第二扫描线G2则置于介电层170与滤光层142、144之间。
接着请回到图1，在本实施方式中，像素结构还包含多个晶体管182、184。其中晶体管182电性连接第一扫描线G1、数据线D1a与子像素区112的像素电极150，例如晶体管182的漏极182d可延伸至像素电极150下方，且经由贯穿结构(via)V而连接至像素电极150。因此可通过施加电位至第一扫描线G1与数据线D1a，借此开启晶体管182以提供子像素区112的像素电极150的电位。另外，晶体管184则电性连接第一扫描线G1、数据线D2a与子像素区114的像素电极150，借此提供子像素区114的像素电极150的电位。如上所述，图1的像素结构是针对底栅极晶体管结构所作的布线，因此晶体管182、184皆为底栅极晶体管。然而在其他的实施方式中，晶体管182、184亦可为顶栅极晶体管。
在本实施方式中，像素结构还包含电容192、194，分别置于子像素区112与114中。以电容192为例，其包含下电极192b与上电极192t，下电极192b与上电极192t之间则相隔图2的介电层170。下电极192b通过连接线196而与遮光线122、124的第一线段122a、124a相连，因此第一线段122a、124a、连接线196与下电极192b可一并具有一共通(common)电位，其中连接线196置于像素电极150的第二主干电极162的下方。另外，上电极192t与晶体管182的漏极182d相接，因此上电极192t可具有一像素电位。因电容194的结构与电容192相同，因此便不再赘述。
接着请参照图5，其为本发明另一实施方式的像素结构的局部上视图。在本实施方式中，像素结构还包含多个遮光矩阵(Black Matrix,BM)105，浮置于第一扫描线G1与第二扫描线G2(如图1所绘示)的上方。遮光矩阵105用以覆盖第一扫描线G1、第二扫描线G2与其上的结构(例如晶体管182、184)，以防止第一扫描线G1与第二扫描线G2的边缘漏光。在一些实施方式中，遮光矩阵105可为黑色色阻，然而本发明不以此为限。而在其他的实施方式中，若要增加液晶面板的开口率，遮光矩阵105的设置亦可省略，仅以第一扫描线G1与第二扫描线G2的金属线的特性以达到遮光的作用。至于本实施方式的其他细节因与图1相同，因此便不再赘述。
在一些实施方式中，屏蔽电极154a、154b的结构并不以图1为限。接着请一并参照图6与图7，其中图6为本发明再一实施方式的像素结构的局部上视图，图7为图6的区域N的局部放大图。在本实施方式中，每一屏蔽电极154a、154b还具有多个第三狭缝165。每一第三狭缝165与相邻的第一狭缝157及第二狭缝159相连通，且第三狭缝165的宽度d3小于第一狭缝157的宽度d1或第二狭缝159的宽度d2。若以数学式表达则为0<d3<d1及0<d3<d2。因宽度d3小于宽度d1与d2，因此数据线D1a、D1b、D2a、D2b的电场较不易窜出像素电极150，且因第三狭缝165的存在，像素电极150亦能维持一定的穿透率。
接着请一并参照图7与图8，其中图8为本发明又一实施方式的像素结构的局部上视图，其位置与图7相同。在一些实施方式中，如图7所示，第三狭缝165的延伸方向E3平行于第一狭缝157的延伸方向E1或第二狭缝159的延伸方向E2。而在其他的实施方式中，如图8所示，第三狭缝165的延伸方向E3’与第一狭缝157的延伸方向E1或第二狭缝159的延伸方向E2相交，换句话说，延伸方向E3’与延伸方向E1以及E2不平行。然而不论是图4或图5的实施方式皆能达到屏蔽数据线D1a、D1b、D2a、D2b(如图6所绘示)的电场的效果。基本上，只要第三狭缝165与相邻的第一狭缝157及第二狭缝159相连通且第三狭缝165的宽度d3小于第一狭缝157的宽度d1或第二狭缝159的宽度d2皆在本发明的范畴中。至于本二实施方式的其他细节因与图1相同，因此便不再赘述。
接着请一并参照图9与图10，其中图9为本发明又一实施方式的像素结构的示意图，图10为图9的区域M的放大图。因本实施方式的像素结构与图1的像素结构相似，因此仅就不同处加以说明。在本实施方式中，基板110定义有相邻的第一子像素区212与第二子像素区214。第一子像素区212与第二子像素区214沿着第一方向X排列，而第一子像素区212包含一第一主像素区212a及第一次像素区212b沿第二方向Y(也就是数据线Da、Db的延伸方向)排列，第二子像素区214包含一第二主像素区214a及第二次像素区214b沿第二方向Y(也就是数据线Da、Db的延伸方向)排列。第一扫描线G1位于第一主像素区212a与第一次像素区212b之间，亦位于第二主像素区214a与第二次像素区214b之间。第二扫描线G2则位于第一子像素区212与第二子像素区214的外侧。另外，同一对数据线Da、Db则一并贯穿位于同一排(即第二方向Y)的第一子像素区212或同一排的第二子像素区214。此种(2-数据线-1-第一扫描线，2D1G)结构即为分区独立信号控制的像素技术，其可应用于曲面显示面板。上述的单一第一子像素区212与第二子像素区214用以将光线过滤为单色光，例如红、绿或蓝光，例如第一子像素区212为红色子像素，而第二子像素区214为绿色子像素。另外，若本像素结构欲提供蓝色子像素，亦可增加第三子像素区216。也就是说，第一子像素区212的第一主像素区212a及第一次像素区212b包含同一种颜色滤光层，且第二子像素区214的第二主像素区214a及第二次像素区214b包含另一种颜色滤光层。
请参照图9。在本实施方式中，像素结构还包含第一晶体管282与第二晶体管283。第一晶体管282电性连接奇数条的第一扫描线G1(亦即第一扫描线G1a)、数据线Da与子像素区(第一子像素区212与第二子像素区214)中相邻的主像素区(第一主像素区212a或第二主像素区214a)与次像素区(第一次像素区212b或第二次像素区214b)的像素电极250。另外，第二晶体管283电性连接偶数条的第一扫描线G1(亦即第一扫描线G1b)、数据线Db与子像素区(第一子像素区212与第二子像素区214)中相邻的主像素区(第一主像素区212a或第二主像素区214a)与次像素区(第一次像素区212b或第二次像素区214b)的像素电极250。
在图10中，第一主像素区212a与第二主像素区214a的结构皆与图1的子像素区112相同，而第一次像素区212b与第二次像素区214b的结构则与图1的子像素区112相似。详细而言，像素结构还包含第三晶体管288与电容296，其中电容296置于次像素区(在图10意指第一次像素区212b与第二次像素区214b)中。以下以位于第一次像素区212b的电容292作说明。第一次像素区212b的电容292的上电极292t更延伸至第二扫描线G2，作为第三晶体管288的源极。电容292的下电极292b延伸至电容296的下电极296b。第三晶体管288的漏极则与电容296的上电极296t相连。电容296可作为第一主像素区212a与第一次像素区212b之间的时序控制。
另外，因每一主像素区(在图10意指第一主像素区212a与第二主像素区214a)与每一次像素区(在图10意指第一次像素区212b与第二次像素区214b)皆提供四个配向区，因此每一第一子像素区212与第二子像素区214皆提供八个配向区，以达成广视角的功效。其中关于配向区的叙述因与图1的实施方式相同，因此便不再赘述。
接着请一并参照图11A至图11C，其分别为应用图9的像素结构的液晶面板与对照组液晶面板的实施例于不同观看视角的串扰率(crosstalk ratio)，其中对照组液晶面板即为未加屏蔽电极的液晶面板，而图11A至图11C分别为在不同灰阶(12阶、25阶与48阶)下所测得的串扰率。在图11A至图11C的实施例中，数据线的宽度为约6微米，屏蔽电极的宽度为约3微米，图11A至图11C的液晶面板的尺寸皆为50吋。串扰率的定义则为
串扰率＝|((未驱动串扰图案时的亮度)-(驱动串扰图案时的亮度))/(驱动串扰图案时的亮度)|。由图11A至图11C可知，不论液晶面板的灰阶为12阶、25阶或48阶，在加入屏蔽电极后，于视角分别为0度、30度、45度时量测串扰率皆有下降的驱势，亦即在加入屏蔽电极后，液晶分子较不受数据线的电场影响，有助于改善液晶面板漏光与液晶分子错位。
虽然本发明已以实施方式揭露如上，然其并非用以限定本发明，任何熟悉此技艺者，在不脱离本发明的精神和范围内，当可作各种的更动与润饰，因此本发明的保护范围当视所附的权利要求书所界定的范围为准。

Claims (37)

1.一种像素结构，其特征在于，包含：
一基板，定义有相邻的二子像素区；
至少二对数据线，分别置于该二子像素区，并分别延伸经过该二子像素区；
多条遮光线，设置在该二子像素区的边界；
一第一扫描线，设置于该基板，该第一扫描线与该二对数据线以及所述遮光线部分重叠；
二滤光层，分别置于该二子像素区中且置于该二对数据线上；以及
二像素电极，分别置于该二子像素区中且分别置于该二滤光层上，其中每一所述像素电极包含：一第一主干电极；二屏蔽电极，分别置于该第一主干电极与所述遮光线之间，且所述屏蔽电极分别置于该对数据线上方；多条第一分支电极，分别置于该第一主干电极与所述屏蔽电极之间，两相邻的所述第一分支电极形成一第一狭缝；以及多条第二分支电极，分别置于所述屏蔽电极与所述遮光线之间，两相邻的所述第二分支电极形成一第二狭缝，其中所述第一狭缝与所述第二狭缝皆互相分离。
2.根据权利要求1所述的像素结构，其特征在于，每一该屏蔽电极还具有多个第三狭缝，每一该第三狭缝与相邻的该第一狭缝及该第二狭缝相连通，且该第三狭缝的宽度小于该第一狭缝或该第二狭缝的宽度。
3.根据权利要求2所述的像素结构，其特征在于，该第三狭缝的延伸方向平行于该第一狭缝或该第二狭缝的延伸方向。
4.根据权利要求2所述的像素结构，其特征在于，该第三狭缝的延伸方向与该第一狭缝或该第二狭缝的延伸方向相交。
5.根据权利要求1所述的像素结构，其特征在于，所述像素电极的垂直投影与所述遮光线部分重叠。
6.根据权利要求1所述的像素结构，其特征在于，所述屏蔽电极与所述数据线平行。
7.根据权利要求1所述的像素结构，其特征在于，每一所述像素电极还包含：
一外框电极，其中该第一主干电极、所述屏蔽电极、所述第一分支电极与所述第二分支电极皆置于该外框电极内，且每一所述屏蔽电极的相对两端部分别与该外框电极的相对两侧相接。
8.根据权利要求1所述的像素结构，其特征在于，每一所述像素电极还包含：
一第二主干电极，与该第一主干电极交错，以形成四个配向区，于同一该配向区中的所述第一分支电极与所述第二分支电极朝同一方向延伸。
9.根据权利要求1所述的像素结构，其特征在于，所述第一狭缝与所述第二狭缝具有相同宽度。
10.根据权利要求1所述的像素结构，其特征在于，每一所述数据线具有一第一宽度，且每一所述屏蔽电极具有一第二宽度，该第一宽度大于该第二宽度。
11.根据权利要求10所述的像素结构，其特征在于，该第二宽度为该第一宽度的一半。
12.根据权利要求1所述的像素结构，其特征在于，每一所述数据线具有一第一宽度，且每一所述屏蔽电极具有一第二宽度，该第一宽度小于该第二宽度。
13.根据权利要求1所述的像素结构，其特征在于，还包含：
一介电层，置于该基板与所述滤光层之间，所述数据线置于该介电层与所述滤光层之间；
其中每一所述遮光线包含：
一第一线段，置于该基板与该介电层之间，其中该第一线段与该第一扫描线互相分离。
14.根据权利要求13所述的像素结构，其特征在于，每一所述遮光线还包含：
一第二线段，置于该介电层与所述滤光层之间，其中该第二线段与所述数据线互相分离，且该第二线段的垂直投影与该第一线段部分重叠。
15.根据权利要求1所述的像素结构，其特征在于，所述遮光线的材质为金属。
16.根据权利要求1所述的像素结构，其特征在于，对应该二子像素区的所述滤光层为不同颜色。
17.根据权利要求1所述的像素结构，其特征在于，所述子像素区分为至少一第一主像素区与至少一第一次像素区，该第一主像素区与该第一次像素区沿所述数据线延伸方向交替排列，每对所述数据线皆包含一第一数据线与一第二数据线，且该第一扫描线的数量为多个，该像素结构还包含：
一第一晶体管，电性连接一个该第一扫描线、该第一数据线与该第一主像素区的该像素电极；以及
一第二晶体管，电性连接另一个该第一扫描线、该第二数据线与该第一次像素区的该像素电极。
18.根据权利要求1所述的像素结构，其特征在于，还包含：
一第二扫描线，与该第一扫描线交替排列；
一第三晶体管，与该第二扫描线电性连接；以及
一电容，置于一个所述子像素区中，且与该第三晶体管电性连接。
19.一种像素结构，其特征在于，包含：
一基板；
多条第一扫描线，置于该基板上；
多条第二扫描线，置于该基板上且与所述第一扫描线交替设置；
多条遮光线，置于该基板上，相邻的该第一扫描线、该第二扫描线与相邻两条所述遮光线交错以于该基板上定义一子像素区；
至少一数据线，置于该基板上方且贯穿该子像素区；
一滤光层，置于该子像素区中且置于该数据线上；以及
一像素电极，置于该子像素区中且置于该滤光层上，该像素电极包含：一第一主干电极；一屏蔽电极，置于该第一主干电极与该遮光线之间，且该屏蔽电极置于该数据线上方；多条第一分支电极，分别置于该第一主干电极与该屏蔽电极之间，两相邻的所述第一分支电极形成一第一狭缝；以及多条第二分支电极，分别置于该屏蔽电极与该遮光线之间，两相邻的所述第二分支电极形成一第二狭缝，其中所述第一狭缝与所述第二狭缝皆互相分离。
20.根据权利要求19所述的像素结构，其特征在于，该屏蔽电极还具有多个第三狭缝，每一该第三狭缝与相邻的该第一狭缝及该第二狭缝相连通，且该第三狭缝的宽度小于该第一狭缝或该第二狭缝的宽度。
21.根据权利要求20所述的像素结构，其特征在于，该第三狭缝的延伸方向平行于该第一狭缝或该第二狭缝的延伸方向。
22.根据权利要求20所述的像素结构，其特征在于，该第三狭缝的延伸方向与该第一狭缝或该第二狭缝的延伸方向相交。
23.根据权利要求19所述的像素结构，其特征在于，该像素电极的垂直投影与所述遮光线部分重叠。
24.根据权利要求19所述的像素结构，其特征在于，该屏蔽电极与该数据线平行。
25.根据权利要求19所述的像素结构，其特征在于，该像素电极还包含：
一外框电极，其中该第一主干电极、该屏蔽电极、所述第一分支电极与所述第二分支电极皆置于该外框电极内，且该屏蔽电极的相对两端部分别与该外框电极的相对两侧相接。
26.根据权利要求19所述的像素结构，其特征在于，该像素电极还包含：
一第二主干电极，与该第一主干电极交错，以形成四个配向区，于同一该配向区中的所述第一分支电极与所述第二分支电极朝同一方向延伸。
27.根据权利要求19所述的像素结构，其特征在于，所述第一狭缝与所述第二狭缝具有相同宽度。
28.根据权利要求19所述的像素结构，其特征在于，该数据线具有一第一宽度，且该屏蔽电极具有一第二宽度，该第一宽度大于该第二宽度。
29.根据权利要求28所述的像素结构，其特征在于，该第二宽度为该第一宽度的一半。
30.根据权利要求19所述的像素结构，其特征在于，该数据线具有一第一宽度，且该屏蔽电极具有一第二宽度，该第一宽度小于该第二宽度。
31.根据权利要求19所述的像素结构，其特征在于，还包含：
一介电层，置于该基板与该滤光层之间，该数据线位于该介电层与该滤光层之间；
其中每一所述遮光线包含：
一第一线段，置于该介电层与该滤光层之间，其中该第一线段与该第一扫描线互相分离。
32.根据权利要求31所述的像素结构，其特征在于，每一所述遮光线还包含：
一第二线段，置于该介电层与该滤光层之间，其中该第二线段与该数据线互相分离，且该第二线段的垂直投影与该第一线段部分重叠。
33.根据权利要求19所述的像素结构，其特征在于，该子像素区与该滤光层的数量皆为多个，对应两相邻的所述子像素区的所述滤光层为不同颜色。
34.根据权利要求19所述的像素结构，其特征在于，该数据线与该屏蔽电极的数量皆为多个，二个所述数据线贯穿同一该子像素区，且二个所述屏蔽电极分别位于所述数据线上方。
35.根据权利要求34所述的像素结构，其特征在于，该子像素区的数量为多个，且分为至少一第一主像素区与至少一第一次像素区，该第一主像素区与该第一次像素区沿所述数据线延伸方向交替排列，所述数据线包含一第一数据线与一第二数据线，且该第一扫描线的数量为多个，该像素结构还包含：
一第一晶体管，电性连接一个该第一扫描线、该第一数据线与该第一主像素区的该像素电极；以及
一第二晶体管，电性连接另一个该第一扫描线、该第二数据线与该第一次像素区的该像素电极。
36.根据权利要求19所述的像素结构，其特征在于，还包含：
一第三晶体管，与该第二扫描线电性连接；以及
一电容，置于该子像素区中，且与该第三晶体管电性连接。
37.根据权利要求19所述的像素结构，其特征在于，所述遮光线的材质为金属。
CN201410649858.0A 2014-11-14 2014-11-14 像素结构 Active CN104375340B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410649858.0A CN104375340B (zh) 2014-11-14 2014-11-14 像素结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410649858.0A CN104375340B (zh) 2014-11-14 2014-11-14 像素结构

Publications (2)

Publication Number Publication Date
CN104375340A true CN104375340A (zh) 2015-02-25
CN104375340B CN104375340B (zh) 2017-04-12

Family

ID=52554359

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410649858.0A Active CN104375340B (zh) 2014-11-14 2014-11-14 像素结构

Country Status (1)

Country Link
CN (1) CN104375340B (zh)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105137674A (zh) * 2015-09-25 2015-12-09 深圳市华星光电技术有限公司 像素电极及阵列基板
CN105938279A (zh) * 2015-03-02 2016-09-14 三星显示有限公司 显示装置
CN106094317A (zh) * 2015-04-30 2016-11-09 三星显示有限公司 显示面板
CN106873275A (zh) * 2016-12-30 2017-06-20 友达光电股份有限公司 像素结构
CN109116642A (zh) * 2018-10-23 2019-01-01 惠科股份有限公司 电路基板、显示面板和显示装置
CN110716354A (zh) * 2019-10-30 2020-01-21 深圳市华星光电半导体显示技术有限公司 显示器
US11378848B2 (en) 2018-01-15 2022-07-05 Boe Technology Group Co., Ltd. Pixel structure and manufacturing method thereof, array substrate and display device
WO2022183630A1 (zh) * 2021-03-01 2022-09-09 Tcl华星光电技术有限公司 液晶显示面板
US11467455B2 (en) 2020-08-12 2022-10-11 Au Optronics Corporation Display device

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1834761A (zh) * 2006-04-21 2006-09-20 友达光电股份有限公司 液晶显示器
US20090180065A1 (en) * 2006-08-08 2009-07-16 Te-Wei Chan Array Panel
CN102109723A (zh) * 2010-12-07 2011-06-29 友达光电股份有限公司 画素结构
JP2011133910A (ja) * 2011-04-01 2011-07-07 Sharp Corp 液晶表示装置及びその製造方法
CN102176092A (zh) * 2010-12-27 2011-09-07 友达光电股份有限公司 像素结构
CN103558701A (zh) * 2013-09-12 2014-02-05 友达光电股份有限公司 显示器

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1834761A (zh) * 2006-04-21 2006-09-20 友达光电股份有限公司 液晶显示器
US20090180065A1 (en) * 2006-08-08 2009-07-16 Te-Wei Chan Array Panel
CN102109723A (zh) * 2010-12-07 2011-06-29 友达光电股份有限公司 画素结构
CN102176092A (zh) * 2010-12-27 2011-09-07 友达光电股份有限公司 像素结构
JP2011133910A (ja) * 2011-04-01 2011-07-07 Sharp Corp 液晶表示装置及びその製造方法
CN103558701A (zh) * 2013-09-12 2014-02-05 友达光电股份有限公司 显示器

Cited By (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105938279A (zh) * 2015-03-02 2016-09-14 三星显示有限公司 显示装置
CN106094317A (zh) * 2015-04-30 2016-11-09 三星显示有限公司 显示面板
US10914979B2 (en) 2015-04-30 2021-02-09 Samsung Display Co., Ltd. Display panel
US10209579B2 (en) 2015-09-25 2019-02-19 Shenzhen China Star Optoelectronics Technology Co., Ltd. Pixel electrode and array substrate
CN105137674B (zh) * 2015-09-25 2019-02-22 深圳市华星光电技术有限公司 像素电极及阵列基板
CN105137674A (zh) * 2015-09-25 2015-12-09 深圳市华星光电技术有限公司 像素电极及阵列基板
CN106873275A (zh) * 2016-12-30 2017-06-20 友达光电股份有限公司 像素结构
CN106873275B (zh) * 2016-12-30 2020-09-11 友达光电股份有限公司 像素结构
EP4235286A3 (en) * 2018-01-15 2023-09-27 BOE Technology Group Co., Ltd. Pixel structure, array substrate and display device
US11378848B2 (en) 2018-01-15 2022-07-05 Boe Technology Group Co., Ltd. Pixel structure and manufacturing method thereof, array substrate and display device
CN109116642B (zh) * 2018-10-23 2021-11-05 惠科股份有限公司 电路基板、显示面板和显示装置
CN109116642A (zh) * 2018-10-23 2019-01-01 惠科股份有限公司 电路基板、显示面板和显示装置
CN110716354B (zh) * 2019-10-30 2021-04-02 深圳市华星光电半导体显示技术有限公司 显示器
US20210358960A1 (en) * 2019-10-30 2021-11-18 Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Display
WO2021082057A1 (zh) * 2019-10-30 2021-05-06 深圳市华星光电半导体显示技术有限公司 显示器
US11616083B2 (en) * 2019-10-30 2023-03-28 Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Display
CN110716354A (zh) * 2019-10-30 2020-01-21 深圳市华星光电半导体显示技术有限公司 显示器
US11467455B2 (en) 2020-08-12 2022-10-11 Au Optronics Corporation Display device
WO2022183630A1 (zh) * 2021-03-01 2022-09-09 Tcl华星光电技术有限公司 液晶显示面板
US11815757B2 (en) 2021-03-01 2023-11-14 Tcl China Star Optoelectronics Technology Co., Ltd. Liquid crystal display panel

Also Published As

Publication number Publication date
CN104375340B (zh) 2017-04-12

Similar Documents

Publication Publication Date Title
CN104375340A (zh) 像素结构
US11550190B2 (en) Display device comprising a first slit separating first and second common electrodes and overlapping first and second metal lines
US7612839B2 (en) Active matrix substance and display device including the same
KR101146524B1 (ko) 액정표시장치 및 그 제조방법
US20130070002A1 (en) Display panel and display device
US20170148398A1 (en) Liquid crystal display
CN105116637A (zh) 显示面板及曲面显示器
TWI559048B (zh) 主動元件基板與應用其之顯示面板
CN205264316U (zh) 阵列基板及显示器件
US9594282B2 (en) Active-matrix substrate and display device
CN204496141U (zh) 液晶屏及显示装置
US10620487B2 (en) Pixel structure, array substrate, display device and method for manufacturing the same
CN103645589A (zh) 显示装置、阵列基板及其制作方法
CN109240012A (zh) 阵列基板、显示面板和显示装置
US9691788B2 (en) Display device
KR101205766B1 (ko) 액정표시장치
KR20160086010A (ko) 액정 표시 장치
CN104516162A (zh) 一种垂直配向型液晶显示面板
CN107544186A (zh) 显示装置
CN110794607A (zh) 像素结构
WO2018128142A1 (ja) 液晶表示装置およびその駆動方法
CN102053436A (zh) 液晶显示装置及其制造方法
KR102174963B1 (ko) 초고해상도 수평 전계형 액정 표시장치
JP2019015976A (ja) 表示装置
KR102585533B1 (ko) 표시장치용 어레이 기판

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant