CN205264316U - 阵列基板及显示器件 - Google Patents
阵列基板及显示器件 Download PDFInfo
- Publication number
- CN205264316U CN205264316U CN201521130267.9U CN201521130267U CN205264316U CN 205264316 U CN205264316 U CN 205264316U CN 201521130267 U CN201521130267 U CN 201521130267U CN 205264316 U CN205264316 U CN 205264316U
- Authority
- CN
- China
- Prior art keywords
- array base
- connection
- base palte
- connection gasket
- wire
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 5
- 239000002184 metal Substances 0.000 claims description 12
- 230000002265 prevention Effects 0.000 claims description 9
- 230000005540 biological transmission Effects 0.000 claims description 8
- 238000007789 sealing Methods 0.000 claims description 6
- 238000009413 insulation Methods 0.000 claims description 3
- 230000015556 catabolic process Effects 0.000 abstract description 6
- 230000001174 ascending effect Effects 0.000 abstract 2
- 230000002349 favourable effect Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 12
- 239000010409 thin film Substances 0.000 description 10
- 230000004888 barrier function Effects 0.000 description 4
- 238000000034 method Methods 0.000 description 3
- 101100365547 Schizosaccharomyces pombe (strain 972 / ATCC 24843) set11 gene Proteins 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 239000010408 film Substances 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- WABPQHHGFIMREM-UHFFFAOYSA-N lead(0) Chemical compound [Pb] WABPQHHGFIMREM-UHFFFAOYSA-N 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
- H01L27/1244—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits for preventing breakage, peeling or short circuiting
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1345—Conductors connecting electrodes to cell terminals
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1345—Conductors connecting electrodes to cell terminals
- G02F1/13458—Terminal pads
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
- H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
- H01L27/0296—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices involving a specific disposition of the protective devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Optics & Photonics (AREA)
- Crystallography & Structural Chemistry (AREA)
- Chemical & Material Sciences (AREA)
- Mathematical Physics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Theoretical Computer Science (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Liquid Crystal (AREA)
Abstract
本实用新型涉及显示技术领域,公开了一种阵列基板及显示器件。所述阵列基板的非显示区域包括用于连接引线和信号线的多个连接垫,设置至少一部分相邻的两个连接垫在第一方向上错开或部分重叠,使得所述相邻两个连接垫在垂直于第一方向上的第二方向上的间隙即使很小,也不易被静电击穿。另外,还能够充分利用连接垫的周边区域,而且所述第一连接垫和第二连接垫在第二方向上的间隙很小,有利于实现窄边框的显示器件。
Description
技术领域
本实用新型涉及显示技术领域,特别是涉及一种阵列基板及显示器件。
背景技术
对于显示器件,其是通过向显示区域的信号线传输电信号来控制显示画面。如图1所示,显示区域的信号线1从显示区域延伸至非显示区域,非显示区域包括引线2和连接垫3,引线2的一端与控制电路连接,另一端通过连接垫3向对应的信号线1传输电信号,由图1中可以看出,连接垫3位于同一直线上,所述直线通常平行于阵列基板的侧边。考虑到节省布局空间,相邻的连接垫3的间隙做的比较小,但这样却容易导致连接垫3被静电击穿。
实用新型内容
本实用新型提供一种阵列基板及显示器件,用以解决连接垫的间隙较小,导致连接垫易被静电击穿的问题。
为解决上述技术问题,本实用新型实施例中提供一种阵列基板,包括显示区域和位于显示区域周边的非显示区域,所述非显示区域包括连接区域,所述连接区域包括多个连接垫,至少一部分相邻的两个连接垫在第一方向上错开或部分交叠。
如上所述的阵列基板,可选的是,一部分连接垫在第一方向上完全交叠。
如上所述的阵列基板,可选的是,在第一方向上所有奇数连接垫完全交叠,在第一方向上所有偶数连接垫完全交叠。
如上所述的阵列基板,可选的是,当相邻两个连接垫在第一方向上错开时,所述相邻两个连接垫在第二方向上部分交叠,所述第二方向与第一方向垂直。
如上所述的阵列基板,可选的是,所述阵列基板还包括防静电结构,所述防静电结构位于相邻两个奇数连接垫或相邻两个偶数连接垫之间的非走线区域。
如上所述的阵列基板,可选的是,所述阵列基板还包括对位标记,所述对位标记位于相邻两个奇数连接垫或相邻两个偶数连接垫之间的非走线区域。
如上所述的阵列基板,可选的是,所述阵列基板还包括测试结构,所述测试结构位于相邻两个奇数连接垫或相邻两个偶数连接垫之间的非走线区域。
如上所述的阵列基板,可选的是,当相邻两个连接垫在第一方向上部分交叠,形成第一交叠区域时,所述第一交叠区域的宽度为所述第一连接垫的长度的五分之一到三分之一,所述第一连接垫的长度为所述第一连接垫在第二方向上相对的两条侧边之间的距离,所述第二方向与第一方向垂直。
如上所述的阵列基板,可选的是,所述阵列基板还包括位于显示区域的信号线和位于非显示区域的引线,所述引线通过连接垫向所述信号线传输电信号;
所述连接垫包括多个不同层设置且电性连接的膜层图形。
如上所述的阵列基板,可选的是,所述引线包括交叉设置的第一引线和第二引线,所述第一引线与所述第二引线在交叉处绝缘,所述第一引线对应所述交叉处的部分包括镂空部。
如上所述的阵列基板,可选的是,所述阵列基板为薄膜晶体管阵列基板,所述信号线包括第一信号线和第二信号线,所述第一信号线和第二信号线均为栅线或均为数据线,或,所述第一信号线为栅线,所述第二信号线为公共信号线,或,所述第一信号线为数据线,所述第二信号线为公共信号线。
如上所述的阵列基板,可选的是,所述连接垫包括栅金属层图形和源漏金属层图形。
如上所述的阵列基板,可选的是,所述第一方向平行于信号线的延伸方向。
如上所述的阵列基板,可选的是,所述连接区域包括第一连接区域和第二连接区域,所述第一连接区域的连接垫与奇数行信号线电性连接,所述第二连接区域的连接垫与偶数行信号线电性连接。
如上所述的阵列基板,可选的是,所述非显示区域还包括密封区域,所述连接区域位于显示区域和密封区域之间。
本实用新型实施例中提供一种显示器件,包括如上所述任一所述的阵列基板。
本实用新型任一实施例的有益效果如下:
阵列基板的非显示区域包括用于连接引线和信号线的连接垫,通过设置至少一部分相邻的两个连接垫在第一方向上错开或部分重叠,使得所述相邻两个连接垫在垂直于第一方向上的第二方向上的间隙即使很小,也不易被静电击穿。
附图说明
为了更清楚地说明本实用新型实施例或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本实用新型的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动性的前提下,还可以根据这些附图获得其他的附图。
图1表示现有技术中阵列基板的连接垫的分布示意图;
图2表示本实用新型实施例一中阵列基板的连接垫的分布示意图一;
图3表示本实用新型实施例一中阵列基板的连接垫的分布示意图二;
图4表示本实用新型实施例一中阵列基板的连接垫的分布示意图三;
图5表示本实用新型实施例一中阵列基板的连接垫的分布示意图四;
图6表示本实用新型实施例一中阵列基板的连接垫的分布示意图五;
图7表示本实用新型实施例一中阵列基板的局部示意图一;
图8表示本实用新型实施例一中阵列基板的局部示意图二;
图9表示本实用新型实施例二中阵列基板的连接垫的分布示意图一;
图10表示本实用新型实施例二中阵列基板的连接垫的分布示意图二;
图11表示本实用新型实施例二中阵列基板的连接垫的分布示意图三;
图12表示本实用新型实施例二中阵列基板的连接垫的分布示意图四。
具体实施方式
本实用新型实施例提供一种阵列基板和包括所述阵列基板的显示器件,所述阵列基板包括显示区域和位于显示区域周边的非显示区域,所述非显示区域包括连接区域。所述连接区域包括多个连接垫,至少一部分相邻的两个连接垫在第一方向上错开或部分交叠,从而即使所述相邻的两个连接垫在垂直于第一方向的第二方向上的间隙很小,也不易被静电击穿。其中,沿所述第一方向和第二方向延伸的两条直线所在的平面与所述阵列基板所在的平面平行。
另外,还能够增加连接垫周边区域的面积,充分利用连接垫的周边区域,而且所述相邻的两个连接垫在第二方向上的间隙很小,有利于实现窄边框的显示器件。
需要说明的是,本实用新型实施例中“相邻的两个连接垫在第一方向上错开或部分重叠”是指:相邻的两个连接垫在第一平面上的正投影错开或部分交叠,所述第一平面与第一方向平行,并与阵列基板所在平面垂直。
可选地,一部分连接垫在第一方向上完全交叠,以减小所有连接垫在第一方向上覆盖区域的宽度,有利于实现窄边框。
所述阵列基板还包括位于显示区域的信号线和位于所述非显示区域的引线,所述引线的一端与控制电路连接,另一端通过所述连接垫向所述信号线传输电信号,控制显示画面。以薄膜晶体管阵列基板为例,所述信号线包括栅线、数据线、公共信号线中的一种或多种。所述控制电路包括栅扫描驱动电路、数据驱动电路、接地引脚中的一种或多种。
下面将结合附图和实施例,对本实用新型的具体实施方式作进一步详细描述。以下实施例用于说明本实用新型,但不用来限制本实用新型的范围。
为了便于描述,本实用新型实施例中设定奇数连接垫为第一连接垫,偶数连接垫为第二连接垫。附图中带箭头的直线平行于本实用新型实施例中的第一方向。
实施例一
如图2所示,本实施例中的阵列基板包括显示区域100和位于显示区域100周边的非显示区域。所述非显示区域包括连接区域,所述连接区域包括相间设置的第一连接垫11和第二连接垫12,例如:相邻两个第一连接垫11之间设置有一个第二连接垫12,相邻两个第二连接垫12之间设置有一个第二连接垫12。
至少一部分相邻的第一连接垫11和第二连接垫12在第一方向上错开或部分交叠,即使相邻的第一连接垫11和第二连接垫12在垂直于第一方向的第二方向上的间隙很小,也不易被静电击穿,还能够适当增加连接垫的尺寸,进一步防止出现静电击穿的问题。另外,增加连接垫周边区域的面积,充分利用连接垫的周边区域,有利于实现窄边框。
本实用新型实施例还可以通过以下一种或多种技术方案,充分利用非显示区域的面积,来实现窄边框。例如:通过设置至少一部分相邻的第一连接垫11和第二连接垫12在第一方向上错开或部分交叠,且:在阵列基板的非显示区域还形成有对位标记21、防静电结构22、测试结构等中的一种或多种结构。
如图2所示,由于相邻的第一连接垫11和第二连接垫12在第一方向上错开或部分重叠,则连接垫周边的非走线区域200面积增加,可以将上述结构设置在连接垫的周边区域,充分利用连接垫的周边区域,从而不需要在阵列基板边框的第一方向上设置单独的区域来形成上述结构,有利于实现窄边框。
其中,所述阵列基板的所有连接垫的形状和尺寸可以相同,也可以不相同。本实施例中,设置所述阵列基板的所有连接垫的形状和尺寸相同,其平行于阵列基板所在平面的横截面为正方形。
所述阵列基板还包括位于显示区域100的信号线和位于非显示区域的第一引线15,第一引线15通过连接垫向所述信号线传输电信号。对于薄膜晶体管阵列基板,所述信号线包括栅线、数据线、公共信号线中的一种或多种。所述第一方向与所述信号线的延伸方向平行。
为了便于描述,设定奇数行信号线为第一信号线13,偶数行信号线为第二信号线14,第一连接垫11和第一信号线13连接,第二连接垫12和第二信号线14连接。
进一步地,所述连接区域包括第一连接区域和第二连接区域,第一连接垫11设置在所述第一连接区域,与第一信号线13连接;第二连接垫12设置在所述第二连接区域,与第二信号线14连接,实现奇数行和偶数行信号线的分区控制,增加控制显示过程的灵活性。
由于相邻的第一连接垫11和第二连接垫12在第一方向上错开或部分交叠,势必会增加所有连接垫在第一方向上覆盖区域的宽度,本实施例中设置一部分第一连接垫11在第一方向上完全交叠,结合图2和图3所示,或,一部分第二连接垫12在第一方向上完全交叠,结合图2和图3所示,或,一部分第一连接垫11和第二连接垫12在第一方向上完全交叠,结合图4和图5所示。上述设置能够减小所有连接垫在第一方向上覆盖区域的宽度,有利于实现窄边框。可以理解的是,当然也可以设置所有连接垫在第一方向上均不完全交叠,如图6所示。
可选的,设置在第一方向上所有第一连接垫11完全交叠,且在第一方向上所有第二连接垫12完全交叠,使得所有连接垫在第一方向上的宽度最小化,同时,由于相邻的第一连接垫11和第二连接垫12在第一方向上错开或部分交叠,增加了相邻两个第一连接垫11之间以及相邻两个第二连接垫12之间的面积,能够充分利用第一连接垫11和第二连接垫12周边的区域,实现窄边框的显示器件。
可选的,在相邻两个第一连接垫11和/或相邻两个第二连接垫12之间的非走线区域200形成对位标记21、防静电结构22、测试结构等中的一种或多种,以充分利用连接垫的周边区域,减小阵列基板的边框。
为了保证连接垫周边的非走线区域200具有足够大的面积,以能够在该区域形成对位标记21、防静电结构22、测试结构等,则相邻的第一连接垫11和第二连接垫12在第一方向上部分交叠时,其交叠部分的尺寸不能够太大。基于上述理由,本实施例中,当第一连接垫11和第二连接垫12在第一方向上部分交叠,形成第一交叠区域时,所述第一交叠区域的宽度为第一连接垫11的长度的五分之一到三分之一,第一连接垫11的长度为第一连接垫11在第二方向上相对的两条侧边之间的距离,所述第二方向垂直于所述第一方向。其中,沿所述第一方向和第二方向延伸的两条直线所在平行于所述阵列基板所在的平面。
对于阵列基板,其第一信号线13和第二信号线14从显示区域延伸至非显示区域的连接区域,与连接垫电性连接。
可选的,所述非显示区域还包括密封区域(图中未示出),所述连接区域位于显示区域和密封区域之间。非显示区域的第一引线15,其一端与控制电路连接,另一端与连接垫连接,通过连接垫向第一信号线13和第二信号线14传输控制显示过程的电信号。
可选的,所述连接垫(包括第一连接垫11和第二连接垫12)包括多个不同层设置且电性连接的膜层图形,以保证电性传输的可靠性。当所述连接垫包括与所述信号线和第一引线15不同层设置的第一膜层图形时,所述第一膜层图形与所述信号线、第一引线15之间具有绝缘层,所述第一膜层图形通过贯穿所述绝缘层中的过孔与所述信号线、第一引线15电性连接。
本实施例中,结合图7和图8所示,当所述阵列基板的非显示区域包括与第一引线15绝缘且交叉设置的第二引线16时,为了减小第一引线15与第二引线16的寄生电容,在第一引线15对应交叉处的部分包括镂空部20。
下面以所述阵列基板为薄膜晶体管阵列基板为例,对本实用新型的技术方案进行具体介绍。
对于薄膜晶体管阵列基板,其显示区域的信号线包括栅线、数据线和公共信号线。所述栅线和数据线横纵交叉设置,限定多个像素区域。每个像素区域包括薄膜晶体管和像素电极,所述像素电极和薄膜晶体管的漏电极电性连接。所述栅线和薄膜晶体管的栅电极电性连接,非显示区域的栅扫描驱动电路通过栅引线向栅线传输栅扫描信号,以打开每行的薄膜晶体管。所述数据线与薄膜晶体管的源电极电性连接,非显示区域的数据驱动电路通过数据引线向数据线传输像素电压信号,所述像素电压信号通过薄膜晶体管传输至像素电极,从而控制显示所需的画面。公共信号线通过公共信号引线与非显示区域的接地引脚连接,为所述像素区域提供基准电压。
本实施例中阵列基板的第一信号线13和第二信号线14可以均为薄膜晶体管阵列基板的栅线,也可以均为薄膜晶体管阵列基板的数据线,或,第一信号线13为栅线,第二信号线14为公共信号线,或,第一信号线13为数据线,第二信号线14为公共信号线。第一信号线13与第一连接垫11电性连接,第二连接垫12与第二信号线14电性连接。
其中,第一连接垫11和第二连接垫12包括栅金属层图形和源漏金属层图形,所述栅金属层和源漏金属层通过透明导电层电性连接。当第一信号线13为栅线时,第一信号线13和第一连接垫11的源漏金属层图形不同层设置,第一信号线13通过贯穿位于第一信号线13和源漏金属层之间的绝缘层中的过孔与第一连接垫11的源漏金属层电性连接。当第一信号线13为数据线时,第一信号线13和第一连接垫11的栅金属层图形不同层设置,第一信号线13通过贯穿位于第一信号线13和栅金属层之间的绝缘层中的过孔与第一连接垫11的栅金属层电性连接。第二信号线14和第二连接垫12的连接方式,与第一信号线13和第一连接垫11的连接方式相似,不在赘述。
实施例二
在实施例一中,对于阵列基板的连接垫,设置至少部分相邻的第一连接垫11和第二连接垫12,其中,第一连接垫11为奇数连接垫,第二连接垫12为偶数连接垫。且至少一部分相邻的第一连接垫11和第二连接垫12在第一方向(与附图中带箭头的直线平行)上错开或部分交叠,以充分利用连接垫的周边区域,从而能够减小阵列基板在所述第一方向上的第一侧边所在侧的边框。本实施例中在实施例一的基础上,进一步减小与第一侧边相邻的第二侧边所在侧的边框。
为了实现上述目的,结合图9和10所示,本实施例中当相邻的第一连接垫11和第二连接垫12在第一方向上错开时,设置所述相邻的第一连接垫11和第二连接垫12在第二方向上部分交叠,所述第二方向与所述第一方向垂直,从而能够同时减小阵列基板的相邻的第一侧边和第二侧边所在侧的边框。
进一步地,设置一部分第一连接垫11在第一方向上完全交叠,结合图9和图10所示,或,一部分第二连接垫12在第一方向上完全交叠,参见图9和图11所示。上述设置能够减小所有连接垫在第一方向上覆盖区域的宽度,有利于实现窄边框。可以理解的是,当然也可以设置所有连接垫在第一方向上均不完全交叠,如图12所示。
可选的,如图9所示,设置在第一方向上所有第一连接垫11完全交叠,且在第一方向上所有第二连接垫12完全交叠,使得所有连接垫在第一方向上的宽度最小化,同时,由于相邻的第一连接垫11和第二连接垫12在第一方向上错开或部分交叠,增加了相邻两个第一连接垫11之间以及相邻两个第二连接垫12之间的面积,能够充分利用第一连接垫11和第二连接垫12周边的区域,实现窄边框的显示器件。
在本实施例中,与实施例一中相同的技术方案不在赘述,例如:对位标记21、防静电结构22、测试结构等的设置位置,阵列基板上的信号线、连接垫、引线的连接方式,以及连接垫的结构等。
本领域技术人员很容易想到,可以根据实际需要,设置一部分相邻的第一连接垫11和第二连接垫12在第一方向上完全错开,且所述相邻的第一连接垫11和第二连接垫12在垂直于第二方向上部分交叠,减小阵列基板相邻的两侧边所在侧的边框。而设置另一部分相邻的第一连接垫11和第二连接垫12在第一方向上部分交叠,使得第一连接垫11和第二连接垫12周边的非走线区域200具有足够大的面积,以设置对位标记21、防静电结构22、测试结构等。
以上所述仅是本实用新型的优选实施方式,应当指出,对于本技术领域的普通技术人员来说,在不脱离本实用新型技术原理的前提下,还可以做出若干改进和替换,这些改进和替换也应视为本实用新型的保护范围。
Claims (16)
1.一种阵列基板,包括显示区域和非显示区域,所述非显示区域包括连接区域,所述连接区域包括多个连接垫,其特征在于,至少一部分相邻的两个连接垫在第一方向上错开或部分交叠。
2.根据权利要求1所述的阵列基板,其特征在于,一部分所述连接垫在第一方向上完全交叠。
3.根据权利要求2所述的阵列基板,其特征在于,在第一方向上所有奇数连接垫完全交叠,在第一方向上所有偶数连接垫完全交叠。
4.根据权利要求1所述的阵列基板,其特征在于,当相邻两个连接垫在第一方向上错开时,所述相邻两个连接垫在第二方向上部分交叠,所述第二方向与第一方向垂直。
5.根据权利要求3所述的阵列基板,其特征在于,所述阵列基板还包括防静电结构,所述防静电结构位于所述相邻两个奇数连接垫或所述相邻两个偶数连接垫之间的非走线区域。
6.根据权利要求3所述的阵列基板,其特征在于,所述阵列基板还包括对位标记,所述对位标记位于所述相邻两个奇数连接垫或所述相邻两个偶数连接垫之间的非走线区域。
7.根据权利要求3所述的阵列基板,其特征在于,所述阵列基板还包括测试结构,所述测试结构位于所述相邻两个奇数连接垫或所述相邻两个偶数连接垫之间的非走线区域。
8.根据权利要求1所述的阵列基板,其特征在于,当相邻两个连接垫在第一方向上部分交叠,形成第一交叠区域时,所述第一交叠区域的宽度为所述第一连接垫的长度的五分之一到三分之一,所述第一连接垫的长度为所述第一连接垫在第二方向上相对的两条侧边之间的距离,所述第二方向与第一方向垂直。
9.根据权利要求1-8任一项所述的阵列基板,其特征在于,所述阵列基板还包括位于显示区域的信号线和位于非显示区域的引线,所述引线通过连接垫向所述信号线传输电信号;
所述连接垫包括多个不同层设置且电性连接的膜层图形。
10.根据权利要求9所述的阵列基板,其特征在于,所述引线包括交叉设置的第一引线和第二引线,所述第一引线与所述第二引线在交叉处绝缘,所述第一引线对应所述交叉处的部分包括镂空部。
11.根据权利要求9所述的阵列基板,其特征在于,所述阵列基板为薄膜晶体管阵列基板,所述信号线包括第一信号线和第二信号线,所述第一信号线和第二信号线均为栅线或均为数据线,或,所述第一信号线为栅线,所述第二信号线为公共信号线,或,所述第一信号线为数据线,所述第二信号线为公共信号线。
12.根据权利要求9所述的阵列基板,其特征在于,所述连接垫包括栅金属层图形和源漏金属层图形。
13.根据权利要求9所述的阵列基板,其特征在于,所述第一方向平行于信号线的延伸方向。
14.根据权利要求9所述的阵列基板,其特征在于,所述连接区域包括第一连接区域和第二连接区域,所述第一连接区域的连接垫与奇数行信号线电性连接,所述第二连接区域的连接垫与偶数行信号线电性连接。
15.根据权利要求1-8任一项所述的阵列基板,其特征在于,所述非显示区域还包括密封区域,所述连接区域位于显示区域和密封区域之间。
16.一种显示器件,其特征在于,包括权利要求1-15任一项所述的阵列基板。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201521130267.9U CN205264316U (zh) | 2015-12-30 | 2015-12-30 | 阵列基板及显示器件 |
US15/512,429 US10629635B2 (en) | 2015-12-30 | 2016-09-02 | Array substrate and display device |
PCT/CN2016/097843 WO2017113864A1 (zh) | 2015-12-30 | 2016-09-02 | 阵列基板及显示器件 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201521130267.9U CN205264316U (zh) | 2015-12-30 | 2015-12-30 | 阵列基板及显示器件 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN205264316U true CN205264316U (zh) | 2016-05-25 |
Family
ID=56005832
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201521130267.9U Active CN205264316U (zh) | 2015-12-30 | 2015-12-30 | 阵列基板及显示器件 |
Country Status (3)
Country | Link |
---|---|
US (1) | US10629635B2 (zh) |
CN (1) | CN205264316U (zh) |
WO (1) | WO2017113864A1 (zh) |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2017113864A1 (zh) * | 2015-12-30 | 2017-07-06 | 京东方科技集团股份有限公司 | 阵列基板及显示器件 |
CN108182886A (zh) * | 2018-01-02 | 2018-06-19 | 上海天马微电子有限公司 | 阵列基板、显示面板和显示装置 |
CN108363254A (zh) * | 2018-03-01 | 2018-08-03 | 上海中航光电子有限公司 | 一种阵列基板、显示面板和显示装置 |
CN109377874A (zh) * | 2018-12-21 | 2019-02-22 | 上海中航光电子有限公司 | 显示面板和显示装置 |
CN109523943A (zh) * | 2018-12-28 | 2019-03-26 | 厦门天马微电子有限公司 | 显示面板和显示装置 |
CN109935572A (zh) * | 2017-12-18 | 2019-06-25 | 瀚宇彩晶股份有限公司 | 电子装置 |
CN113675221A (zh) * | 2021-08-18 | 2021-11-19 | 惠科股份有限公司 | 显示面板驱动装置、驱动电路和显示装置 |
WO2023028814A1 (zh) * | 2021-08-31 | 2023-03-09 | 京东方科技集团股份有限公司 | 显示基板和显示装置 |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6741101B1 (ja) * | 2019-03-05 | 2020-08-19 | セイコーエプソン株式会社 | 電気光学装置、電子機器 |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5971771A (en) * | 1998-04-03 | 1999-10-26 | Faragi; Eric Joseph | Component to substrate connection and display assembly using same |
US6661025B2 (en) * | 2000-09-22 | 2003-12-09 | Seiko Epson Corporation | Method of manufacturing electro-optical apparatus substrate, electro-optical apparatus substrate, electro-optical apparatus and electronic apparatus |
KR100737896B1 (ko) * | 2001-02-07 | 2007-07-10 | 삼성전자주식회사 | 어레이 기판과, 액정표시장치 및 그 제조방법 |
KR100814339B1 (ko) * | 2001-11-16 | 2008-03-18 | 엘지.필립스 엘시디 주식회사 | 콜레스테릭 액정 컬러필터를 가지는 반사형 액정표시장치 |
KR20040075377A (ko) | 2003-02-20 | 2004-08-30 | 삼성전자주식회사 | 구동 아이씨 및 이를 갖는 디스플레이 장치 |
JP2005326368A (ja) * | 2004-05-17 | 2005-11-24 | Favess Co Ltd | トルク検出装置 |
CN100559237C (zh) | 2007-08-01 | 2009-11-11 | 昆山龙腾光电有限公司 | 液晶显示装置及其阵列基板 |
CN101779526A (zh) | 2007-08-10 | 2010-07-14 | 夏普株式会社 | 配线基板和液晶显示装置 |
TWI373107B (en) | 2008-04-24 | 2012-09-21 | Hannstar Display Corp | Chip having a driving integrated circuit and liquid crystal display having the same |
CN101644838A (zh) | 2009-09-03 | 2010-02-10 | 上海广电光电子有限公司 | 液晶面板修复线结构 |
US9740067B2 (en) * | 2012-09-03 | 2017-08-22 | Sharp Kabushiki Kaisha | Display device and method for producing same |
KR102125464B1 (ko) * | 2013-10-17 | 2020-06-23 | 삼성디스플레이 주식회사 | 이방성 도전 필름을 포함하는 표시 장치 및 이의 제조 방법 |
CN205264316U (zh) | 2015-12-30 | 2016-05-25 | 京东方科技集团股份有限公司 | 阵列基板及显示器件 |
-
2015
- 2015-12-30 CN CN201521130267.9U patent/CN205264316U/zh active Active
-
2016
- 2016-09-02 US US15/512,429 patent/US10629635B2/en active Active
- 2016-09-02 WO PCT/CN2016/097843 patent/WO2017113864A1/zh active Application Filing
Cited By (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2017113864A1 (zh) * | 2015-12-30 | 2017-07-06 | 京东方科技集团股份有限公司 | 阵列基板及显示器件 |
US10629635B2 (en) | 2015-12-30 | 2020-04-21 | Boe Technology Group Co., Ltd. | Array substrate and display device |
CN109935572A (zh) * | 2017-12-18 | 2019-06-25 | 瀚宇彩晶股份有限公司 | 电子装置 |
CN109935572B (zh) * | 2017-12-18 | 2020-08-21 | 瀚宇彩晶股份有限公司 | 电子装置 |
CN108182886A (zh) * | 2018-01-02 | 2018-06-19 | 上海天马微电子有限公司 | 阵列基板、显示面板和显示装置 |
CN108363254A (zh) * | 2018-03-01 | 2018-08-03 | 上海中航光电子有限公司 | 一种阵列基板、显示面板和显示装置 |
CN109377874A (zh) * | 2018-12-21 | 2019-02-22 | 上海中航光电子有限公司 | 显示面板和显示装置 |
CN109523943A (zh) * | 2018-12-28 | 2019-03-26 | 厦门天马微电子有限公司 | 显示面板和显示装置 |
CN113675221A (zh) * | 2021-08-18 | 2021-11-19 | 惠科股份有限公司 | 显示面板驱动装置、驱动电路和显示装置 |
WO2023028814A1 (zh) * | 2021-08-31 | 2023-03-09 | 京东方科技集团股份有限公司 | 显示基板和显示装置 |
Also Published As
Publication number | Publication date |
---|---|
US20180294288A1 (en) | 2018-10-11 |
US10629635B2 (en) | 2020-04-21 |
WO2017113864A1 (zh) | 2017-07-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN205264316U (zh) | 阵列基板及显示器件 | |
US10747350B2 (en) | Touch display device | |
US9599870B2 (en) | Display panel and curved display | |
CN106950772B (zh) | 阵列基板、显示面板和显示装置 | |
CN101598877B (zh) | 主动元件矩阵基板 | |
TWI559048B (zh) | 主動元件基板與應用其之顯示面板 | |
CN106125415B (zh) | 像素阵列以及像素结构 | |
CN205827025U (zh) | 一种阵列基板及显示面板 | |
CN103969890B (zh) | 一种tft阵列基板及显示面板、显示装置 | |
CN104375340A (zh) | 像素结构 | |
US11106304B2 (en) | Touch display device | |
CN204595383U (zh) | 一种阵列基板、显示面板以及显示装置 | |
CN104965367A (zh) | 一种阵列基板、显示装置及制作方法 | |
CN104965361A (zh) | 显示面板 | |
CN102393589A (zh) | 多畴垂直配向型液晶显示面板及其子像素结构 | |
CN204496141U (zh) | 液晶屏及显示装置 | |
CN102981330B (zh) | 显示面板 | |
CN105068344A (zh) | 显示面板及其像素阵列 | |
CN106066739A (zh) | 阵列基板、包含其的显示面板和显示装置 | |
CN106886112A (zh) | 阵列基板、显示面板和显示装置 | |
CN104749844A (zh) | 静电防护电路、阵列基板、显示面板和显示装置 | |
CN104280966A (zh) | 液晶显示面板 | |
CN104793419A (zh) | 阵列基板、显示面板及显示装置 | |
CN105093606A (zh) | 阵列基板、液晶显示面板和液晶显示装置 | |
CN109976586A (zh) | 触控显示装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |