CN106298682B - 一种ltps阵列基板的制备方法 - Google Patents
一种ltps阵列基板的制备方法 Download PDFInfo
- Publication number
- CN106298682B CN106298682B CN201610768378.5A CN201610768378A CN106298682B CN 106298682 B CN106298682 B CN 106298682B CN 201610768378 A CN201610768378 A CN 201610768378A CN 106298682 B CN106298682 B CN 106298682B
- Authority
- CN
- China
- Prior art keywords
- substrate
- layer
- photoresist layer
- array substrate
- ltps array
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 136
- 238000002360 preparation method Methods 0.000 title claims abstract description 49
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 96
- 238000003860 storage Methods 0.000 claims abstract description 17
- 230000000149 penetrating effect Effects 0.000 claims description 3
- 239000003990 capacitor Substances 0.000 claims 1
- 238000011161 development Methods 0.000 description 16
- 230000018109 developmental process Effects 0.000 description 16
- 230000008901 benefit Effects 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 239000004973 liquid crystal related substance Substances 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000003384 imaging method Methods 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- MRNHPUHPBOKKQT-UHFFFAOYSA-N indium;tin;hydrate Chemical compound O.[In].[Sn] MRNHPUHPBOKKQT-UHFFFAOYSA-N 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 239000011148 porous material Substances 0.000 description 1
- 230000036632 reaction speed Effects 0.000 description 1
- 238000012800 visualization Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
Abstract
本发明提供一种LTPS阵列基板的制备方法。所述LTPS阵列基板的制备方法包括：提供基板，所述基板包括多个面板区域及多个间隔区域，相邻的面板区域由所述间隔区域间隔开，所述间隔区域包括邻近面板区域的边缘区域；在邻近所述基板表面上且在所述基板的面板区域设置导电层，所述导电层构成LTPS阵列基板中的存储电容的一层；在所述导电层远离所述基板的表面涂布光阻层，所述光阻层完全覆盖所述导电层；在所述光阻层远离所述导电层的表面涂布显影液；对所述光阻层进行曝光及显影，以使得所述边缘区域对应的光阻层形成第一图案，其中，所述第一图案不同于对所述边缘区域对应的所述光阻层进行全部曝光并显影后形成的第二图案。
Description
技术领域
本发明涉及平面显示领域，尤其涉及一种LTPS阵列基板的制备方法。
背景技术
低温多晶硅薄膜晶体管(Low Temperature Poly-silicon，LTPS)液晶显示装置由于具有高分辨率、反应速度快、高亮度、高开口率等优点而得到用户的青睐。LTPS液晶显示装置通常包括LTPS阵列基板。LTPS阵列基板在制备时，通常在一个较大的基板上同时制备多个LTPS阵列基板，制备完成之后，再将这块较大的基板进行切割以形成多块LTPS阵列基板。通常而言，所述LTPS阵列基板包括多个面板区域及多个间隔区域，所述面板区域是制作LTPS阵列基板的区域，间隔区域用于将相邻的面板区域间隔开，以便后续切割形成多个LTPS阵列基板。在制作LTPS阵列基板时，需要曝光和显影步骤。在进行曝光和显影步骤时，所述间隔区域对应的光阻需要全部显影。就目前的涂布显影模式而言，显影液涂布之后，各个区域显影量固定，当所述间隔区域对应的光阻需要全部显影时，需要大量的显影液，会导致邻近所述间隔区域的面板区域中的部分对应的显影液被消耗，进而导致所述面板区域邻近所述间隔区域的部分制备的结构受到影响。比如，对于设置在邻近所述间隔区域的面板区域中的存储电容而言，表现为这一层形成的连通孔比所述面板区域中的其他区域的小1微米，进而影响到所述LTPS阵列基板的性能。由此可见，目前的LTPS阵列基板的制备方法制备出来的LTPS阵列基板的性能较差。
发明内容
本发明提供一种LTPS阵列基板的制备方法，所述LTPS阵列基板的制备方法包括：
提供基板，所述基板包括多个面板区域及多个间隔区域，相邻的面板区域由所述间隔区域间隔开，所述间隔区域包括邻近面板区域的边缘区域；
在邻近所述基板表面上且在所述基板的面板区域设置导电层，所述导电层构成LTPS阵列基板中的存储电容的一层；
在所述导电层远离所述基板的表面涂布光阻层，所述光阻层完全覆盖所述导电层；
在所述光阻层远离所述导电层的表面涂布显影液；
对所述光阻层进行曝光及显影，以使得所述边缘区域对应的光阻层形成第一图案，其中，所述第一图案不同于对所述边缘区域对应的所述光阻层进行全部曝光并显影后形成的第二图案。
其中，在所述步骤“在所述光阻层远离所述导电层的表面涂布显影液”及所述步骤“对所述光阻层进行曝光及显影，以使得所述边缘区域对应的光阻层形成第一图案，其中，所述第一图案不同于对所述边缘区域对应的所述光阻层进行全部曝光并显影后形成的第二图案”之间，所述LTPS阵列基板的制备方法还包括：
提供光罩，所述光罩邻近所述光阻层设置，所述光罩包括多个第一部分及多个第二部分，所述第一部分对应所述面板区域设置，所述第二部分对应所述间隔区域设置，所述第二部分包括对应所述边缘区域的第一子部分；
将所述第一子部分设置为第一光罩图案。
其中，所述第一光罩图案与第二光罩图案相同，其中，所述第二光罩图案为所述面板区域的显示区域对应的第一部分的图案。
其中，所述第一光罩图案与所述第二光罩图案不同，其中，所述第二光罩图案为所述显示面板的显示区域对应的第一部分的图案。
其中，在所述步骤“在所述光阻层远离所述导电层的表面涂布显影液”及所述步骤“对所述光阻层进行曝光及显影，以使得所述边缘区域对应的光阻层形成第一图案，其中，所述第一图案不同于对所述边缘区域对应的所述光阻层进行全部曝光并显影后形成的第二图案”之间，所述LTPS阵列基板的制备方法还包括：
提供光罩，所述光罩邻近所述光阻层设置，所述光罩包括多个第一部分及多个第二部分，所述第一部分对应所述面板区域设置，所述第二部分对应所述间隔区域设置，所述第二部分包括对应所述边缘区域的第一子部分；
提供挡板，所述挡板设置在所述第一子部分与所述边缘区域对应的光阻层之间，所述挡板用于遮挡光线，以防止光线穿透所述挡板照射到所述边缘区域对应的光阻层上。
其中，所述光阻层为正光阻，在曝光时，当光线照射到所述光阻层上时，被光线照射到的光阻层的性质发生改变；在显影时，被光线照射到的光阻层被去除。
其中，所述边缘区域的长度小于或等于5mm，所述边缘区域的长度小于或等于5mm。
其中，在所述步骤“提供基板，所述基板包括多个面板区域及多个间隔区域，相邻的面板区域由所述间隔区域间隔开，所述间隔区域包括邻近面板区域的边缘区域”及所述步骤“邻近所述基板的表面上且在所述基板的面板区域设置导电层，所述导电层构成LTPS阵列基板中的存储电容的一层”之间，所述LTPS阵列基板的制备方法还包括：
在所述基板的表面形成缓冲层；
所述步骤“邻近所述基板的表面上且在所述基板的面板区域设置导电层，所述导电层构成LTPS阵列基板中的存储电容的一层”包括：
邻近所述缓冲层远离所述基板的表面且对应所述面板区域设置导电层，所述导电层构成LTPS阵列基板中的存储电容的一层。
其中，所述光阻层为负光阻，在曝光时，当光线照射到所述光阻层上时，未被光线照射到的光阻层的性质发生改变；在显影时，未被光线照射到的光阻层被去除。
其中，所述步骤“在邻近所述基板表面上且在所述基板的面板区域设置导电层，所述导电层构成LTPS阵列基板中的存储电容的一层”包括：
在邻近所述基板表面上且在所述基板的面板区域设置透明导电层，所述透明导电层构成LTPS阵列基板中的存储电容的一层。
相较于现有技术，本发明的LTPS阵列基板的制备方法在对所述光阻层进行曝光及显影时，使得所述边缘区域对应的光阻层形成第一图案，且所述第一图案不同于对所述边缘区域对应的所述光阻层进行完全曝光并显影后形成的第二图案。由此可见，本本发明的LTPS阵列基板的制备方法由于第一图案不同于第二图案，而形成第二图案时是将边缘区域对应的光阻层完全曝光。因此，本发明的LTPS阵列基板的制备方法中形成的第一图案不需要将边缘区域进行完全曝光，因此，本发明的LTPS阵列基板的边缘区域对应的光阻层进行曝光显影形成第一图案时相较于将边缘区域对应的光阻层进行完全曝光时需要消耗的显影液更少。因此，本发明的LTPS阵列基板的边缘区域在进行曝光显影时会减小甚至消除对邻近所述边缘区域的面板区域的显影液的消耗，因而，所述面板区域邻近所述边缘区域的区域制备出来的结构受所述边缘区域的影响会减小甚至消除。进而，本发明的LTPS阵列基板的制备方法提升了制备出来的LTPS阵列基板的性能。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本发明一较佳实施方式的LTPS阵列基板的制备方法。
图2为本发明LTPS阵列基板的制备方法中的基板的俯视图。
图3为本发明LTPS阵列基板的制备方法中的基板的剖面图。
图4至图10为本发明LTPS阵列基板的制备方法中的各个步骤对应的阵列基板的剖面结构示意图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
请参阅图1，图1为本发明一较佳实施方式的LTPS阵列基板的制备方法。所述LTPS阵列基板的制备方法包括但不限于以下步骤。
步骤S100，提供基板10，所述基板10包括多个面板区域100及多个间隔区域200，相邻的面板区域100由所述间隔区域200间隔开，所述间隔区域200包括邻近面板区域100的边缘区域210。请参阅图2和图3，图2为本发明LTPS阵列基板的制备方法中的基板的俯视图；图3为本发明LTPS阵列基板的制备方法中的基板的剖面图。
步骤S200，在邻近所述基板10表面上且在所述基板10的面板区域100设置导电层40，所述导电层40构成LTPS阵列基板中的存储电容的一层。在一实施方式中，所述导电层为透明导电层，所述透明导电层的材质可以为但不仅限于为氧化铟锡(Indium Tin Oxide，ITO)。当所述导电层为透明导电层时，可以减小对穿过所述LTPS阵列基板的光线的影响，不会降低所述LTPS阵列基板的开口率。当所述导电层为透明导电层时，所述步骤S200具体为：在邻近所述基板10表面上且在所述基板10的面板区域100设置透明导电层，所述透明导电层构成所述LTPS阵列基板的存储电容的一层。
在其他实施方式中，在所述步骤S100和所述步骤S200之间，所述LTPS阵列基板的制备方法还包括如下步骤。
步骤I，在所述基板10的表面形成缓冲层20。请参阅图4。在本实施方式中，将所述缓冲层20远离所述基板10的还形成有所述LTPS阵列基板的其他层结构，为了方便描述，所述缓冲层20与所述导电层40之间的其他层结构简称为中间层30。所述缓冲层20用于缓解所述LTPS阵列基板上的其他层结构在制备时对所述基板10的损坏。
则，相应地，所述步骤S200包括：邻近所述缓冲层20远离所述基板10的表面且对应所述面板区域100设置导电层40，所述导电层40构成LTPS阵列基板中的存储电容的一层。请参阅图5。
步骤S300，在所述导电层40远离所述基板10的表面涂布光阻层50，所述光阻层50完全覆盖所述导电层40。请参阅图6。
步骤S400，在所述光阻层50远离所述导电层40的表面涂布显影液60。请参阅图7。
在一实施方式中，在所述步骤S400及所述步骤S500之间，所述LTPS阵列基板的制备方法还包括如下步骤。
步骤II，提供光罩300，所述光罩300邻近所述光阻层50设置，所述光罩300包括多个第一部分310及多个第二部分320，所述第一部分310对应所述面板区域100设置，所述第二部分320对应所述间隔区域200设置，所述第二部分320包括对应所述边缘区域210的第一子部分321。在实际生产过程中，以所述基板10的尺寸为945mm*800mm为例，所述边缘区域210的长度小于或等于5mm，所述边缘区域210的宽度小于或等于5mm。
步骤III，将所述第一子部分321设置为第一光罩图案。请参阅图8。
步骤S500，对所述光阻层50进行曝光及显影，以使得所述边缘区域210对应的光阻层50形成第一图案，其中，所述第一图案不同于对所述边缘区域210对应的所述光阻层50进行全部曝光并显影后形成的第二图案。请参阅图9。
在一实施方式中，所述第一光罩图案与第二光罩图案相同，其中，所述第二光罩图案为所述面板区域100的显示区域对应的第一部分310的图案。
在另一实施方式中，所述第一光罩图案与第二光罩图案相同，其中，所述第二光罩图案为所述面板区域100的显示区域对应的第一部分310的图案。所述第一光罩图案可以与所述第二光罩图案相似。
在另一实施方式中，所述步骤S400和所述步骤S500之间，所述LTPS阵列基板的制备方法还包括以下步骤。
步骤IV，提供光罩300，所述光罩300邻近所述光阻层50设置，所述光罩300包括多个第一部分310及多个第二部分320，所述第一部分310对应所述面板区域100设置，所述第二部分320对应所述间隔区域200设置，所述第二部分320包括对应所述边缘区域的第一子部分321。
步骤V，提供挡板500，所述挡板500设置在所述第一子部分321与所述边缘区域210对应的光阻层50之间，所述挡板500用于遮挡光线，以防止光线穿透所述挡板500照射到所述边缘区域210对应的光阻层50上。请参阅图10。
在本实施方式中，所述光阻层50为正光阻，在曝光时，当光线照射到所述光阻层50上时，被光线照射到的光阻层的性质发生改变，在显影时，被光线照射到的光阻层50被去除。举例而言，所述当所述光阻层50中的区域a被光线照射到时，而区域a之外的其他区域未被照射到，则，被光线照射到的区域a的性质发生改变，在显影时，被光线照射到的区域a被去除。
在另一实施方式中，所述光阻层50为负光阻，在曝光时，当光线照射到所述光阻层50上时，未被光线照射到的光阻层50的性质发生改变；在显影时，未被光线照射到的光阻层50被去除。举例而言，所述当所述光阻层50中的区域b未被光线照射到时，而区域b之外的其他区域均被照射到，则，未被光线照射到的区域b的性质发生改变，在显影时，未被光线照射到的区域b被去除。
相较于现有技术，本发明的LTPS阵列基板的制备方法在对所述光阻层50进行曝光及显影时，使得所述边缘区域210对应的光阻层50形成第一图案，且所述第一图案不同于对所述边缘区域对应的所述光阻层50进行完全曝光并显影后形成的第二图案。由此可见，本本发明的LTPS阵列基板的制备方法由于第一图案不同于第二图案，而形成第二图案时是将边缘区域210对应的光阻层50完全曝光。因此，本发明的LTPS阵列基板的制备方法中形成的第一图案不需要将边缘区域210进行完全曝光，因此，本发明的LTPS阵列基板的边缘区域210对应的光阻层50进行曝光显影形成第一图案时相较于将边缘区域210对应的光阻层50进行完全曝光时需要消耗的显影液更少。因此，本发明的LTPS阵列基板的边缘区域210在进行曝光显影时会减小甚至消除对邻近所述边缘区域210的面板区域100的显影液的消耗，因而，所述面板区域100邻近所述边缘区域210的区域制备出来的结构受所述边缘区域210的影响会减小甚至消除。进而，本发明的LTPS阵列基板的制备方法提升了制备出来的LTPS阵列基板的性能。
以上所揭露的仅为本发明一种较佳实施例而已，当然不能以此来限定本发明之权利范围，本领域普通技术人员可以理解实现上述实施例的全部或部分流程，并依本发明权利要求所作的等同变化，仍属于发明所涵盖的范围。
Claims (10)
1.一种LTPS阵列基板的制备方法，其特征在于，所述LTPS阵列基板的制备方法包括：
提供基板，所述基板包括多个面板区域及多个间隔区域，相邻的面板区域由所述间隔区域间隔开，所述间隔区域包括邻近面板区域的边缘区域；
在邻近所述基板表面上且在所述基板的面板区域设置导电层，所述导电层构成LTPS阵列基板中的存储电容的一层；
在所述导电层远离所述基板的表面涂布光阻层，所述光阻层完全覆盖所述导电层；
在所述光阻层远离所述导电层的表面涂布显影液；
对所述光阻层进行曝光及显影，以使得所述边缘区域对应的光阻层形成第一图案，其中，所述第一图案不同于对所述边缘区域对应的所述光阻层进行全部曝光并显影后形成的第二图案。
2.如权利要求1所述的LTPS阵列基板的制备方法，其特征在于，在所述步骤“在所述光阻层远离所述导电层的表面涂布显影液”及所述步骤“对所述光阻层进行曝光及显影，以使得所述边缘区域对应的光阻层形成第一图案，其中，所述第一图案不同于对所述边缘区域对应的所述光阻层进行全部曝光并显影后形成的第二图案”之间，所述LTPS阵列基板的制备方法还包括：
提供光罩，所述光罩邻近所述光阻层设置，所述光罩包括多个第一部分及多个第二部分，所述第一部分对应所述面板区域设置，所述第二部分对应所述间隔区域设置，所述第二部分包括对应所述边缘区域的第一子部分；
将所述第一子部分设置为第一光罩图案。
3.如权利要求2所述的LTPS阵列基板的制备方法，其特征在于，所述第一光罩图案与第二光罩图案相同，其中，所述第二光罩图案为所述面板区域的显示区域对应的第一部分的图案。
4.如权利要求2所述的LTPS阵列基板的制备方法，其特征在于，所述第一光罩图案与第二光罩图案不同，其中，所述第二光罩图案为显示面板的显示区域对应的第一部分的图案。
5.如权利要求1所述的LTPS阵列基板的制备方法，其特征在于，在所述步骤“在所述光阻层远离所述导电层的表面涂布显影液”及所述步骤“对所述光阻层进行曝光及显影，以使得所述边缘区域对应的光阻层形成第一图案，其中，所述第一图案不同于对所述边缘区域对应的所述光阻层进行全部曝光并显影后形成的第二图案”之间，所述LTPS阵列基板的制备方法还包括：
提供光罩，所述光罩邻近所述光阻层设置，所述光罩包括多个第一部分及多个第二部分，所述第一部分对应所述面板区域设置，所述第二部分对应所述间隔区域设置，所述第二部分包括对应所述边缘区域的第一子部分；
提供挡板，所述挡板设置在所述第一子部分与所述边缘区域对应的光阻层之间，所述挡板用于遮挡光线，以防止光线穿透所述挡板照射到所述边缘区域对应的光阻层上。
6.如权利要求5所述的LTPS阵列基板的制备方法，其特征在于，所述光阻层为正光阻，在曝光时，当光线照射到所述光阻层上时，被光线照射到的光阻层的性质发生改变；在显影时，被光线照射到的光阻层被去除。
7.如权利要求1所述的LTPS阵列基板的制备方法，其特征在于，所述边缘区域的长度小于或等于5mm，所述边缘区域的长度小于或等于5mm。
8.如权利要求1所述的LTPS阵列基板的制备方法，其特征在于，在所述步骤“提供基板，所述基板包括多个面板区域及多个间隔区域，相邻的面板区域由所述间隔区域间隔开，所述间隔区域包括邻近面板区域的边缘区域”及所述步骤“邻近所述基板的表面上且在所述基板的面板区域设置导电层，所述导电层构成LTPS阵列基板中的存储电容的一层”之间，所述LTPS阵列基板的制备方法还包括：
在所述基板的表面形成缓冲层；
所述步骤“邻近所述基板的表面上且在所述基板的面板区域设置导电层，所述导电层构成LTPS阵列基板中的存储电容的一层”包括：
邻近所述缓冲层远离所述基板的表面且对应所述面板区域设置导电层，所述导电层构成LTPS阵列基板中的存储电容的一层。
9.如权利要求1所述的LTPS阵列基板的制备方法，其特征在于，所述光阻层为负光阻，在曝光时，当光线照射到所述光阻层上时，未被光线照射到的光阻层的性质发生改变；在显影时，未被光线照射到的光阻层被去除。
10.如权利要求1所述的LTPS阵列基板的制备方法，其特征在于，所述步骤“在邻近所述基板表面上且在所述基板的面板区域设置导电层，所述导电层构成LTPS阵列基板中的存储电容的一层”包括：
在邻近所述基板表面上且在所述基板的面板区域设置透明导电层，所述透明导电层构成LTPS阵列基板中的存储电容的一层。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610768378.5A CN106298682B (zh) | 2016-08-30 | 2016-08-30 | 一种ltps阵列基板的制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610768378.5A CN106298682B (zh) | 2016-08-30 | 2016-08-30 | 一种ltps阵列基板的制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN106298682A CN106298682A (zh) | 2017-01-04 |
| CN106298682B true CN106298682B (zh) | 2019-06-04 |
Family
ID=57675246
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201610768378.5A Active CN106298682B (zh) | 2016-08-30 | 2016-08-30 | 一种ltps阵列基板的制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN106298682B (zh) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102608859A (zh) * | 2011-01-21 | 2012-07-25 | 京东方科技集团股份有限公司 | 掩模板及应用其制造薄膜晶体管阵列基板的方法 |
| CN102944975A (zh) * | 2012-10-26 | 2013-02-27 | 京东方科技集团股份有限公司 | 一种掩膜板及其制造方法，阵列基板的制造方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3954066B2 (ja) * | 2004-02-25 | 2007-08-08 | 松下電器産業株式会社 | バリア膜形成用材料及びそれを用いたパターン形成方法 |
-
2016
- 2016-08-30 CN CN201610768378.5A patent/CN106298682B/zh active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102608859A (zh) * | 2011-01-21 | 2012-07-25 | 京东方科技集团股份有限公司 | 掩模板及应用其制造薄膜晶体管阵列基板的方法 |
| CN102944975A (zh) * | 2012-10-26 | 2013-02-27 | 京东方科技集团股份有限公司 | 一种掩膜板及其制造方法，阵列基板的制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN106298682A (zh) | 2017-01-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP3217213B1 (en) | Array substrate, liquid crystal display panel and display device | |
| US10146092B2 (en) | Pixel electrode layer structure with periphery filling pattern of TFT-LCD, method for manufacturing the same and mask therefor | |
| US10718970B2 (en) | Display substrate, manufacturing method thereof, display panel, and display device | |
| TWI227794B (en) | Manufacturing method of array substrate having color filter on thin film transistor structure | |
| US9606393B2 (en) | Fabrication method of substrate | |
| US9461078B1 (en) | Array substrate, manufacturing method for the same, display device and electronic product | |
| US9626017B2 (en) | Touch panel and manufacturing method thereof, display device | |
| CN104201152A (zh) | 制作显示面板的方法 | |
| CN106992149B (zh) | Tft基板的制作方法 | |
| US9274388B2 (en) | Array substrate having common electrode driving interface pattern with slits, and manufacturing method thereof, and liquid crystal display | |
| CN105097832B (zh) | 一种阵列基板及其制作方法、显示装置 | |
| CN107170760B (zh) | 显示基板的制备方法、显示基板和显示装置 | |
| US20190214411A1 (en) | Array substrate manufacturing method thereof and display device | |
| US20180088406A1 (en) | Photomask and method of manufacturing color filter substrate | |
| CN104298011A (zh) | 一种掩模板及使用掩模板制作光阻间隔物的方法 | |
| CN103346159B (zh) | 一种阵列基板及其制造方法、显示装置 | |
| CN103474396A (zh) | Tft-lcd阵列基板的制造方法 | |
| TW201727325A (zh) | 陣列基板及顯示裝置 | |
| CN104810322A (zh) | 阵列基板及其制造方法、显示面板、显示装置、掩模板 | |
| US9147697B2 (en) | Manufacturing method of array substrate, array substrate, and display apparatus | |
| CN102227678B (zh) | 液晶显示装置和液晶显示装置的tft基板的制造方法 | |
| CN103413784A (zh) | 一种阵列基板及其制备方法及显示装置 | |
| CN106298682B (zh) | 一种ltps阵列基板的制备方法 | |
| US10141352B2 (en) | Manufacturing method of array substrate, array substrate and display device | |
| US20180107311A1 (en) | Touch substrate and method of manufacturing the same, touch panel and display device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |