CN113013253B - 一种p型薄膜晶体管及其制备方法和反相器 - Google Patents

一种p型薄膜晶体管及其制备方法和反相器 Download PDF

Info

Publication number
CN113013253B
CN113013253B CN202110209509.7A CN202110209509A CN113013253B CN 113013253 B CN113013253 B CN 113013253B CN 202110209509 A CN202110209509 A CN 202110209509A CN 113013253 B CN113013253 B CN 113013253B
Authority
CN
China
Prior art keywords
thin film
film transistor
type thin
electrode layer
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202110209509.7A
Other languages
English (en)
Other versions
CN113013253A (zh
Inventor
梁凌燕
吴海娟
吴振东
张恒博
俞家欢
曹鸿涛
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ningbo Institute of Material Technology and Engineering of CAS
Original Assignee
Ningbo Institute of Material Technology and Engineering of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ningbo Institute of Material Technology and Engineering of CAS filed Critical Ningbo Institute of Material Technology and Engineering of CAS
Priority to CN202110209509.7A priority Critical patent/CN113013253B/zh
Publication of CN113013253A publication Critical patent/CN113013253A/zh
Application granted granted Critical
Publication of CN113013253B publication Critical patent/CN113013253B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H01L27/0922—Combination of complementary transistors having a different structure, e.g. stacked CMOS, high-voltage and low-voltage CMOS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明公开了一种P型薄膜晶体管，包括衬底、栅电极层、栅介质层、沟道层、源电极层和漏电极层；其中，所述栅电极层形成于所述衬底表面；所述栅介质层形成于所述栅电极层表面；所述沟道层形成于所述栅介质层表面；所述源电极层和所述漏电极层均形成与所述沟道层表面，且所述源电极与所述漏电极之间具有间隔；所述栅介质层为固态质子导体材料；所述沟道层为碘化铜薄膜；本发明公开的P型薄膜晶体管具有有较好的稳定性，较高的载流子迁移率和开关流比，较低的阈值电压和亚阈值摆幅，本发明还公开了P型薄膜晶体管的制备方法和反相器，反相器包括所述P型薄膜晶体管和N型薄膜晶体管，P型薄膜晶体管和N型薄膜晶体管通过导线连接。

Description

一种P型薄膜晶体管及其制备方法和反相器
技术领域
本发明涉及半导体器件技术领域，具体涉及P型薄膜晶体管及其制备方法和反相器。
背景技术
薄膜场效应晶体管(TFTs)具有质轻价廉、加工条件温和、能够制备在柔性衬底上等优点，因此在大面积制备的柔性电子器件、有源驱动电路、传感器、智能无线射频标签(RFID)等领域具有广阔的应用前景。随着TFTs领域科研工作的不断推进，器件的性能已经有了极大的提高。然而相比于无机晶体管器件，TFTs依然存在着阀值电压较高、有机半导体结晶性低、器件稳定性差等问题。
随着电子器件的小型化，场效应晶体管必须实现更高的电流密度和更低的工作电压。近年来，为了减小工作电压，可溶性聚合物电解液和离子液因为其具有较大的电容而被用作栅介质。目前已经发现了很多具有大电容的可溶性有机栅介质材料，但已报道的低压有机栅介质数量仍然有限，开发应用于低压薄膜晶体管新型的具有大电容有机栅介质是非常必要的。
在半导体沟道/固态质子导体界面上创造性地引入了具有超高电荷载流子积聚的双电层技术，不同于传统的栅介质，其具有高电容效应从而降低晶体管工作电压。
壳聚糖被开发作为一种新型固态质子导体材料，与其它材料相比，壳聚糖具有廉价易得的特点。壳聚糖是线性β-1，4糖苷键聚合多糖，其由甲壳素部分脱乙酰基得到。壳聚糖作为聚合物固态电解液，在薄膜界面形成双电层电容器，使其具有很高的电容值，可达8.06uF/cm2，能够降低器件的工作电压并提高器件的输出电流。可以在极低的栅极电压下通过界面处积累电荷来调制半导体沟道，从而可以在很低的电压下工作(<3.0V)。
碘化铜(CuI)是透明P型半导体材料(禁带宽度3.1eV)，其具有高导电性、高空穴迁移率，并且制备方法多样、无毒、储量丰富、成本较低，是一种应用前景广阔的新型P型透明半导体材料。但目前利用碘化铜制备的p型晶体管多数基于传统的栅介质(如二氧化硅)材料，且其对制备工艺、环境湿度要求较高，造成制备成本较高，本发明在室温工艺下制备P型薄膜晶体管，其制备过程简便易行，制备成本低。
发明内容
本发明提供一种采用固体质子导体材料为栅介质层，碘化铜薄膜为沟道层的P型薄膜晶体管，所述P型薄膜晶体管具有较好的稳定性，较高的载流子迁移率和开关流比，较低的阈值电压和亚阈值摆幅，能够在常温下制备，且制备方法简单。
一种P型薄膜晶体管，包括衬底、栅电极层、栅介质层、沟道层、源电极层和漏电极层；
其中，所述栅电极层形成于所述衬底表面；所述栅介质层形成于所述栅电极层表面；所述沟道层形成于所述栅介质层表面；所述源电极层和所述漏电极层均形成与所述沟道层表面，且所述源电极与所述漏电极之间具有间隔；
所述栅介质层为固态质子导体材料；
所述沟道层为碘化铜薄膜。
所述衬底为氧化铟锡(ITO)导电玻璃或柔性涤纶树脂(PET)。
所述碘化铜的化学式为CuxIy，其中，x为所述碘化铜薄膜中铜元素的原子含量，y为所述碘化铜薄膜中碘元素的原子量。
壳聚糖作为聚合物固态电解液，在薄膜界面形成双电层电容器，使其具有很高的电容值，能够降低器件的工作电压并提高器件的输出电流。碘化铜(CuI)是透明P型半导体材料(禁带宽度3.1eV)，其具有高导电性、高空穴迁移率，并且制备方法多样、无毒、储量丰富、成本较低，是一种应用前景广阔的新型P型透明半导体材料。将碘化铜薄膜旋涂在壳聚糖薄膜上，两者结合起来可以实现在极低的栅极电压下通过界面处积累电荷来调制半导体沟道层，从而可以在很低的电压下工作，从而提高工作效率。
所述碘化铜薄膜中，铜碘元素原子百分比为0.9-1.1，进一步优选，铜碘元素原子百分比为1。
所述碘化铜薄膜的厚度为9-30nm，进一步优选，厚度为15-27nm。
当沟道层的厚度过厚时，位于沟道层表面的源电极层和漏电极层之间的接触电阻就会过大，并且采用碘化铜薄膜作为沟道层内的本征载流子也会过多，由此会使得薄膜晶体管出现关不断的现象。当沟道层的厚度过薄时，作为沟道层的碘化铜薄膜的成膜质量不易提高，通常会呈高阻态，从而无法体现P型薄膜晶体管的性能。
所述固态质子导体材料包括壳聚糖及其化合物、海藻酸钠、鸡蛋清、多孔二氧化硅材料中的任一种或多种，进一步优选，所述固态质子导体材料为壳聚糖。
固态质子导体材料作为栅介质层具有双电层效应，可以产生较大的电容效果，在较大的电容下具有很多优势，比如：给定的栅压下能得到更大的输出电流，更低的功耗。此外，较高的电容可以得到更大的开电流和更低的阈值电压。
本发明还提供了一种P型薄膜晶体管的制备方法，包括：
(1)配置壳聚糖溶液，将所述壳聚糖溶液滴涂在衬底上面并烘干，得到具有壳聚糖薄膜的衬底；
(2)将0.048-0.142g的碘化铜粉末溶于1-8ml良溶剂中，超声或搅拌，得到薄膜前驱液；
(3)将具有壳聚糖薄膜的衬底进行亲水性处理，再向衬底表面滴加薄膜前驱液，静置后旋转衬底，得到涂布有壳聚糖/碘化铜复合材料薄膜的衬底；
(4)对涂布有壳聚糖/碘化铜复合材料薄膜的衬底蒸镀电极，得到P型薄膜晶体管。
旋涂碘化铜溶液之前，需要将壳聚糖薄膜进行亲水性处理，处理时间不宜过长，处理功率不宜过大，处理时间过长或者处理功率过大会破坏壳聚糖表面的完整性，降低其大电容效果。适当的处理时间和处理功率可以改善壳聚糖薄膜表面的亲水性，会使碘化铜溶液在壳聚糖薄膜表面形成比较完整且厚度均匀的薄膜。
步骤(1)中，所述的壳聚糖薄膜的衬底在空气湿度为30％-50％条件下制备。在湿度高的情况下在壳聚糖薄膜里面能够产生有少量的水，从而增加整体的电容效果。
步骤(2)中，所述的良溶剂为2-巯基乙醇(2-ME)、乙腈、氨水、二甲基亚砜(DMSO)、氯苯中一种或多种。
步骤(2)中，在碘化铜粉末加入良溶剂后，再加入合适含量的稳定剂，所述稳定剂包括乙醇胺或丙基硫醚。因一般稳定剂的沸点比较高，为降低工艺温度，应该尽量减少稳定剂添加量，以能获得澄清溶液为标准即可。
本发明还提供一种反相器，所述的反相器，包括所述的P型薄膜晶体管和N型薄膜晶体管，所述P型薄膜晶体管与N型薄膜晶体管通过导线连接；
所述的N型薄膜晶体管包括沟道层、源电极层和漏电极层；其中，所述沟道层形成于所述的P型薄膜晶体管中的栅介质层表面；所述源电极层和所述漏电极层均形成与所述沟道层表面，且所述源电极与所述漏电极之间具有间隔；
所述的N型薄膜晶体管中的沟道层材料为任意N型材料。
所述的P型薄膜晶体管的源电极层与N型薄膜晶体管的漏电极层通过导线连接。
所述的反相器，衬底包括刚性衬底和/或柔性衬底，进一步优选为柔性衬底。
本发明与现有技术相比，主要优点包括：
(1)与传统场效应晶体管的栅介质相比，基于固态质子导体为栅介质的晶体管获得同等大小的电流只需更小的栅电压，一般可以在很低的电压下工作(＜3.0V)，并具有较高的载流子迁移率和开关流比，较低的阈值电压和亚阈值摆幅；碘化铜薄膜中的元素不包含稀有元素，这就使得薄膜晶体管的生产成本能够大大降低。
(2)碘化铜在固态电解质薄膜之上制膜，由于两者之间的界面性能较好，较容易形成平整、均一、紧密的薄膜，且受环境影响较小，高温高湿环境也能够具有较好的晶体管电学性能，从而本发明提供的P型薄膜晶体管使用稳定性和适应性较高。
(3)由于碘化铜薄膜具有透明，高导电性，高空穴迁移率等优点，可结合N型薄膜晶体管制备反相器，进一步制作各种逻辑电路，扩展了P型薄膜晶体管的应用领域。
(4)本发明提供了一种简单有效的方法来制造高质量的P型薄膜晶体管，成功制备得到了反相器。同时，本发明在溶液法处理高性能电子设备的开发方面取得了重要进展，而且基于固态质子导体P型薄膜晶体管凭借其优异的器件性能和奇特的物理现象，在可穿戴、柔性电子学、生物传感器，人工突触和光电探测器等领域具有广阔的应用前景。
附图说明
图1为本发明的P型薄膜晶体管的剖面结构示意图；
图2为本发明的反相器具体实施例的结构示意图；
图3为实施例一至实施例三制备的P型薄膜晶体管转移特性曲线图，其中，(a)、(b)、(c)分别为实施例一、二、三制备的P型薄膜晶体管转移特性曲线图；
图4为实施例一制备的P型薄膜晶体管的输出特性曲线图；
图5为实施例一至实施例三制备的P型薄膜晶体管的AFM图，其中，(a)是栅介质层壳聚糖薄膜的AFM图，(b)、(c)、(d)分别对应实施例三、实施例二、实施例一制备的碘化铜薄膜的AFM图；
图6为实施例一至实施例三制备的P型薄膜晶体管的XRD图，其中，(a)、(b)、(c)分别为实施例一、二、三制备的碘化铜薄膜的XRD图，(d)为ITO衬底上面壳聚糖的XRD图；
图7为实施例四至实施例九制备的P型薄膜晶体管制备的的输出特性曲线图，其中，(a)、(b)、(c)、(d)、(e)及(f)分别对应实施例四、实施例五、实施例六、实施例七、实施例八和实施例九制备的P型薄膜晶体管特性曲线图；
图8为实施例十制备的P型薄膜晶体管的转移特性曲线图；
图9为实施例十一制备的P型薄膜晶体管制备的反相器的电学特性曲线图；
图10为实施例十二制备的P型薄膜晶体管制备的反相器的电学特性曲线图。
具体实施方式
为使本发明技术方案更加清楚，以下结合附图及具体实施例对本发明作进一步详细说明。
本发明的P型薄膜晶体管100为底栅结构的P型薄膜晶体管100。
如图1所示，本发明的底栅结构的P型薄膜晶体管100。其包括衬底110、栅电极层120、栅介质层130、沟道层140、源电极层150和漏电极层160。具体的，栅电极层120形成于衬底110表面。栅介质层130形成于栅电极层120表面。沟道层140形成于栅介质层130表面。源电极层150和漏电极层160均形成于沟道层140表面，且源电极层150与漏电极层160之间具有间隔。其中，栅介质层130为壳聚糖薄膜，沟道层140为化学式为CuxIy的碘化铜薄膜，x为碘化铜薄膜中铜元素(Cu)的原子含量，y为碘化铜薄膜中碘元素(I)的原子含量。
碘化铜薄膜中的铜元素(Cu)与碘元素(I)的原子百分比对P型薄膜晶体管100的性能参数同样有着重要的影响。因此，铜元素与碘元素的原子百分比的选取也尤为重要。在本发明的薄膜晶体管100的具体实施例中，其铜元素与碘元素的原子百分比的取值范围可为：0.5-1。优选的，通过大量的实验研究发现，当锌碘化铜薄膜中铜元素与碘元素的原子百分比为1时，即化学式为CuI时，其空穴迁移率可达43.9cm2 V-1S-1、导电率为238S cm-1、禁带宽度为3.1eV。
在保证P型薄膜晶体管100具有良好的性能参数的同时，还能够有效降低生成成本，节省生成工艺时间，其碘化铜薄膜的厚度优选为15nm-27nm。
在本发明的P型薄膜晶体管100中，其作为栅介质层130包括海藻酸钠、鸡蛋清、多孔二氧化硅材料、壳聚糖及其化合物中任一种或多种。在通过大量实验研究之后，在保证P型薄膜晶体管100具有良好的性能参数的同时，还能够有效降低生成成本，节省生成工艺时间，其栅介质层130优选为壳聚糖薄膜，壳聚糖是一种天然的绿色高分子材料。它是可生物降解的和可食用的，并且具有生物相容性。它存在于虾，螃蟹等食品中，可用在造纸，医药和化妆品中。
底栅结构的P型薄膜晶体管的制备方法：
步骤S100，制备壳聚糖薄膜：在96wt％的去离子水中添加2wt％的壳聚糖粉末和2wt％的乙酸，在室温下获得壳聚糖溶液，放置至少24h，壳聚糖粉末充分溶解后，将制备的壳聚糖溶液滴涂到氧等离子处理过的ITO导电玻璃衬底或聚对苯二甲酸乙二醇酯(PET)衬底上，将ITO导电玻璃衬底或PET衬底放在烘箱中进行烘干，首先烘干温度为35℃，烘干时间为6h，然后烘干温度为45℃，烘干时间为6h。烘干至少12h后，获得均匀且透明壳聚糖薄膜栅介质层130。
步骤S200，在栅介质层130表面形成沟道层140，沟道材料为碘化铜薄膜，采用溶液法制备沟道层140，其制备方法为将碘化铜粉末溶解在乙腈溶剂中，采用超声或搅拌使碘化铜粉末完全溶解直到得到澄清的薄膜前驱液。将烘干的壳聚糖薄膜用氧等离子进行亲水性处理，处理的功率是10-20W，时间为1-2min，处理过程中所采用的功率比较低，时间比较短，主要考虑到壳聚糖薄膜在高温下容易被破坏，采用低功率和短时间进行氧等离子处理可避免壳聚糖薄膜被破坏，尽可能获得比较完整的栅介质层。将碘化铜溶液用滴管滴在氧等离子处理后壳聚糖薄膜上，静置待溶液完全铺开后，在台式匀胶机上旋涂溶液，旋涂转速5000rpm，时间40s，旋涂结束后可得到沟道层140。
步骤S300，在沟道层140表面利用电子束蒸发蒸镀电极或磁控溅射沉积工艺沉积电极，从而制备得到源电极层150和漏电极层160，完成底栅结构的P型薄膜晶体管100的制备。其中，由于源电极与漏电极不能直接接触，因此源电极层150与漏电极层160之间具有预设间隔。
当进行反相器制备时，首先制备P型薄膜晶体管，通过步骤S100制备壳聚糖薄膜；通过步骤S200，在栅介质层130表面制备形成沟道层140；再通过步骤S300，在沟道层140表面利用热蒸发蒸镀电极制备得到源电极层150和漏电极层160，完成底栅结构的P型薄膜晶体管100的制备。然后制备N型薄膜晶体管，通过步骤S100制备壳聚糖薄膜，然后采用磁控溅射沉积工艺制备沟道层和源电极层与漏电极层。其制备方法为一步法同时制备沟道层140*和源电极层150*和漏电极层160*，至此完成N型薄膜晶体管的制备，然后采用导线将P型薄膜晶体管和N型薄膜晶体管连接起来，完成反相器200的制备，如图2所示。
制备的反相器，其采用的衬底包括刚性衬底及柔性衬底中任一种或多种。在保证反相器具有良好的性能参数的同时，还能够有效降低生成成本，节省生成工艺时间，其衬底优选ITO导电玻璃衬底或PFT衬底。
实施例一
在本实施例中，步骤S100，制备壳聚糖薄膜。其制备过程为在96wt％的去离子水中添加2wt％的壳聚糖和2wt％的乙酸，在室温下获得壳聚糖溶液，放置至少24h，壳聚糖粉末充分溶解后，将制备的壳聚糖溶液滴涂到干净的ITO导电玻璃衬底上，将ITO导电玻璃衬底放在烘箱中进行烘干，首先烘干温度为35℃、烘干时间为6h，然后烘干温度为45℃，烘干时间为6h。烘干至少12h后，获得均匀且透明壳聚糖栅介质层130。
然后，
步骤S200，在栅介质层130表面制备形成沟道层140。沟道材料为碘化铜薄膜，主要采用溶液法制备沟道层140。其过程为将0.142g碘化铜粉末溶解在5mL乙腈溶剂中，采用超声或搅拌使碘化铜粉末完全溶解直到得到澄清的薄膜前驱液。将烘干的壳聚糖薄膜用氧等离子进行亲水性处理，处理的功率是10W，时间为1min，处理过程中所采用的功率比较低，时间比较短，采用低功率和短时间进行氧等离子处理，将碘化铜溶液用滴管滴在氧等离子处理后壳聚糖薄膜上，静置待溶液完全铺开后，在台式匀胶机上旋涂溶液此时所配置溶液浓度为0.15mol/L，旋涂转速5000rpm，时间40s，旋涂结束后可得到沟道层140。
步骤S300，在沟道层140表面利用电子束蒸发蒸镀电极制备得到源电极层150和漏电极层160，本实施例用Au(50nm)作为源电极层150和漏电极层160，完成底栅结构的P型薄膜晶体管100的制备。其中，由于源电极与漏电极不能直接接触，因此源电极层150与漏电极层160之间具有预设间隔，其间隔为100μm。
实施例二、实施例三与实施例一有相同的制备工艺，不同的是，在步骤S200，在栅介质层130表面制备形成沟道层140，所述的碘化铜溶液浓度分别是0.1mol/L，0.05mol/L。
采用半导体参数仪(Keithley 4200)对本发明的实施例一至实施例三制备的各P型薄膜晶体管的输出曲线和转移特性进行表征，P型薄膜晶体管100的开关比和场效应迁移率越大性能越好，因此可以通过对制备的P型薄膜晶体管100的开关比，场效应迁移率，阈值电压测试，以检测所制备的P型薄膜晶体管100性能是否良好。其中，场效应迁移率可通过公式计算得出：
Figure BDA0002950899170000081
其中，μFE为场效应迁移率，IDS为源漏电流；VGS为栅电压；C0为栅介质层130单位面积电容；L和W则分别为源电极和漏电极之间的P型薄膜晶体管沟道层140的长和宽。阈值电压的计算可以根据公式I1/2 DS＝K1/2(VGS-VTH)，以I1/2 DS为纵轴，VGS为横轴作图，VTH为阈值电压，K为斜率，取线性部分推至VGS轴得到阈值电压。亚阈值摆幅则可通过公式S＝(d(logID)/dVG)-1计算获得。开关比为开态电流和关态电流之比。
图3为实施例一至实施例三所述的P型薄膜晶体管100在源漏电压VDS＝-1V时的转移特性曲线，图中VDS、VGS、IDS分别代表源漏电压、栅极电压和源漏极电流。根据图3及上述计算公式，得到实施例一至实施例二P型薄膜晶体管100的场效应迁移率、阈值电压、开关比性能参数，具体参见表1。
表1不同厚度P型薄膜晶体管100的场效应迁移率、阈值电压、开关比性能参数
Figure BDA0002950899170000091
根据图3以及表1，可以看出采用实施例一、实施例二分别制备的P型薄膜晶体管100的开启电压随着碘化铜薄膜厚度的增加而不断正移。通过对比发现，实施例一、实施例二和实施例三分别制备的P型薄膜晶体管100的场效应迁移率随着薄膜厚度的增加而增加，开关比随着薄膜厚度的增加呈现增加的趋势。
并且，实施例一至实施例二分别制备的P型薄膜晶体管100的亚阈值摆幅随薄膜厚度的增加而减小，其中实施例一制备的P型薄膜晶体管100的亚阈值摆幅最小，表明其开关速度最好。
根据表1可以得出结论：当碘化铜薄膜厚度为27nm时，获得的P型薄膜晶体管100的场效应迁移率为60cm2 V-1s-1，开关比为6.6×103，亚阈值摆幅为0.25V/decade，其场效应迁移率较高且开关比也较大，综合性能优良。可优选碘化铜溶液浓度为0.15mol/L的P型薄膜晶体管100的性能优良。
图4为碘化铜浓度为0.15mol/L时P型薄膜晶体管的输出特性曲线，栅电压从1.5V到-2.5V，步长为-0.5V。如图4所示，P型薄膜晶体管表现出良好的晶体管特性，拥有低的关断电流。碘化铜为P型半导体材料，源电极层150与漏电极层160电压都是负向偏压，这表明薄膜晶体管工作于P型增强模式。
图5为实施例一至施例三制备的P型薄膜晶体管的AFM图，(a)是栅介质层壳聚糖薄膜的AFM图，壳聚糖膜均方根(RMS)粗糙度为2.83nm。(b)、(c)、(d)分别对应实施例三、实施例二、实施例一制备的碘化铜薄膜的AFM图，(b)、(c)、(d)的AFM图像表明薄膜的表面形貌在很大程度上取决于碘化铜薄膜的厚度，沟道层碘化铜薄膜在0.05mol/L，0.1mol/L和0.15mol/L的厚度分别为11、19和27nm，碘化铜薄膜厚度增加时，其粗糙度从4.72nm减小到3.76nm，表明当碘化铜厚度增加到一定程度时，其成膜效果更好，更有利于制作性能优异的P型薄膜晶体管。同时，又在热氧化硅片上制备了P型薄膜晶体管，对旋涂在热氧化硅片上的碘化铜薄膜进行AFM测试，发现其薄膜粗糙度很高，最高可达到16.76nm，而且碘化铜薄膜旋涂在热氧化硅片上会出现比较大的空隙区域，很难形成完整的薄膜，相比之下，壳聚糖薄膜作为栅介质层，碘化铜薄膜在壳聚糖薄膜上面很容易形成完整地薄膜，而且薄膜粗糙度很小。
图6为实施例一至施例三制备的P型薄膜晶体管的XRD图，(a)、(b)、(c)制备的碘化铜薄膜的XRD图谱显示一个强的(111)峰和一个弱的(222)峰，这表明旋涂制备的碘化铜薄膜具有很高的结晶性。结合XRD图和谢乐公式计算可以得出，当碘化铜薄膜厚度为11nm时，颗粒尺寸为15nm；当碘化铜薄膜厚度为27nm时，颗粒尺寸为18nm，碘化铜薄膜的晶粒尺寸随着薄膜厚度的增加而增加。(d)为ITO衬底上面壳聚糖的XRD图，检测不到结晶现象。上述实施例制备得的结晶化的碘化铜薄膜仅基于前驱物溶解和再结晶过程，不需要任何高温退火过程。
实施例四、实施例五、实施例六、实施例七、实施例八和实施例九与实施例一相同的制备工艺，不同的是，在步骤S300，在沟道层140表面利用热蒸发蒸镀电极制备得到源电极层150和漏电极层160，所用电极材料分别为Ni/Au(5/50nm)、MoO3/Au(12/30nm)、Cu(50nm)、Cr/Au(5/50nm)；磁控溅射沉积工艺沉积电极制备得到源电极层150和漏电极层160，所用电极材料分别为Mo(50nm)、ITO(100nm)。
为了研究P型薄膜晶体管上不同电极材料的输出特性，在沟道层上利用热蒸发和磁控溅射沉积工艺制备了一系列不同的电极材料，图7给出的是碘化铜浓度为0.15mol/L时P型薄膜晶体管不同电极材料所对应的输出特性曲线，(a)、(b)、(c)、(d)、(e)及(f)分别对应实施例四、实施例五、实施例六、实施例七、实施例八和实施例九制备的P型薄膜晶体管，栅电压从1.5V到-2.5V，步长为-0.5V。实施例一与实施例四至实施例九相比较，对比不同电极材料的输出特性曲线，发现Au是P型薄膜晶体管最佳的电极材料。
实施例十与实施例一相同的制备工艺，不同的是，所采用的衬底为柔性PET衬底。
由于全室温工艺能够在柔性衬底上制备沟道层碘化铜薄膜，我们在PET衬底上制造了P型薄膜晶体管，并研究了器件性能的变化，图8为实施例十所制备的P型薄膜晶体管100在源漏电压VDS＝-1V时的转移特性曲线。从图8中可以看出，P型薄膜晶体管具有良好的电学性能，其中最高电流可达到0.25mA，阈值电压分别为-0.57V，亚阈值摆幅为0.3Vdec-1，最大μFE＝80cm2 V-1s-1，开关比为104，在饱和状态下，电学曲线在IDS 1/2和VGS之间显示出明显的线性相关。
在PET衬底上成功制备了柔性全透明的P型薄膜晶体管，在ITO导电玻璃衬底成功制备了P型薄膜晶体管，其最大场效应迁移率可以达到80cm2 V-1s-1，开关比可以达到104，总体性能优异。
实施例十一
在本实施例中，其首先通过步骤S100，制备壳聚糖薄膜。其制备过程为在96wt％的去离子水中添加2wt％的壳聚糖和2wt％的乙酸，在室温下获得壳聚糖溶液，放置至少24h，壳聚糖粉末充分溶解后，将制备的壳聚糖溶液滴涂到干净的ITO导电玻璃衬底上，将ITO导电玻璃衬底放在烘箱中进行烘干，首先烘干温度为35℃，烘干时间为6h，然后烘干温度为45℃，烘干时间为6h。烘干至少12h后，获得均匀且透明壳聚糖栅介质层130。然后，再通过步骤S200，在栅介质层130表面制备形成沟道层140。沟道材料为碘化铜薄膜，主要采用溶液法制备沟道层140。将0.15mol/L碘化铜溶液用滴管滴在氧等离子处理后壳聚糖薄膜上，静置待溶液完全铺开后，在台式匀胶机上旋涂溶液，此时所配置溶液浓度为0.15mol/L，旋涂转速5000rpm，时间40s，旋涂结束后可得到沟道层140。再通过步骤S300，在沟道层140和栅介质层130表面利用磁控溅射沉积工艺制备源电极层150和漏电极层160，即一次磁控溅射沉积工艺可同时制备P型薄膜晶体管的源电极层150和漏电极层160以及N型薄膜晶体管的沟道层140*和源电极层150*和漏电极层160*。在此制备P型薄膜晶体管的源电极层和漏电极层以及N型薄膜晶体管所的沟道层、源电极层和漏电极层材料是ITO，厚度为100nm。然后采用导线将P型薄膜晶体管和N型薄膜晶体管连接起来，完成反相器200的制备，其中P型薄膜晶体管的源电极层150材料为Au和漏电极层160材料为Au，其中N型薄膜晶体管的源电极层150*材料为Au和漏电极层160*材料为Au，沟道层140*材料为ITO。
图9为实施例十一制备的反相器的电学特性曲线图。从图中可以看出电压传输特性表现出快速的电压跃迁，当VDD＝0.5V时，其增益可以达到10。
另外，实施例十二与实施例十一相同的制备工艺，不同的是，所采用的衬底为柔性PET衬底。
图10为实施例十二制备的反相器的电学特性曲线图。从图中可以看出电压传输特性表现出快速的电压跃迁，当VDD＝1V时，其增益可以达到9。
综上所述，本发明公开的一种P型薄膜晶体管100，能够通过调整碘化铜薄膜的厚度，实现调控P型薄膜晶体管100的阈值电压，优化亚阈值摆幅以及开关比等性能，进而获得亚阈值摆幅较小，开关比较大，场效应迁移率较大的P型薄膜晶体管100。采用碘化铜薄膜作为沟道层140的P型薄膜晶体管100最大场效应迁移率可以达到80cm2 V-1s-1，开关比可以达到104。此外，碘化铜薄膜中的元素不包含稀有元素，这就使得P型薄膜晶体管的生产成本能够大大降低。本发明还制备了一种反相器逻辑电路。该反相器装置包括P型薄膜晶体管和N型薄膜晶体管，P型薄膜晶体管为如上任一所述的薄膜晶体管，N型薄膜晶体管为实施例十一所述薄膜晶体管。

Claims (9)

1.一种P型薄膜晶体管，其特征在于，包括衬底、栅电极层、栅介质层、沟道层、源电极层和漏电极层；
其中，所述栅电极层形成于所述衬底表面；所述栅介质层形成于所述栅电极层表面；所述沟道层形成于所述栅介质层表面；所述源电极层和所述漏电极层均形成与所述沟道层表面，且所述源电极与所述漏电极之间具有间隔；
所述栅介质层为壳聚糖；
所述沟道层为碘化铜薄膜。
2.根据权利要求1所述的P型薄膜晶体管，其特征在于，所述衬底为氧化铟锡导电玻璃或柔性涤纶树脂。
3.根据权利要求1所述的P型薄膜晶体管，其特征在于，所述碘化铜薄膜中，铜碘元素原子百分比为0.9-1.1。
4.根据权利要求1所述的P型薄膜晶体管，其特征在于，所述碘化铜薄膜的厚度为9-30nm。
5.根据权利要求1-4任一项所述的P型薄膜晶体管的制备方法，包括：
(1)配置壳聚糖溶液，将所述壳聚糖溶液滴涂在衬底上并烘干，得到具有壳聚糖薄膜的衬底；
(2)将0.048-0.142g的碘化铜粉末溶于1-8ml良溶剂中，超声或搅拌，得到薄膜前驱液；
(3)将具有壳聚糖薄膜的衬底进行亲水性处理，再向衬底表面滴加薄膜前驱液，静置后旋转衬底，得到涂布有壳聚糖/碘化铜复合材料薄膜的衬底；
(4)对涂布有壳聚糖/碘化铜复合材料薄膜的衬底蒸镀电极，得到P型薄膜晶体管。
6.根据权利要求5所述的P型薄膜晶体管的制备方法，其特征在于，步骤(1)中，所述的具有壳聚糖薄膜的衬底在空气湿度为30％-50％条件下制备。
7.根据权利要求5所述的P型薄膜晶体管的制备方法，其特征在于，步骤(2)中，所述的良溶剂为2-巯基乙醇、乙腈、氨水、二甲基亚砜、氯苯中的一种或多种。
8.一种反相器，其特征在于，包括N型薄膜晶体管和权利要求1-5任一项所述的P型薄膜晶体管，所述N型薄膜晶体管与P型薄膜晶体管通过导线连接；
所述的N型薄膜晶体管包括沟道层、源电极层和漏电极层，其中，所述沟道层形成于所述的P型薄膜晶体管中的栅介质层表面；所述源电极层和所述漏电极层均形成与所述沟道层表面，且所述源电极层与所述漏电极层之间具有间隔。
9.根据权利要求8所述的反相器，其特征在于，所述的衬底包括刚性衬底和/或柔性衬底。
CN202110209509.7A 2021-02-24 2021-02-24 一种p型薄膜晶体管及其制备方法和反相器 Active CN113013253B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110209509.7A CN113013253B (zh) 2021-02-24 2021-02-24 一种p型薄膜晶体管及其制备方法和反相器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110209509.7A CN113013253B (zh) 2021-02-24 2021-02-24 一种p型薄膜晶体管及其制备方法和反相器

Publications (2)

Publication Number Publication Date
CN113013253A CN113013253A (zh) 2021-06-22
CN113013253B true CN113013253B (zh) 2022-06-28

Family

ID=76385747

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110209509.7A Active CN113013253B (zh) 2021-02-24 2021-02-24 一种p型薄膜晶体管及其制备方法和反相器

Country Status (1)

Country Link
CN (1) CN113013253B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20230013827A (ko) * 2021-07-20 2023-01-27 아주대학교산학협력단 전해질 게이트 박막트랜지스터를 이용한 요오드 이온 검출 장치
WO2023203846A1 (ja) * 2022-04-20 2023-10-26 国立大学法人東北大学 半導体材料および積層半導体材料
CN115322423B (zh) * 2022-08-29 2023-04-18 西安工业大学 一种蛋清薄膜及可降解有机-无机薄膜晶体管的制备方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106981486A (zh) * 2016-01-15 2017-07-25 中国科学院宁波材料技术与工程研究所 低工作电压反相器及其制作方法
CN107611180A (zh) * 2017-07-17 2018-01-19 华南理工大学 一种垂直沟道结构双电层薄膜晶体管及其制备方法
CN107644878A (zh) * 2016-07-22 2018-01-30 中国科学院宁波材料技术与工程研究所 反相器及其制作方法
CN108493098A (zh) * 2018-04-17 2018-09-04 南京邮电大学 基于低温溶液法p型金属碘化物薄膜晶体管的制备方法
CN108807546A (zh) * 2017-05-02 2018-11-13 中国科学院宁波材料技术与工程研究所 氧化物薄膜晶体管及其制造方法
KR20200084653A (ko) * 2019-01-03 2020-07-13 청주대학교 산학협력단 CuI 채널층을 구비한 박막 트랜지스터 및 그 제조 방법

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5038751B2 (ja) * 2006-08-04 2012-10-03 協立化学産業株式会社 電極板製造用塗工液、アンダーコート剤およびその使用
CN105632896B (zh) * 2016-01-28 2018-06-15 深圳市华星光电技术有限公司 制造薄膜晶体管的方法
CN109801976A (zh) * 2019-01-17 2019-05-24 南京大学 一种基于双电层薄膜晶体管的施密特触发器及其制备方法
CN109950321B (zh) * 2019-03-25 2022-02-11 暨南大学 一种基于氧化钨的p型场效应晶体管及其制备方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106981486A (zh) * 2016-01-15 2017-07-25 中国科学院宁波材料技术与工程研究所 低工作电压反相器及其制作方法
CN107644878A (zh) * 2016-07-22 2018-01-30 中国科学院宁波材料技术与工程研究所 反相器及其制作方法
CN108807546A (zh) * 2017-05-02 2018-11-13 中国科学院宁波材料技术与工程研究所 氧化物薄膜晶体管及其制造方法
CN107611180A (zh) * 2017-07-17 2018-01-19 华南理工大学 一种垂直沟道结构双电层薄膜晶体管及其制备方法
CN108493098A (zh) * 2018-04-17 2018-09-04 南京邮电大学 基于低温溶液法p型金属碘化物薄膜晶体管的制备方法
KR20200084653A (ko) * 2019-01-03 2020-07-13 청주대학교 산학협력단 CuI 채널층을 구비한 박막 트랜지스터 및 그 제조 방법

Also Published As

Publication number Publication date
CN113013253A (zh) 2021-06-22

Similar Documents

Publication Publication Date Title
CN113013253B (zh) 一种p型薄膜晶体管及其制备方法和反相器
CN111192965B (zh) 柔性透明电极及其制备方法与由其制备的柔性太阳能电池
CN107611190A (zh) 一种耐弯折钙钛矿太阳能电池及制备方法
CN104733617A (zh) 利用大晶粒形成来制备高效率钙钛矿型太阳能电池
KR20190092577A (ko) 포르피린 멤리스터 및 그의 제조 방법
Duan et al. Low-power-consumption organic field-effect transistors
Nie et al. Flexible IZO homojunction TFTs with graphene oxide/chitosan composite gate dielectrics on paper substrates
CN103311440A (zh) 一种用于有机太阳能电池空穴传输层的层状半导体材料及其制备方法
CN104393175A (zh) 一种有机太阳能电池及制备方法
Gupta et al. Investigation of hysteresis in hole transport layer free metal halide perovskites cells under dark conditions
CN109801976A (zh) 一种基于双电层薄膜晶体管的施密特触发器及其制备方法
US20040150050A1 (en) Heterojunction organic semiconductor field effect transistor (FET) with a gate insulation layer and manufacturing process thereof
TWI418072B (zh) 以紙做為基板並以蠶絲做為介電材料之有機薄膜電晶體及其製作方法
CN105336865B (zh) 一种高导电的聚合物复合电极及其制备方法
CN111548683B (zh) 一种聚苯乙烯-卟啉衍生物纳米垂直阵列薄膜及其制备方法与应用
TW201330242A (zh) 含生物高分子材料之電子裝置及其製造方法
CN109851571B (zh) 一种共轭有机小分子界面修饰材料、制备方法及其构成的有机太阳电池
CN103280528A (zh) 一种聚合物太阳能电池
CN108493098A (zh) 基于低温溶液法p型金属碘化物薄膜晶体管的制备方法
Guo et al. Biodegradable junctionless transistors with extremely simple structure
CN113540352A (zh) 溶液加工与真空蒸镀结合制备有机晶体薄膜的方法
Ali et al. Ultra-low threshold voltage OFET using PANI nanofibers
CN208111448U (zh) 锗纳米膜柔性透明型顶底双栅薄膜晶体管
Li et al. Low-temperature, high-mobility solution-processed p-channel thin-film transistors with semiconducting single-walled carbon nanotube/NiOx composites
TW201715767A (zh) 有機太陽能電池的製作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant