CN104078501A - 一种基于二维半导体材料的低压场效应晶体管 - Google Patents

一种基于二维半导体材料的低压场效应晶体管 Download PDF

Info

Publication number
CN104078501A
CN104078501A CN201410265041.3A CN201410265041A CN104078501A CN 104078501 A CN104078501 A CN 104078501A CN 201410265041 A CN201410265041 A CN 201410265041A CN 104078501 A CN104078501 A CN 104078501A
Authority
CN
China
Prior art keywords
field effect
gate
semiconductor material
effect transistor
dimensional semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201410265041.3A
Other languages
English (en)
Inventor
刘景全
郭杰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Jiaotong University
Original Assignee
Shanghai Jiaotong University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Jiaotong University filed Critical Shanghai Jiaotong University
Priority to CN201410265041.3A priority Critical patent/CN104078501A/zh
Publication of CN104078501A publication Critical patent/CN104078501A/zh
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78681Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising AIIIBV or AIIBVI or AIVBVI semiconductor materials, or Se or Te
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312Gate electrodes for field effect devices
    • H01L29/42316Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312Gate electrodes for field effect devices
    • H01L29/42316Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H01L2029/42388Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor characterised by the shape of the insulating material

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明涉及一种基于二维半导体材料的低压场效应晶体管,包括:栅区、源区、漏区、沟道区和衬底。所述栅介质为对电子绝缘、对离子导电的无机多孔材料,所述栅介质同时含有正、负两种离子。本发明采用对离子导电、对电子绝缘的固态多孔材料作为栅介质层,栅介质与沟道区的界面形成一个理论厚度只有1nm的双电层电容,使得器件工作电压大大减低,同时采用少层二维半导体材料作为沟道区材料,使得器件可以同时实现电子导电和空穴导电。

Description

一种基于二维半导体材料的低压场效应晶体管
技术领域
本发明涉及微电子领域,具体涉及一种基于二维半导体材料的低压场效应晶体管。
背景技术
过去五十多年里,以集成电路为基础的信息技术突飞猛进,引发了人类生产和生活方式的巨大变革。但是随着半导体器件的尺寸逐渐走向量子极限,传统硅材料集成电路技术在未来二十年内可能走到尽头。因此寻找硅材料的替代品成为了全世界范围内的一个热门研究课题。近年来,以MoS2为代表的二维层状半导体材料作为沟道材料的场效应晶体管正受到越来越多的关注和研究,被认为是非常具有潜力的后硅时代材料。MoS2的宽带隙(块体为1.2eV,单层为1.8eV)为低静态功耗、高开关比提供了可能。其次MoS2的二维平面性在与传统半导体工艺兼容的基础上,可以有效的抑制尺寸缩小引起的短沟道效应。
国际专利号:WO2012/093360A1,“Semiconductor device”(半导体器件),该技术公开了以一种单层、双层MoS2等二维半导体材料为沟道材料的场效应晶体管,该器件的电子迁移率达到200cm2V-1,开关比达到108,其缺点是栅极工作电压比较高(接近10V),同时该器件只能实现n型导电。近来,一种以双电层材料为栅介质的MoS2场效应晶体管引起了广泛关注,这类器件的栅介质与沟道区的界面形成双电层电容,该电容的厚度理论上仅为1nm,产生的电容比较大,通常比常规栅介质材料高出数倍甚至数十倍。由于其电容值很大,这类器件的工作电压很低(1V-3V),因此在低功耗、便携式电子产品领域具有很大的应用前景。例如:Yijin Zhang等研究人员在题为Ambipolar MoS2Thin Flake Transistors(Nano letters12,no.3(2012):1136-1140)的文献中提出了一种以少层MoS2为沟道材料,离子液体为栅介质的双极型场效应晶体管,该器件的工作电压小于3V,且可以同时实现n型和p型导电。Jiang Pu等研究人员在题为Highly Flexible MoS2Thin-Film transistor with Ion Gel Dielectrics.(Nano letters12.8(2012):4013-4017)的文献中提出了一种以少层MoS2为沟道材料,离子凝胶为栅介质的柔性场效应晶体管,该器件的工作电压小于2V,开关比达到105。上述文献中均采用离子液体或有机聚合物作为栅介质层,其缺点是不能与传统半导体工艺兼容,器件的稳定性差,同时器件的迁移率也比较低。
发明内容
针对现有技术存在的上述缺陷,本发明提供了一种与现有半导体工艺兼容的以无机固态双电层材料为栅介质的基于二维半导体材料的低压场效应晶体管。
本发明通过以下技术方案实现,本发明所述基于二维半导体材料的低压场效应晶体管,包括栅区、源区、漏区、沟道区和衬底,所述栅区位于所述沟道区的下方,所述栅区包括栅介质和栅电极,所述栅电极位于所述栅介质之下,所述源区和所述漏区位于所述沟道区的两侧,所述源区、所述漏区和所述栅区设置在所述衬底之上。所述栅介质为对电子绝缘、对离子导电的无机多孔材料,所述栅介质同时含有正、负两种离子。
优选地,所述正离子为锂离子、钠离子、镁离子、钾离子、钙离子中一种或多种。
优选地,所述负离子为氯离子、氢氧根离子中的一种或多种。
优选地,所述离子可以在电场作用下移动到栅介质与沟道区、栅介质与栅电极界面形成两个双电层电容。
优选地,所述离子可以在制备栅介质层过程中引入,也可以在制备好栅介质层之后引入。
优选地,所述无机多孔材料包括:SiO2、Al2O3、WO3、Ta2O5、HfO2、ZnO2、TiO2
优选地,所述沟道区采用二维层状半导体材料,包括:MoS2、MoSe2、MoTe2、WS2、WSe2、WTe2、GeS2、GeSe2、GeTe2、SnS2、SnSe2、SnTe2、PbS2、PbSe2、PbTe2、GaS、GaSe、GaTe、InS、InSe、InTe。
优选地,所述二维层状半导体材料的层数1层到10层。二维半导体材料的层数选为1-10层是因为层数太多,会造成静电屏蔽栅电极无法有效调控沟道区。
本发明采用的栅介质材料可以使栅极工作电压变低,同时沟道区采用单层二维半导体晶体,可以同时实现n型和p型导电。当栅电极电压为正时,栅介质中的正离子移动到栅介质与沟道区界面形成双电层,在沟道区中感应出电子;栅介质中的负离子移动到栅介质与栅电极界面形成双电层。当栅电极电压为负时,栅介质中的负离子移动到栅介质与沟道区界面形成双电层,在沟道区中感应出空穴;栅介质中的正离子移动到栅介质与栅电极界面形成双电层。
与现有技术相比,本发明具有如下的有益效果:
本发明的基于二维半导体材料的低压场效应晶体管在具备传统双电层低电压、高载流子浓度优点的前提下,结合二维层状半导体薄层电荷屏蔽能力差的优点,区别于基于块体材料双电层晶体管,可以使得器件同时呈现n型导电和p型导电。同时本发明的栅介质材料采用无机材料,与传统半导体工艺兼容,同时器件的稳定性大大提高。
附图说明
通过阅读参照以下附图对非限制性实施例所作的详细描述,本发明的其它特征、目的和优点将会变得更明显:
图1是本发明一较优实施例的场效应晶体管的结构剖面图;
图2a和图2b说明本发明场效应晶体管分别在正栅压和负栅压情况下工作原理图;
图3为本发明场效应晶体管的转移特性曲线。
具体实施方式
下面结合具体实施例对本发明进行详细说明。以下实施例将有助于本领域的技术人员进一步理解本发明,但不以任何形式限制本发明。应当指出的是,对本领域的普通技术人员来说,在不脱离本发明构思的前提下,还可以做出若干变形和改进。这些都属于本发明的保护范围。
如图1所示,一种基于二维半导体材料的低压场效应晶体管包括栅区20、源区40、漏区50、沟道区30和衬底10,栅区20位于沟道区30的下方,栅区包括栅介质22和栅电极21,栅电极21位于栅介质22之下,源区40和漏区50位于沟道区30的两侧,源区40、漏区50和栅区30均设置在所述衬底10之上。
所述衬底材料为绝缘材料,包括硅片、玻璃、石英、陶瓷、塑料、聚亚酰胺、聚对苯二甲酸乙二酯或特殊纸制材料。在本实施例中衬底10采用硅片。
所述栅介质为对电子绝缘、对离子导电的无机多孔材料,所述栅介质同时含有正、负两种离子。所述正离子为锂离子、钠离子、镁离子、钾离子、钙离子中一种或多种。所述负离子为氯离子、氢氧根离子中的一种或多种。所述无机多孔材料包括:SiO2、Al2O3、WO3、Ta2O5、HfO2、ZnO2、TiO2。在本实施例中,栅介质22采用多孔二氧化硅。
所述的源区、漏区和所述栅电极材料为导体材料,包括Au、Pt、Ti、ITO。在本实施例中,源区40、漏区50和栅电极21均采用ITO。
所述沟道区采用二维层状半导体材料,包括:MoS2、MoSe2、MoTe2、WS2、WSe2、WTe2、GeS2、GeSe2、GeTe2、SnS2、SnSe2、SnTe2、PbS2、PbSe2、PbTe2、GaS、GaSe、GaTe、InS、InSe、InTe。在本实施例中,沟道区30采用单层MoS2
所述二维层状半导体材料的层数1层到10层。
本实施例中,所述离子可以在电场作用下移动到栅介质与沟道区、栅介质与栅电极界面形成两个双电层电容。所述离子可以在制备栅介质层过程中引入,也可以在制备好栅介质层之后引入。
如图2a和图2b所示,当栅电极电压为正时,栅介质中的正离子移动到栅介质与沟道区界面形成双电层,在沟道区中感应出电子;栅介质中的负离子移动到栅介质与栅电极界面形成双电层。当栅电极电压为负时,栅介质中的负离子移动到栅介质与沟道区界面形成双电层,在沟道区中感应出空穴;栅介质中的正离子移动到栅介质与栅电极界面形成双电层。
本实例中基于二维半导体材料的低压场效应晶体管的制备方法为:
首先在硅片上采用直流溅射的方法沉积ITO薄膜作为栅电极,在真空度为10-5量级反应腔内通入14sccm流量的氩气,反应腔体压强稳定在2-3Pa,在溅射功率为100W的条件下溅射200nm厚的ITO薄膜。
然后采用PECVD方法沉积4um多孔二氧化硅层作为栅介质层,当腔体压强低于10Pa时,通过氧气18sccm、硅烷5sccm、氩气45sccm,使腔体压强维持在20Pa,打开射频电源,功率为100W,时间在10分钟左右。透射电镜电镜表征结果表明,沉积得到的栅介质层由直径30nm左右的二氧化硅颗粒组成的稀疏的薄膜,这样的结构对于实现双电层电容非常重要,后面将会详细介绍。
随后在栅介质层能引入正负离子,将得到的样品,整体泡在浓度为1%的LiCl溶液中,两小时之后样品在60度的真空环境下干燥。
将制备好的单层MoS2采用类似转移石墨烯的办法转移到栅介质上,MoS2单层可以采用机械剥离、溶液剥离、化学气相沉积、分子束外延等方法制备。
最后制作源漏电极:甩5um后的光刻胶并图形化,溅射200nm ITO薄膜,采用lift-off工艺去光刻胶,至此器件制备完成。
当栅电极上施加正电压时(如图2a)多孔二氧化硅栅介质中的Cl-1离子被吸引到栅电极与栅介质界面形成一个双电层电容,Li1+离子移动到栅介质与沟道区的界面形成一个双电层电容,在单层MoS2中感应出电子。
当栅电极上施加负电压时(如图2b)多孔二氧化硅栅介质中的Li1+离子被吸引到栅电极与栅介质界面形成一个双电层电容,Cl-1离子移动到栅介质与沟道区的界面形成一个双电层电容,在单层MoS2中感应出空穴。
如图3所示的器件转移特性曲线,本发明晶体管的工作电压非常低(<1.5V),且同时可以实现电子与空穴导电。
本实施例中,器件尺寸不受限制,可以根据实际情况进行设计。
本实施例中采用的上述各种材料实现本发明的目的,同样的,上述其他无机多孔材料、导体材料、绝缘材料、正负离子等,因为材料的性质类似,因此本领域技术人员是完全能够实现的。
本发明采用对离子导电、对电子绝缘的固态多孔材料作为栅介质层,栅介质与沟道区的界面形成一个理论厚度只有1nm的双电层电容,使得器件工作电压大大减低,同时采用少层二维半导体材料作为沟道区材料,使得器件可以同时实现电子导电和空穴导电。
以上对本发明的具体实施例进行了描述。需要理解的是,本发明并不局限于上述特定实施方式,本领域技术人员可以在权利要求的范围内做出各种变形或修改,这并不影响本发明的实质内容。

Claims (13)

1.一种基于二维半导体材料的低压场效应晶体管,包括栅区、源区、漏区、沟道区和衬底,其特征在于:所述栅区位于所述沟道区的下方,所述栅区包括栅介质和栅电极,所述栅电极位于所述栅介质之下,所述源区和所述漏区位于所述沟道区的两侧,所述源区、所述漏区和所述栅区设置在所述衬底之上;所述栅介质为对电子绝缘、对离子导电的无机多孔材料,所述栅介质同时含有正、负两种离子。
2.根据权利要求1所述的基于二维半导体材料的低压场效应晶体管,其特征在于:所述正离子为锂离子、钠离子、镁离子、钾离子、钙离子中的一种或多种。
3.根据权利要求1所述的基于二维半导体材料的低压场效应晶体管,其特征在于:所述负离子为氯离子、氢氧根离子中的一种或多种。
4.根据权利要求1所述的基于二维半导体材料的低压场效应晶体管,其特征在于:所述离子在电场作用下移动到栅介质与沟道区、栅介质与栅电极界面形成两个双电层电容。
5.根据权利要求1所述的基于二维半导体材料的低压场效应晶体管,其特征在于:所述离子在制备栅介质层过程中引入,或者在制备好栅介质层之后引入。
6.根据权利要求1-5任一项所述的基于二维半导体材料的低压场效应晶体管,其特征在于:当栅电极电压为正时,栅介质中的正离子移动到栅介质与沟道区界面形成双电层,在沟道区中感应出电子;栅介质中的负离子移动到栅介质与栅电极界面形成双电层。
7.根据权利要求1-5任一项所述的基于二维半导体材料的低压场效应晶体管,其特征在于:当栅电极电压为负时,栅介质中的负离子移动到栅介质与沟道区界面形成双电层,在沟道区中感应出空穴;栅介质中的正离子移动到栅介质与栅电极界面形成双电层。
8.根据权利要求1-5任一项所述的基于二维半导体材料的低压场效应晶体管,其特征在于:所述无机多孔材料为SiO2、Al2O3、WO3、Ta2O5、HfO2、ZnO2、TiO2中的任一种。
9.根据权利要求1-5任一项所述的基于二维半导体材料的低压场效应晶体管,其特征在于:所述的源区、漏区和所述栅电极材料为导体材料,所述导体材料为Au、Pt、Ti、ITO中的任一种。
10.根据权利要求1-5任一项所述的基于二维半导体材料的低压场效应晶体管,其特征在于:所述衬底材料为绝缘材料,包括硅片、玻璃、石英、陶瓷、塑料、聚亚酰胺、聚对苯二甲酸乙二酯中的任一种。
11.根据权利要求1-5任一项所述的基于二维半导体材料的低压场效应晶体管,其特征在于:所述沟道区采用二维层状半导体材料。
12.根据权利要求11所述的基于二维半导体材料的低压场效应晶体管,其特征在于:所述二维层状半导体材料为MoS2、MoSe2、MoTe2、WS2、WSe2、WTe2、GeS2、GeSe2、GeTe2、SnS2、SnSe2、SnTe2、PbS2、PbSe2、PbTe2、GaS、GaSe、GaTe、InS、InSe、InTe中的任一种。
13.根据权利要求11所述的基于二维半导体材料的低压场效应晶体管,其特征在于:所述二维层状半导体材料的层数1层到10层。
CN201410265041.3A 2014-06-13 2014-06-13 一种基于二维半导体材料的低压场效应晶体管 Pending CN104078501A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410265041.3A CN104078501A (zh) 2014-06-13 2014-06-13 一种基于二维半导体材料的低压场效应晶体管

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410265041.3A CN104078501A (zh) 2014-06-13 2014-06-13 一种基于二维半导体材料的低压场效应晶体管

Publications (1)

Publication Number Publication Date
CN104078501A true CN104078501A (zh) 2014-10-01

Family

ID=51599664

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410265041.3A Pending CN104078501A (zh) 2014-06-13 2014-06-13 一种基于二维半导体材料的低压场效应晶体管

Country Status (1)

Country Link
CN (1) CN104078501A (zh)

Cited By (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105632896A (zh) * 2016-01-28 2016-06-01 深圳市华星光电技术有限公司 制造薄膜晶体管的方法
CN106521549A (zh) * 2016-11-16 2017-03-22 武汉理工大学 基于MoS2纳米薄片的场效应电催化产氢器件的制备方法
CN106555207A (zh) * 2016-11-16 2017-04-05 武汉理工大学 场效应电催化产氢器件的制备方法
CN106711225A (zh) * 2016-11-17 2017-05-24 北京交通大学 一种硫化物场效应晶体管及其制备方法
WO2018006779A1 (zh) * 2016-07-04 2018-01-11 华为技术有限公司 一种基于二维半导体的电子器件及其制造方法
CN107919400A (zh) * 2017-10-09 2018-04-17 上海集成电路研发中心有限公司 一种InSe晶体管及其制备方法
CN108615770A (zh) * 2018-03-19 2018-10-02 中国科学院微电子研究所 场效应晶体管与检波电路
CN109460819A (zh) * 2018-10-25 2019-03-12 清华大学 一种用于模拟生物体光突触的方法及器件
CN109509831A (zh) * 2018-12-18 2019-03-22 山东大学深圳研究院 一种基于硒化铟晶体管的pvdf压电传感器及其制作方法
CN110047915A (zh) * 2019-04-12 2019-07-23 西交利物浦大学 一种基于二维半导体材料薄膜晶体管及其制备方法
CN110061063A (zh) * 2019-04-24 2019-07-26 中国科学院微电子研究所 场效应晶体管制备方法及场效应晶体管
CN111446312A (zh) * 2019-01-16 2020-07-24 中国科学院化学研究所 一种基于β-GeS2的紫外偏振光探测器件
CN111613676A (zh) * 2020-04-11 2020-09-01 复旦大学 一种具有层叠结构的多栅指数晶体管及其制备方法
CN113284889A (zh) * 2021-04-20 2021-08-20 湖南大学 一种二维异质结阵列器件及其制备方法
CN114152857A (zh) * 2021-12-07 2022-03-08 华东师范大学 一种二维材料场效应晶体管失效样品的制备方法
WO2023216852A1 (zh) * 2022-05-07 2023-11-16 浙江大学 一种通过点击化学反应调控二维材料掺杂特性的方法及应用

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012093360A1 (en) * 2011-01-04 2012-07-12 Ecole Polytechnique Federale De Lausanne (Epfl) Semiconductor device

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012093360A1 (en) * 2011-01-04 2012-07-12 Ecole Polytechnique Federale De Lausanne (Epfl) Semiconductor device

Non-Patent Citations (5)

* Cited by examiner, † Cited by third party
Title
H. T. YUAN ET AL: "Liquid-gated electric-double-layer transistor on layered metal dichalcogenide, SnS2", 《APPLIED PHYSICS LETTERS》 *
JIA SUN ET AL: "Low-voltage electric-double-layer paper transistors gated by microporous SiO2 processed at room temperature", 《APPLIED PHYSICS LETTERS》 *
JIE JIANG ET AL: "Vertical low-voltage oxide transistors gated by microporous SiO 2 / LiCl composite solid electrolyte with enhanced electric-double-layer capacitance", 《APPLIED PHYSICS LETTERS》 *
MEEGHAGE MADUSANKA PERERA ET AL: "Improved Carrier Mobility in Few-Layer MoS2 Field-Effect Transistors with Ionic-Liquid Gating", 《ACS NANO》 *
窦威: "低电压氧化物基纸张双电层薄膜晶体管", 《中国博士学位论文全文数据库 信息科技辑》 *

Cited By (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105632896B (zh) * 2016-01-28 2018-06-15 深圳市华星光电技术有限公司 制造薄膜晶体管的方法
CN105632896A (zh) * 2016-01-28 2016-06-01 深圳市华星光电技术有限公司 制造薄膜晶体管的方法
US11088032B2 (en) 2016-07-04 2021-08-10 Huawei Technologies Co., Ltd. Electronic device based on two-dimensional semiconductor and method for manufacturing electronic device
WO2018006779A1 (zh) * 2016-07-04 2018-01-11 华为技术有限公司 一种基于二维半导体的电子器件及其制造方法
CN106521549A (zh) * 2016-11-16 2017-03-22 武汉理工大学 基于MoS2纳米薄片的场效应电催化产氢器件的制备方法
CN106555207A (zh) * 2016-11-16 2017-04-05 武汉理工大学 场效应电催化产氢器件的制备方法
CN106711225A (zh) * 2016-11-17 2017-05-24 北京交通大学 一种硫化物场效应晶体管及其制备方法
CN107919400A (zh) * 2017-10-09 2018-04-17 上海集成电路研发中心有限公司 一种InSe晶体管及其制备方法
CN108615770A (zh) * 2018-03-19 2018-10-02 中国科学院微电子研究所 场效应晶体管与检波电路
CN108615770B (zh) * 2018-03-19 2021-09-21 中国科学院微电子研究所 场效应晶体管与检波电路
CN109460819A (zh) * 2018-10-25 2019-03-12 清华大学 一种用于模拟生物体光突触的方法及器件
CN109460819B (zh) * 2018-10-25 2022-04-29 清华大学 一种用于模拟生物体光突触的方法及器件
CN109509831A (zh) * 2018-12-18 2019-03-22 山东大学深圳研究院 一种基于硒化铟晶体管的pvdf压电传感器及其制作方法
CN111446312A (zh) * 2019-01-16 2020-07-24 中国科学院化学研究所 一种基于β-GeS2的紫外偏振光探测器件
CN111446312B (zh) * 2019-01-16 2021-12-21 中国科学院化学研究所 一种基于β-GeS2的紫外偏振光探测器件
CN110047915A (zh) * 2019-04-12 2019-07-23 西交利物浦大学 一种基于二维半导体材料薄膜晶体管及其制备方法
CN110047915B (zh) * 2019-04-12 2024-05-03 西交利物浦大学 一种基于二维半导体材料薄膜晶体管及其制备方法
CN110061063A (zh) * 2019-04-24 2019-07-26 中国科学院微电子研究所 场效应晶体管制备方法及场效应晶体管
CN111613676A (zh) * 2020-04-11 2020-09-01 复旦大学 一种具有层叠结构的多栅指数晶体管及其制备方法
CN113284889A (zh) * 2021-04-20 2021-08-20 湖南大学 一种二维异质结阵列器件及其制备方法
CN113284889B (zh) * 2021-04-20 2023-06-09 湖南大学 一种二维异质结阵列器件及其制备方法
CN114152857A (zh) * 2021-12-07 2022-03-08 华东师范大学 一种二维材料场效应晶体管失效样品的制备方法
WO2023216852A1 (zh) * 2022-05-07 2023-11-16 浙江大学 一种通过点击化学反应调控二维材料掺杂特性的方法及应用

Similar Documents

Publication Publication Date Title
CN104078501A (zh) 一种基于二维半导体材料的低压场效应晶体管
Kim et al. Progress, challenges, and opportunities in oxide semiconductor devices: a key building block for applications ranging from display backplanes to 3D integrated semiconductor chips
Zhang et al. Tunable charge-trap memory based on few-layer MoS2
Lin et al. Thickness-dependent charge transport in few-layer MoS2 field-effect transistors
Baby et al. A general route toward complete room temperature processing of printed and high performance oxide electronics
Tang et al. Vacuum-free liquid-metal-printed 2D indium–tin oxide thin-film transistor for oxide inverters
Chen et al. TMD FinFET with 4 nm thin body and back gate control for future low power technology
CN104078508A (zh) 一种基于二维半导体晶体的栅控pn结
Xu et al. Low-voltage zinc oxide thin-film transistors with solution-processed channel and dielectric layers below 150 C
CN108807546B (zh) 氧化物薄膜晶体管及其制造方法
CN105576124B (zh) 一种双层浮栅柔性有机存储器件及其制备方法
CN103325836B (zh) 一种石墨烯场效应晶体管及其制备方法
CN107195681A (zh) 一种二维半导体负电容场效应管及制备方法
CN112968055B (zh) 二维铁电半导体沟道铁电介电层场效应管及其制备方法
Chung et al. Low-voltage and short-channel pentacene field-effect transistors with top-contact geometry using parylene-C shadow masks
Wang et al. The electrical performance and gate bias stability of an amorphous InGaZnO thin-film transistor with HfO2 high-k dielectrics
Chu et al. Low-voltage operation of ZrO2-gated n-type thin-film transistors based on a channel formed by hybrid phases of SnO and SnO2
Xu et al. SnSe 2 Field-Effect Transistor with High On/Off Ratio and Polarity-Switchable Photoconductivity
CN107644878B (zh) 反相器及其制作方法
Liu et al. Dielectrics for 2-D electronics: From device to circuit applications
Liu et al. Ferroelectric field-effect transistors for logic and in-situ memory applications
Pooja et al. Outstanding High Field‐Effect Mobility of 299 cm2 V− 1 s− 1 by Nitrogen‐Doped SnO2 Nanosheet Thin‐Film Transistor
CN102646719B (zh) 氧化物薄膜、薄膜晶体管及其制备方法
Guo et al. Biodegradable junctionless transistors with extremely simple structure
CN204011435U (zh) 一种低压场效应晶体管

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20141001