CN102646719B - 氧化物薄膜、薄膜晶体管及其制备方法 - Google Patents
氧化物薄膜、薄膜晶体管及其制备方法 Download PDFInfo
- Publication number
- CN102646719B CN102646719B CN201210124214.0A CN201210124214A CN102646719B CN 102646719 B CN102646719 B CN 102646719B CN 201210124214 A CN201210124214 A CN 201210124214A CN 102646719 B CN102646719 B CN 102646719B
- Authority
- CN
- China
- Prior art keywords
- film transistor
- sull
- thin
- channel layer
- gate electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Thin Film Transistor (AREA)
Abstract
本发明公开了一种氧化物薄膜、薄膜晶体管及其制备方法，涉及薄膜晶体管技术领域。在薄膜晶体管中，氧化物薄膜沟道层的氧化物薄膜的化学通式为Sn-X-Zn-O，X是La或者Y元素；栅电极设置在基底上方；栅极绝缘层设置在栅电极以及基底未被栅电极所覆盖的部分的上方；氧化物薄膜沟道层设置在栅极绝缘层的上方；源极区设置在氧化物薄膜沟道层的上方的一侧；漏极区设置在氧化物薄膜沟道层的上方的另一侧。本发明基于Sn-X-Zn-O的薄膜晶体管，增强了氧化物薄膜沟道层对于载流子形成的抑制能力，减弱了对薄膜晶体管阈值电压、漏电流Ioff以及开关比的影响，提高了器件制备的一致性；以Sn取代In，降低了成本。
Description
技术领域
本发明涉及薄膜晶体管技术领域，特别涉及一种氧化物薄膜、薄膜晶体管及其制备方法。
背景技术
在显示技术中，通常会大量采用薄膜晶体管组成电路来驱动显示装置。而在过去很长的时间里，一直采用的都是和CMOS(Complementary Metal Oxide Semiconductor，互补金属氧化物半导体)工艺兼容的硅系材料。
然而，硅系材料的透光性较差。而且在制备这些硅系材料时，与多晶硅相比可在低温下制备的非晶硅的成膜，也需要约200℃以上的高温。因此，不能使用具有廉价，质轻、可挠性这一优点的聚合物膜作为基材。从而，存在着加热成本高、制备时间长等比较显著的缺点。
鉴于硅基的TFT(Thin Film Transistor，薄膜场效应晶体管，即薄膜晶体管)器件存在上述的缺点，近十几年来科学家们一直在寻找和开发能够代替硅系材料的半导体。透明氧化物半导体材料由于其能够实现低温成膜，并且具有较高的迁移率等优异的特性，受到了极大的关注。其中，正如参考文献K.Nomura et al.”Room-temperaturefabrication of transparent flexible thin-film transistors using amorphousoxide semiconductors”,Nature,432,p488-492(2004)中所述，以In、Ga、Zn元素构成的In-Ga-Zn-O薄膜，由于其相较与传统使用的ZnO半导体，有更小的关断电流，更大的开关电流比以及更高的迁移率，逐渐成为研究的焦点。
不过，由于在In-Ga-Zn-O薄膜结构中，Ga元素跟O元素的结合性问题，使得形成的沟道层中氧空位较多，对于载流子形成的抑制能力较弱，对薄膜晶体管阈值电压、漏电流Ioff以及开关比有着较大的影响。
并且In元素在地壳中的含量为1×10-5％，而Sn元素在地壳中的含量为4×10-3％，相比更为丰富，同时，由于原子结构的类似性，Sn能起到和In相同的提高材料中载流子迁移率的作用。
发明内容
(一)要解决的技术问题
本发明要解决的技术问题是：如何提供一种氧化物薄膜、薄膜晶体管及其制备方法，以克服现有薄膜晶体管的沟道层对于载流子形成的抑制能力较弱，对薄膜晶体管阈值电压、漏电流Ioff以及开关比影响大的问题。
(二)技术方案
为解决上述技术问题，本发明提供一种氧化物薄膜，所述氧化物薄膜的化学通式为Sn-X-Zn-O，其中，X是La或者Y元素。
优选地，所述氧化物薄膜中还掺杂有金属元素钛、铝、镁、锆、铪、镨、铈或者钕中的至少一种，并且所掺杂的金属元素的含量低于所述X的含量。
本发明还提供一种薄膜晶体管，所述薄膜晶体管包括氧化物薄膜沟道层；所述氧化物薄膜沟道层所采用的氧化物薄膜的化学通式为Sn-X-Zn-O，其中，X是La或者Y元素。
优选地，所述氧化物薄膜中还掺杂有金属元素钛、铝、镁、锆、铪、镨、铈或者钕中的至少一种，并且所掺杂的金属元素的含量低于所述X的含量。
优选地，所述薄膜晶体管为底栅交错式薄膜晶体管；
所述底栅交错式薄膜晶体管还包括：基底、栅电极、栅极绝缘层、源极区和漏极区；
所述栅电极设置在所述基底上方；
所述栅极绝缘层设置在所述栅电极以及所述基底未被所述栅电极所覆盖的部分的上方；
所述氧化物薄膜沟道层设置在所述栅极绝缘层的上方；
所述源极区设置在所述氧化物薄膜沟道层的上方的一侧；
所述漏极区设置在所述氧化物薄膜沟道层的上方的另一侧。
优选地，所述薄膜晶体管为底栅共面式薄膜晶体管；
所述底栅共面式薄膜晶体管还包括：基底、栅电极、栅极绝缘层、源极区和漏极区；
所述栅电极设置在所述基底上方；
所述栅极绝缘层设置在所述栅电极以及所述基底未被所述栅电极所覆盖的部分的上方；
所述源极区设置在所述栅极绝缘层的上方的一侧；
所述漏极区设置在所述栅极绝缘层的上方的另一侧；
所述氧化物薄膜沟道层设置在所述源极区和所述漏极区以及所述栅极绝缘层未被所述源极区和所述漏极区所覆盖的部分的上方。
优选地，所述薄膜晶体管为顶栅交错式薄膜晶体管；
所述顶栅交错式薄膜晶体管还包括：基底、栅电极、栅极绝缘层、源极区和漏极区；
所述源极区设置在所述基底的上方的一侧；
所述漏极区设置在所述基底的上方的另一侧；
所述氧化物薄膜沟道层设置在所述源极区和所述漏极区以及所述基底未被所述源极区和所述漏极区所覆盖的部分的上方；
所述栅极绝缘层设置在所述氧化物薄膜沟道层的上方；
所述栅电极设置在所述栅极绝缘层的上方。
优选地，所述薄膜晶体管为顶栅共面式薄膜晶体管；
所述顶栅共面式薄膜晶体管还包括：基底、栅电极、栅极绝缘层、源极区和漏极区；
所述氧化物薄膜沟道层设置在所述基底的上方；
所述源极区设置在所述氧化物薄膜沟道层的上方的一侧；
所述漏极区设置在所述氧化物薄膜沟道层的上方的另一侧；
所述栅极绝缘层设置在所述氧化物薄膜沟道层未被所述源极区和所述漏极区所覆盖的部分的上方；
所述栅电极设置在所述栅极绝缘层的上方。
本发明还提供一种薄膜晶体管制备方法，包括步骤：
A：清洗基底；
B：在所述基底的上方形成栅电极；
C：在所述栅电极以及所述基底未被所述栅电极所覆盖的部分的上方形成栅极绝缘层；
D：在所述栅极绝缘层的上方形成氧化物薄膜沟道层；所述氧化物薄膜沟道层所采用的氧化物薄膜的化学通式为Sn-X-Zn-O，其中，X是La或者Y元素；
E：通过刻蚀使所述栅电极裸露，然后在所述氧化物薄膜沟道层的上方的两侧分别形成源极区和漏极区。
优选地，所述步骤D具体包括：使用磁控溅射方法，向SnO2、X元素的氧化物、ZnO施加电压，进行共溅射，在所述栅极绝缘层的上方形成化学通式为Sn-X-Zn-O的氧化物薄膜，其中，X是La或者Y元素。
(三)有益效果
本发明的基于Sn-X-Zn-O的薄膜晶体管具有一下优势：采用基于Sn-X-Zn-O的氧化物薄膜沟道层，可以增强氧化物薄膜沟道层对于载流子形成的抑制能力，减小对薄膜晶体管阈值电压、漏电流Ioff以及开关比的影响；在保证薄膜晶体管的可靠性和电学特性基础上，使得薄膜晶体管的氧化物薄膜沟道层有更广泛的材料选择范围；并且通过其他元素的掺杂，可以对基于Sn-X-Zn-O的氧化物薄膜沟道层的特性进行调制，进一步提高薄膜晶体管的可靠性和电学特性；可以提高材料的晶化温度，有利于在低温下形成非晶态的薄膜，有利于保证器件制备的一致性、改善通过低温工艺制造的器件的稳定性；使用Sn来取代传统方案中的In可以在不降低器件性能的前提下，节省资源，降低成本。
附图说明
图1是本发明第一种实施例所述的底栅交错式薄膜晶体管结构示意图；
图2是本发明第一种实施例所述底栅交错式薄膜晶体管的制备方法流程图；
图3是本发明第二种实施例所述的底栅共面式薄膜晶体管结构示意图；
图4是本发明第三种实施例所述的顶栅交错式薄膜晶体管结构示意图；
图5是本发明第四种实施例所述的顶栅共面式薄膜晶体管结构示意图。
具体实施方式
下面结合附图和实施例，对本发明的具体实施方式作进一步详细描述。以下实施例用于说明本发明，但不用来限制本发明的范围。
实施例1
图1是本发明第一种实施例所述的底栅交错式薄膜晶体管(TFTwith inverted staggered structure)结构示意图，如图1所示，所述底栅交错式薄膜晶体管包括：基底11、栅电极12、栅极绝缘层13、氧化物薄膜沟道层14、源极区15和漏极区16。
所述栅电极12设置在所述基底11的上方。所述基底11可以采用硅、玻璃或塑料。
所述栅极绝缘层13设置在所述栅电极12以及所述基底11未被所述栅电极12所覆盖的部分的上方。
所述氧化物薄膜沟道层14设置在所述栅极绝缘层13的上方。所述氧化物薄膜沟道层14所采用的氧化物薄膜的化学通式为Sn-X-Zn-O，其中，X是La或者Y元素。所述氧化物薄膜中还掺杂有金属元素钛、铝、镁、锆、铪、镨、铈或者钕中的至少一种，并且所掺杂的金属元素的含量低于所述X的含量。对于所述氧化物薄膜的制备，可以通过同时向Sn的氧化物、Zn的氧化物和X的氧化物施加电压而共溅射来形成，并且可以通过控制电压的强度来控制Sn、Zn和X各元素在形成的所述氧化物薄膜中的原子浓度。但是，需要指出的是，形成所述氧化物薄膜的方法不限于这一种特定的溅射方法，其他的方法诸如干法(印刷)或湿法(溶胶凝胶法)之类的多种方法中的任何一种都可以使用。将金属元素钛、铝、镁、锆、铪、镨、铈以及钕中的至少一种掺杂添加至所述氧化物薄膜中的方法不限于特定的方法，可以使用干法或湿法之类的多种方法中的任何一种。优先使用离子注入方法或离子掺杂法，或者溶胶凝胶法。
所述源极区15设置在所述氧化物薄膜沟道层14的上方的一侧；
所述漏极区16设置在所述氧化物薄膜沟道层14的上方的另一侧。
所述栅电极12、所述源极区15和所述漏极区16可以采用金属(如Ti、Pt、Ru、Cu、Au、Ag、Mo、Cr、Al、Ta、W或他们的合金)或导电氧化物(如为氧化锡、氧化锌、氧化铟、氧化铟锡、氧化铟锌、氧化镓锌或氧化铝锌)。所述栅极绝缘层13可以是诸如SiO2、Si3N4、SiON、HfO2、Al2O3、Y2O3或Ta2O5之类的介电材料、高K介电材料或它们的混合物。
图2是本发明第一种实施例所述底栅交错式薄膜晶体管的制备方法流程图，如图2所示，所述方法包括步骤：
A：清洗基底：使用超声清洗机清洗玻璃基底，先将玻璃基底浸入丙酮中，水浴加热至50℃，超声5分钟；再将玻璃基底浸入无水乙醇中，水浴加热至50℃，超声5分钟。
B：在所述基底的上方形成栅电极：在所述基底的上方光刻出栅电极区，采用磁控溅射技术生长一层50～300纳米厚的ITO(Indium TinOxides，纳米铟锡金属氧化物)导电薄膜，使用剥离方法形成栅电极。
C：在所述栅电极以及所述基底未被所述栅电极所覆盖的部分的上方形成栅极绝缘层：在所述栅电极以及所述基底未被所述栅电极所覆盖的部分的上方，采用PECVD(Plasma Enhanced Chemical VaporDeposition，等离子体增强化学气相沉积法)技术或磁控溅射技术或ALD(Atomic layer deposition，原子层沉积)技术生长一层50～200纳米厚的二氧化硅叠栅介质层。
D：在所述栅极绝缘层的上方形成氧化物薄膜沟道层：使用磁控溅射方法，向SnO2、X元素的氧化物(可以为SiO2、GeO2、La2O3、Y2O3)、ZnO施加电压，进行共溅射，在所述栅极绝缘层的上方形成约100纳米左右的化学通式为Sn-X-Zn-O的氧化物薄膜，其中，X是La或者Y元素。
E：通过刻蚀使所述栅电极裸露，然后在所述氧化物薄膜沟道层的上方的两侧分别形成源极区和漏极区：将上述所制备好的样品进行光刻，使用稀盐酸刻蚀掉一部分的氧化物薄膜沟道层，再光刻并用氢氟酸刻蚀掉相应部分的所述栅极绝缘层，露出所述栅电极；接着，采用PVD(Physical Vapor Deposition，物理气相沉积)工艺淀积一层50～300纳米厚的ITO导电薄膜，使用剥离方法形成所述源极区和漏极区，就得到所需要制备的TFT器件了。
实验结果显示，通过本发明实施例所述方法所制备的底栅交错式薄膜晶体管，预期其关断电流可以达到6×10-12A，开关比为3×105，迁移率可以达到12cm2/(V·s)，缺陷态密度为8×1011，已经可以作为一种性能较好的TFT器件。
实施例2
图3是本发明第二种实施例所述的底栅共面式薄膜晶体管(TFTwith inverted coplanar structure)结构示意图，如图3所示，所述底栅共面式薄膜晶体管包括：基底21、栅电极22、栅极绝缘层23、氧化物薄膜沟道层24、源极区25和漏极区26。所述底栅共面式薄膜晶体管中的各部件与实施例一中所述底栅交错式薄膜晶体管中各部件所采用的材料相同，其不同之处在于各部件间的结构如下：
所述栅电极22设置在所述基底21上方；
所述栅极绝缘层23设置在所述栅电极22以及所述基底21未被所述栅电极22所覆盖的部分的上方；
所述源极区25设置在所述栅极绝缘层23的上方的一侧；
所述漏极区26设置在所述栅极绝缘层23的上方的另一侧；
所述氧化物薄膜沟道层24设置在所述源极区25和所述漏极区26以及所述栅极绝缘层23未被所述源极区25和所述漏极区26所覆盖的部分的上方。
根据所述底栅共面式薄膜晶体管的结构特征，本领域技术人员容易想到相应的制备方法，因此，在此对其制备方法不再赘述。
实施例3
图4是本发明第三种实施例所述的顶栅交错式薄膜晶体管(TFTwith top gate staggered structure)结构示意图，如图4所示，所述顶栅交错式薄膜晶体管包括：基底31、栅电极32、栅极绝缘层33、氧化物薄膜沟道层34、源极区35和漏极区36。所述顶栅交错式薄膜晶体管中的各部件与实施例一中所述底栅交错式薄膜晶体管中各部件所采用的材料相同，其不同之处在于各部件间的结构如下：
所述源极区35设置在所述基底31的上方的一侧；
所述漏极区36设置在所述基底31的上方的另一侧；
所述氧化物薄膜沟道层34设置在所述源极区35和所述漏极区36以及所述基底31未被所述源极区35和所述漏极区36所覆盖的部分的上方；
所述栅极绝缘层33设置在所述氧化物薄膜沟道层34的上方；
所述栅电极32设置在所述栅极绝缘层33的上方。
根据所述顶栅交错式薄膜晶体管的结构特征，本领域技术人员容易想到相应的制备方法，因此，在此对其制备方法不再赘述。
实施例4
图5是本发明第四种实施例所述的顶栅共面式薄膜晶体管(TFTwith top gate coplanar structure)结构示意图，如图5所示，所述顶栅共面式薄膜晶体管包括：基底41、栅电极42、栅极绝缘层43、氧化物薄膜沟道层44、源极区45和漏极区46。所述顶栅共面式薄膜晶体管中的各部件与实施例一中所述底栅交错式薄膜晶体管中各部件所采用的材料相同，其不同之处在于各部件间的结构如下：
所述氧化物薄膜沟道层44设置在所述基底41的上方；
所述源极区45设置在所述氧化物薄膜沟道层44的上方的一侧；
所述漏极区46设置在所述氧化物薄膜沟道层44的上方的另一侧；
所述栅极绝缘层43设置在所述氧化物薄膜沟道层44未被所述源极区45和所述漏极区46所覆盖的部分的上方；
所述栅电极42设置在所述栅极绝缘层43的上方。
根据所述顶栅共面式薄膜晶体管的结构特征，本领域技术人员容易想到相应的制备方法，因此，在此对其制备方法不再赘述。
相比于传统的基于In-Ga-Zn-O的薄膜晶体管，本发明所述基于Sn-X-Zn-O的薄膜晶体管具有一下优势：采用基于Sn-X-Zn-O的氧化物薄膜沟道层，可以增强氧化物薄膜沟道层对于载流子形成的抑制能力，减小对薄膜晶体管阈值电压、漏电流Ioff以及开关比的影响；在保证薄膜晶体管的可靠性和电学特性基础上，使得薄膜晶体管的氧化物薄膜沟道层有更广泛的材料选择范围；并且通过其他元素的掺杂，可以对基于Sn-X-Zn-O的氧化物薄膜沟道层的特性进行调制，进一步提高薄膜晶体管的可靠性和电学特性；可以提高材料的晶化温度，有利于在低温下形成非晶态的薄膜，有利于保证器件制备的一致性、改善通过低温工艺制造的器件的稳定性；使用Sn来取代传统方案中的In可以在不降低器件性能的前提下，节省资源，降低成本。
以上实施方式仅用于说明本发明，而并非对本发明的限制，有关技术领域的普通技术人员，在不脱离本发明的精神和范围的情况下，还可以做出各种变化和变型，因此所有等同的技术方案也属于本发明的范畴，本发明的专利保护范围应由权利要求限定。
Claims (3)
1.一种氧化物薄膜，其特征在于，所述氧化物薄膜的化学通式为Sn-X-Zn-O，其中，X是La或者Y元素；
其中，所述氧化物薄膜中还掺杂有金属元素钛、铝、镁、锆、铪、镨、铈或者钕中的至少一种，并且所掺杂的金属元素的含量低于所述X的含量；
对于所述氧化物薄膜的制备，可以通过同时向Sn的氧化物、Zn的氧化物和X的氧化物施加电压而共溅射来形成，并且可以通过控制电压的强度来控制Sn、Zn和X各元素在形成的所述氧化物薄膜中的原子浓度。
2.一种薄膜晶体管，其特征在于，所述薄膜晶体管包括氧化物薄膜沟道层；所述氧化物薄膜沟道层所采用的氧化物薄膜的化学通式为Sn-X-Zn-O，其中，X是La或者Y元素；
其中，所述氧化物薄膜中还掺杂有金属元素钛、铝、镁、锆、铪、镨、铈或者钕中的至少一种，并且所掺杂的金属元素的含量低于所述X的含量；
其中，所述薄膜晶体管为底栅交错式薄膜晶体管；
所述底栅交错式薄膜晶体管还包括：基底、栅电极、栅极绝缘层、源极区和漏极区；
所述栅电极设置在所述基底上方；
所述栅极绝缘层设置在所述栅电极以及所述基底未被所述栅电极所覆盖的部分的上方；
所述氧化物薄膜沟道层设置在所述栅极绝缘层的上方；
所述源极区设置在所述氧化物薄膜沟道层的上方的一侧；
所述漏极区设置在所述氧化物薄膜沟道层的上方的另一侧；
或所述薄膜晶体管为底栅共面式薄膜晶体管；
所述底栅共面式薄膜晶体管还包括：基底、栅电极、栅极绝缘层、源极区和漏极区；
所述栅电极设置在所述基底上方；
所述栅极绝缘层设置在所述栅电极以及所述基底未被所述栅电极所覆盖的部分的上方；
所述源极区设置在所述栅极绝缘层的上方的一侧；
所述漏极区设置在所述栅极绝缘层的上方的另一侧；
所述氧化物薄膜沟道层设置在所述源极区和所述漏极区以及所述栅极绝缘层未被所述源极区和所述漏极区所覆盖的部分的上方；
或所述薄膜晶体管为顶栅交错式薄膜晶体管；
所述顶栅交错式薄膜晶体管还包括：基底、栅电极、栅极绝缘层、源极区和漏极区；
所述源极区设置在所述基底的上方的一侧；
所述漏极区设置在所述基底的上方的另一侧；
所述氧化物薄膜沟道层设置在所述源极区和所述漏极区以及所述基底未被所述源极区和所述漏极区所覆盖的部分的上方；
所述栅极绝缘层设置在所述氧化物薄膜沟道层的上方；
所述栅电极设置在所述栅极绝缘层的上方；
或所述薄膜晶体管为顶栅共面式薄膜晶体管；
所述顶栅共面式薄膜晶体管还包括：基底、栅电极、栅极绝缘层、源极区和漏极区；
所述氧化物薄膜沟道层设置在所述基底的上方；
所述源极区设置在所述氧化物薄膜沟道层的上方的一侧；
所述漏极区设置在所述氧化物薄膜沟道层的上方的另一侧；
所述栅极绝缘层设置在所述氧化物薄膜沟道层未被所述源极区和所述漏极区所覆盖的部分的上方；
所述栅电极设置在所述栅极绝缘层的上方。
3.一种薄膜晶体管制备方法，其特征在于，包括步骤：
A：清洗基底；
B：在所述基底的上方形成栅电极；
C：在所述栅电极以及所述基底未被所述栅电极所覆盖的部分的上方形成栅极绝缘层；
D：在所述栅极绝缘层的上方形成氧化物薄膜沟道层；所述氧化物薄膜沟道层所采用的氧化物薄膜的化学通式为Sn-X-Zn-O，其中，X是La或者Y元素；
E：通过刻蚀使所述栅电极裸露，然后在所述氧化物薄膜沟道层的上方的两侧分别形成源极区和漏极区；
其中，所述步骤D具体包括：使用磁控溅射方法，向SnO2、X元素的氧化物、ZnO施加电压，进行共溅射，在所述栅极绝缘层的上方形成化学通式为Sn-X-Zn-O的氧化物薄膜，其中，X是La或者Y元素。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201210124214.0A CN102646719B (zh) | 2012-04-25 | 2012-04-25 | 氧化物薄膜、薄膜晶体管及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201210124214.0A CN102646719B (zh) | 2012-04-25 | 2012-04-25 | 氧化物薄膜、薄膜晶体管及其制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN102646719A CN102646719A (zh) | 2012-08-22 |
| CN102646719B true CN102646719B (zh) | 2015-04-01 |
Family
ID=46659427
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201210124214.0A Active CN102646719B (zh) | 2012-04-25 | 2012-04-25 | 氧化物薄膜、薄膜晶体管及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN102646719B (zh) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103219393A (zh) * | 2013-04-16 | 2013-07-24 | 浙江大学 | 用作薄膜晶体管沟道层的非晶氧化物薄膜及其制备方法 |
| KR102110226B1 (ko) * | 2013-09-11 | 2020-05-14 | 삼성디스플레이 주식회사 | 표시패널 및 그 제조방법 |
| CN107316872A (zh) * | 2017-07-12 | 2017-11-03 | 深圳市华星光电半导体显示技术有限公司 | 阵列基板及其制造方法、液晶显示面板 |
| CN109037315B (zh) * | 2018-06-26 | 2020-07-28 | 浙江大学 | 一种用于薄膜晶体管的沟道层材料及其制备方法与应用 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4850457B2 (ja) * | 2005-09-06 | 2012-01-11 | キヤノン株式会社 | 薄膜トランジスタ及び薄膜ダイオード |
| CN1862834A (zh) * | 2006-04-11 | 2006-11-15 | 浙江大学 | 氧化锌基薄膜晶体管及芯片制备工艺 |
-
2012
- 2012-04-25 CN CN201210124214.0A patent/CN102646719B/zh active Active
Also Published As
| Publication number | Publication date |
|---|---|
| CN102646719A (zh) | 2012-08-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9991135B2 (en) | Method for fabricating a metal oxide thin film transistor | |
| KR101758538B1 (ko) | 박막 트랜지스터 및 표시 장치 | |
| JP2010040552A (ja) | 薄膜トランジスタ及びその製造方法 | |
| TW201248783A (en) | Wiring structure and sputtering target | |
| JP2009260254A (ja) | 酸化物半導体薄膜用組成物、これを採用した電界効果トランジスタ及びその製造方法 | |
| CN105633170A (zh) | 金属氧化物薄膜晶体管及其制备方法以及阵列基板和显示装置 | |
| KR101445478B1 (ko) | 실리콘 산화아연주석 박막을 이용한 박막 트랜지스터 | |
| CN102646719B (zh) | 氧化物薄膜、薄膜晶体管及其制备方法 | |
| CN102522429A (zh) | 一种基于金属氧化物的薄膜晶体管及其制备方法和应用 | |
| CN104681622A (zh) | 一种非晶氧化锌基薄膜晶体管及其制备方法 | |
| CN103117226B (zh) | 一种合金氧化物薄膜晶体管的制备方法 | |
| CN106971944A (zh) | 金属氧化物薄膜晶体管的制备方法及其结构 | |
| CN103346089A (zh) | 一种自对准双层沟道金属氧化物薄膜晶体管及其制作方法 | |
| KR102166272B1 (ko) | 박막 트랜지스터, 이를 포함하는 표시 기판 및 박막 트랜지스터의 제조 방법 | |
| CN103000530A (zh) | 顶栅氧化物薄膜晶体管的制造方法 | |
| CN104037090A (zh) | 氧化物薄膜晶体管结构的制作方法及氧化物薄膜晶体管结构 | |
| CN104157699A (zh) | 一种背沟道刻蚀型薄膜晶体管及其制备方法 | |
| CN103337462A (zh) | 一种薄膜晶体管的制备方法 | |
| CN103094353A (zh) | 一种薄膜晶体管结构、液晶显示装置及一种制造方法 | |
| CN104952914A (zh) | 一种氧化物半导体薄膜、薄膜晶体管、制备方法及装置 | |
| CN102709312B (zh) | 一种氧化物薄膜、薄膜晶体管及其制备方法 | |
| CN102290443B (zh) | 一种非晶薄膜晶体管及其制备方法 | |
| CN103762227B (zh) | 一种氧化物薄膜、含有该薄膜的晶体管及其制备方法 | |
| CN105449000A (zh) | 一种双有源层Cu2O/SnO p 沟道薄膜晶体管及其制备方法 | |
| CN109887991A (zh) | 一种叠层硅掺杂氧化锡薄膜晶体管及其制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |