CN108615770A - 场效应晶体管与检波电路 - Google Patents

场效应晶体管与检波电路 Download PDF

Info

Publication number
CN108615770A
CN108615770A CN201810227333.6A CN201810227333A CN108615770A CN 108615770 A CN108615770 A CN 108615770A CN 201810227333 A CN201810227333 A CN 201810227333A CN 108615770 A CN108615770 A CN 108615770A
Authority
CN
China
Prior art keywords
effect transistor
field
test
mentioned
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201810227333.6A
Other languages
English (en)
Other versions
CN108615770B (zh
Inventor
王盛凯
赵晓亮
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Institute of Microelectronics of CAS
Original Assignee
Institute of Microelectronics of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Institute of Microelectronics of CAS filed Critical Institute of Microelectronics of CAS
Priority to CN201810227333.6A priority Critical patent/CN108615770B/zh
Publication of CN108615770A publication Critical patent/CN108615770A/zh
Application granted granted Critical
Publication of CN108615770B publication Critical patent/CN108615770B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R29/00Arrangements for measuring or indicating electric quantities not covered by groups G01R19/00 - G01R27/00
    • G01R29/02Measuring characteristics of individual pulses, e.g. deviation from pulse flatness, rise time or duration
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R29/00Arrangements for measuring or indicating electric quantities not covered by groups G01R19/00 - G01R27/00
    • G01R29/02Measuring characteristics of individual pulses, e.g. deviation from pulse flatness, rise time or duration
    • G01R29/027Indicating that a pulse characteristic is either above or below a predetermined value or within or beyond a predetermined range of values
    • G01R29/0273Indicating that a pulse characteristic is either above or below a predetermined value or within or beyond a predetermined range of values the pulse characteristic being duration, i.e. width (indicating that frequency of pulses is above or below a certain limit)
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R29/00Arrangements for measuring or indicating electric quantities not covered by groups G01R19/00 - G01R27/00
    • G01R29/24Arrangements for measuring quantities of charge
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51Insulating materials associated therewith

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Thin Film Transistor (AREA)

Abstract

本申请提供了一种场效应晶体管与检波电路。该场效应晶体管包括依次叠置的背栅层、衬底层、栅介质层、半导体层以及金属电极,且金属电极有两个,两个金属电极间隔地设置在半导体层的远离栅介质层的表面上,栅介质层包括主体和分散在主体中的离子。该场效应晶体管中的栅介质层中包括一定浓度的离子,可以起到栅的作用,并且利用栅介质层/半导体层之间的界面处或栅介质层中的电荷的非平衡分布,实现器件中的电流随时间变化。由此可知,该场效应晶体管的工作发生在断电状态,功耗基本为0,可以有效地节省能源。

Description

场效应晶体管与检波电路
技术领域
本申请涉及半导体领域,具体而言,涉及一种场效应晶体管与检波电路。
背景技术
半导体技术作为信息产业的核心和基础,被视为衡量一个国家科学技术进步和综合国力的重要标志。随着时代的发展,半导体在生活中的地位越来越重要。同时全球一系列的气候问题要求我们对环境要负起我们应该的责任,这就要求半导体器件的功耗应该降低。
现有技术中的场效应晶体管中,栅介质一般都是氧化物,而且其工作原理不涉及到离子的效应,器件的功耗一般较大。另外,现有技术中,检波电路无法采用单个器件实现检波的功能,且结构较复杂并对电路中元器件的要求比极高,同时,功耗也较大。
在背景技术部分中公开的以上信息只是用来加强对本文所描述技术的背景技术的理解,因此,背景技术中可能包含某些信息,这些信息对于本领域技术人员来说并未形成在本国已知的现有技术。
发明内容
本申请的主要目的在于提供一种场效应晶体管与检波电路,以解决现有技术中场效应晶体管的功耗较大的问题。
为了实现上述目的,根据本申请的一个方面,提供了一种场效应晶体管,该场效应晶体管包括依次叠置的背栅层、衬底层、栅介质层、半导体层以及金属电极,且上述金属电极有两个,两个上述金属电极间隔地设置在上述半导体层的远离上述栅介质层的表面上,上述栅介质层包括主体和分散在上述主体中的离子。
进一步地,上述背栅层的材料选自Au、Ag、Al、Pt、Ni、Ti、Pd、Pt、Mo、W、Cr、Ta、TiN、TaN、Si与Ge中的至少一种,优选上述背栅层的厚度在5~3000nm之间。
进一步地,上述衬底层的材料选自单晶硅、蓝宝石、有机半导体材料、单晶锗、GaAs、InP与SiC中的至少一种,优选上述衬底层的厚度在10~1000μm之间。
进一步地,上述主体的材料选自SiO2、Al2O3、HfO2、ZrO2、GeO2、TiO2、La2O3与Y2O3中的至少一种,优选上述栅介质层的厚度在1nm~10μm之间。
进一步地,上述半导体层的材料选自单晶硅、多晶硅、单晶锗、多晶锗、非晶硅、非晶锗、InP、GaAs、InGaAs、GaN、SiC、ZnO、InGaZnO、碳纳米管、石墨烯、MoS2与有机半导体材料中的至少一种,优选上述半导体层的厚度在0.3~3000nm之间。
进一步地,两个上述金属电极的材料独立地选自Au、Ag、Al、Pt、Ni、Ti与Pd中的至少一种,优选各上述金属电极的厚度在5~3000nm之间。
根据本申请的另一方面,提供了一种检波电路,该检波电路包括场效应晶体管,上述场效应晶体管为任一项上述的场效应晶体管。
进一步地,上述检波电路包括至少一个脉冲检测电路,各上述脉冲检测电路包括至少一个上述场效应晶体管。
进一步地,各上述脉冲检测电路包括基准电路和测试电路,上述基准电路包括一个基准场效应晶体管,上述基准电路用于获得上述基准场效应晶体管的漏电流与时间的初始关系曲线;上述测试电路包括至少一个测试支路,上述测试支路包括一个测试场效应晶体管,上述测试场效应晶体管用于测试输入上述测试支路的脉冲信号的信息,上述基准场效应晶体管与上述测试场效应晶体管相同。
进一步地,上述测试电路包括两个并联的上述测试支路,分别为第一测试支路和第二测试支路,上述第一测试支路包括第一测试场效应晶体管,上述第二测试支路包括第二测试场效应晶体管,上述基准场效应晶体管、上述第一测试场效应晶体管和上述第二测试场效应晶体管相同,其中,上述第二测试支路还包括整流二极管,上述整流二极管串联在上述脉冲信号的输入端与上述第二测试场效应晶体管之间的第二测试支路上,上述第一测试支路用于检测上述脉冲信号的电荷量,上述第二测试支路用于检测上述脉冲信号的宽度。
进一步地,上述检波电路包括多个上述脉冲检测电路,多个上述脉冲检测电路一一对应地检测多个脉冲信号,上述检波电路还包括逻辑选择电路,上述逻辑选择电路用于将各上述脉冲信号输入到对应的上述脉冲检测电路中。
应用本申请的技术方案,该场效应晶体管中的栅介质层中包括一定浓度的离子,可以起到栅的作用,并且利用栅介质层/半导体层之间的界面处或栅介质层中的电荷的非平衡分布,实现器件中的电流随时间变化。由此可知,该场效应晶体管的工作发生在断电状态,功耗基本为0,可以有效地节省能源。
附图说明
构成本申请的一部分的说明书附图用来提供对本申请的进一步理解,本申请的示意性实施例及其说明用于解释本申请,并不构成对本申请的不当限定。在附图中:
图1示出了根据本申请的场效应晶体管实施例的结构示意图;
图2示出了图1所示的场效应晶体管的工作过程中漏电流随时间的变化示意图;
图3示出了有脉信号冲作用于背栅层时,图1的场效应晶体管的漏电流恢复示意图;
图4示出了本申请的一种检波电路的示意图;以及
图5示出了另一种检波电路的示意图。
其中,上述附图包括以下附图标记:
10、脉冲检测电路;11、基准电路;12、测试电路;120、测试支路;20、逻辑选择电路;100、场效应晶体管;101、背栅层;102、衬底层;103、栅介质层;104、半导体层;105、金属电极。
具体实施方式
应该指出,以下详细说明都是例示性的,旨在对本申请提供进一步的说明。除非另有指明,本文使用的所有技术和科学术语具有与本申请所属技术领域的普通技术人员通常理解的相同含义。
需要注意的是,这里所使用的术语仅是为了描述具体实施方式,而非意图限制根据本申请的示例性实施方式。如在这里所使用的,除非上下文另外明确指出,否则单数形式也意图包括复数形式,此外,还应当理解的是,当在本说明书中使用术语“包含”和/或“包括”时,其指明存在特征、步骤、操作、器件、组件和/或它们的组合。
应该理解的是,当元件(诸如层、膜、区域、或衬底)描述为在另一元件“上”时,该元件可直接在该另一元件上,或者也可存在中间元件。而且,在说明书以及权利要求书中,当描述有元件“连接”至另一元件时,该元件可“直接连接”至该另一元件,或者通过第三元件“连接”至该另一元件。
正如背景技术所介绍的,现有技术中的场效应晶体管的功耗较大,为了解决如上的技术问题,本申请提出了一种场效应晶体管与检波电路。
本申请的一种典型的实施方式中,提供了一种场效应晶体管,如图1所示,该场效应晶体管100包括依次叠置的背栅层101、衬底层102、栅介质层103、半导体层104以及金属电极105,且上述金属电极105有两个,两个上述金属电极105间隔地设置在上述半导体层104的远离上述栅介质层103的表面上,上述栅介质层103包括主体和分散在上述主体中的离子。
上述的场效应晶体管中,半导体层作为沟道层,金属电极与半导体层形成欧姆接触,两个金属电极一个为源极,另一个为漏极,本领域技术人员可以根据实际情况将二者中的一个指定为源极,另一个作为漏极。以下将具体说明该场效应晶体管的工作原理具体参见图2。
上述的栅介质层中的离子可以是质子、锂离子、NH2离子、钠离子、钾离子、氟离子、氯离子、溴离子等一种或几种。本领域技术人员可以根据实际情况选择合适的离子将其注入到主体中。
步骤1:如图2所示,当时间t=t0时,保持源电压为0,漏电压为Vdd,在背栅层上加耗尽电压VG(加负值),VG持续到t1-t0时间长度,使栅介质层和半导体界面处的或栅介质层中的离子状态发生改变,使栅介质层中的离子呈现非平衡分布,从而改变了半导体层中载流子的浓度。在此过程中,源漏之间流过的电流(漏电流)由饱和电流不断减小到I1
步骤2:在时间t=t1时,撤去栅电压VG以及漏电压Vdd,此时,非平衡状态的电子不受背栅电场的作用,会由于热作用恢复到平衡状态。该恢复过程受热力学效应的驱动,再经历时间t2-t0达到平衡状态,此时漏电流为I2,即饱和漏电流。
在时间t=t1至t=t2的区间内,在任意时间打开漏电压Vdd,可以得到位于I1和I2之间的漏电流。且在达到平衡状态后,重复步骤1可以将场效应晶体管恢复到初始状态。
需要说明的是,在t=t0之前,该场效应晶体管处于工作状态,且漏电流已经达到饱和。
因此,该场效应晶体管中的栅介质层中包括一定浓度的离子,可以起到栅的作用,并且利用栅介质层/半导体层之间的界面处或栅介质层中的电荷的非平衡分布,实现器件中的电流随时间变化。由此可知,该场效应晶体管的工作发生在断电状态,功耗基本为0,可以有效地节省能源。
本申请中的背栅层的材料可以是现有技术中的任何一种可以形成背栅极的材料,本领域技术人员可以根据实际情况选择合适的材料形成本申请的背栅层。
本申请的一种的实施例中,上述背栅层的材料选自Au、Ag、Al、Pt、Ni、Ti、Pd、Pt、Mo、W、Cr、Ta、TiN、TiTa、Si与Ge中的至少一种。具体地,该背栅层可以包括多个叠层,多个叠层的材料不同;该背栅层还可以包括一个由两种或者两种以上的金属形成的合金层;该背栅层还可以是一种材料形成的一个材料层。
为了形成良好的欧姆接触且降低器件的成本,本申请的一种实施例中,上述背栅层的厚度在5~3000nm之间。
在制作过程中,背栅层通过合适的工艺沉积到衬底层之上,具体可以通过光刻硬掩膜或金属掩膜蒸发形成。
本申请的另一种实施例中,上述衬底层的材料选自单晶硅、蓝宝石、有机半导体材料、玻璃、单晶锗、GaAs、InP与SiC中的至少一种,具体地,该衬底层可以是多个不同材料层叠置形成的,也可以是多种材料形成的一个材料层。本领域技术人员可以根据实际情况选择合适的材料形成本申请的衬底层。
当然,本申请的衬底层的材料并不限于上述提到的这些,还可以是其他合适的材料。
为了使得器件具有好的力学性能,比如较好的机械强度等等,同时保证器件的成本较低,上述衬底层的厚度在10~1000μm之间。
本申请中的主体可以是现有技术中的任何可以形成栅介质层的材料,例如上述主体的材料选自SiO2、Al2O3、HfO2、ZrO2、GeO2、TiO2、La2O3与Y2O3中的至少一种,本领域技术人员可以根据实际情况选择合适的材料形成本申请的栅介质层。上述栅介质可以是这些材料中的一种形成的一个材料层,也可以是这些材料混合形成一个材料层,当然,还可以是多个不同的材料层叠置而成。
为了进一步避免器件漏电,上述栅介质层的厚度在1nm~10μm之间。
形成包括离子的上述栅介质层的方法有很多种,可以是将离子注入到栅介质层当中,具体包括电学方法、配制方法以及浓度扩散方法。本领域技术人员可以根据实际情况选择合适的方法形成该栅介质层。
为了使得电子具有较高的电子迁移率,优化场效应晶体管的性能,本申请的一种实施例中,上述半导体层的材料选自单晶硅、多晶硅、单晶锗、多晶锗、非晶硅、非晶锗、InP、GaAs、InGaAs、GaN、SiC、ZnO、InGaZnO、碳纳米管、石墨烯、MoS2与有机半导体材料中的至少一种。即可以是材料中的一种,也可以是多种的组合。
当然,本申请的半导体层的材料并不限于上述提及的这些,还可以是其他可以作为沟道层的其他半导体材料,本领域技术人员可以根据是情况选择合适的材料形成上述的半导体层。
为了保证具有较好的晶格,进而实现较好的半导体功能,上述半导体层的厚度在0.3~3000nm之间。
本申请的另一种实施例中,两个上述金属电极的材料独立地选自Au、Ag、Al、Pt、Ni、Ti与Pd中的至少一种。具体地,金属电极可以是一个材料层,也可以是多个材料层,每个材料层可以是这些材料中的一种,也可以是多种的组合。
当然,本申请中的金属电极的材料并不限于上述的材料,还可以是其他的金属材料,本领域技术人员可以根据是情况选择合适的材料形成上述的金属电极。
另外,需要说明的是,两个金属电极可以是相同的,也可以是不同,这里的相同是指材料和尺寸均相同,不同是指材料和尺寸中的至少一个不同。本领域技术人员可以根据实际情况将两个金属电极设置为相同的或者不同的。当然,从简化工艺的角度来说,优选两个金属电极是相同的。
两个金属电极可以通过合适的工艺形成在半导体层的之上,具体可以为通过光刻硬掩膜或金属掩膜蒸发形成。本领域技术人员可以根据实际情况选择合适的工艺形成这两个金属电极。
为了进一步获得良好的欧姆接触,优化场效应晶体管的性能,本申请的一种实施例中,上述各上述金属电极的厚度在5~3000nm之间。
本申请的另一种典型的实施方式中,提供了一种检波电路,该检波电路包括上述的场效应晶体管。
该检波电路包括上述的场效应晶体管,所以当在图2中的t=t1至t=t2的区间内,在t=t'有脉冲信号加载在背栅层时,漏电流的恢复的速率会发生改变,这取决于脉冲信号的高度,高度越高,电流恢复越快。电流的恢复速率在脉冲结束t=t”时恢复到原来的速率,如图3所示。这样就可以将脉冲信号加载后的测试结果和脉冲信号加载前的漏电流与时间的关系曲线比对,得到脉冲信号的电荷量等信息。
具体地,上述的检波电路可以包括一个场效应晶体管,也可以包括多个场效应晶体管,当其包括一个场效应晶体管时,可以先检测出如图2所示的场效应晶体管的漏电流与时间的初始关系曲线,然后,在图2中的t=t1至t=t2的区间内,向该场效应晶体管的背栅层加载脉冲信号,脉冲信号加载结束后,测量漏电流以及该漏电流对应的时间,测得的漏电流和时间与图2的初始关系曲线进行比对,找到测得的漏电流在图2上对应的时间,并与测得的时间作差得到Δt,Δt与测得的漏电流的乘积即为该脉冲信号的电荷量。当然,如果该脉冲信号可以重复加载,在测试完脉冲信号的电荷量后(当然也可以是之前),将该脉冲信号再一次加载在该场效应晶体管上,还可以测试得到脉冲信号的其他信息,例如,脉冲的宽度等。
当然,本申请的检波电路也可以包括多个场效应晶体管,具体的电路结构以及工作原理将在下面的内容中陈述。
上述的检波电路结构简单,只需要场效应晶体管即可,并且,由于该检波电路包括上述的场效应晶体管,所以其也是工作在断电状态,静电功耗很小,基本为0,使得该检波电路的能耗较小。
本申请的另一种具体的实施例中,上述检波电路包括至少一个脉冲检测电路10,各上述脉冲检测电路包括至少一个上述场效应晶体管。具体地,该检波电路可以包括一个脉冲检测电路,也可以包括多个脉冲检测电路,如图5所示。
为了方便测试,提高该检波电路的测试效率,本申请的一种实施例中,各上述脉冲检测电路包括基准电路11和测试电路12,上述基准电路11包括一个基准场效应晶体管,上述基准电路11用于获得上述基准场效应晶体管的漏电流与时间的初始关系曲线;上述测试电路12包括至少一个测试支路120,上述测试支路120包括一个测试场效应晶体管,上述测试场效应晶体管用于测试输入上述测试支路的脉冲信号的信息,例如电荷量等,上述基准场效应晶体管与上述测试场效应晶体管相同。
当上述测试电路包括一个测试支路,且该脉冲信号无法重新加载时,利用该测试支路可以测得该脉冲信号的电荷量或者脉宽;当上述测试电路包括一个测试支路,且该脉冲信号可以重新加载时,当测完脉冲信号的电荷量或者脉宽后,将该脉冲信号重新加载在测试支路上,就可以测得该脉冲信号的电荷量和脉宽中的另一个参数,进而可以获得该脉冲信号的全部参数。
为了高效方便地将脉冲信号的全部信息测试出来,本申请的一种实施例中,如图4所示,上述测试电路包括两个并联的上述测试支路,分别为第一测试支路和第二测试支路,上述第一测试支路包括第一测试场效应晶体管,上述第二测试支路包括第二测试场效应晶体管,上述基准场效应晶体管、上述第一测试场效应晶体管和上述第二测试场效应晶体管相同。
上述第一测试支路用于检测上述检测脉冲信号的电荷量Q,上述第二测试支路还包括整流二极管,上述整流二极管串联在上述脉冲信号的输入端与上述第三场效应晶体管之间的第二测试支路上,对脉冲信号予以标准化,在加载完脉冲信号后,测得漏电流和对应的时间点,利用上述提到的方法可以计算得到整流后的脉冲信号的电荷量,由于整流后的脉冲电流为常数,所以,用该计算得到的电荷量除以整流后的脉冲电流,就可以得到脉冲的宽度W了,然后,利用第一测试支路计算得到的电荷量Q和第二测试支路得到的脉冲信号的宽度W,即脉冲信号的持续时间,利用公式Q=W×H就可以求出高度H,即脉冲信号的电流的大小,至此,就可以得出脉冲信号的所有信息。
为了能够测得多个脉冲信号的信息,本申请的一种实施例中,如图5所示,上述检波电路包括多个上述脉冲检测电路10,多个上述脉冲检测电路10一一对应地检测多个脉冲信号,上述检波电路还包括逻辑选择电路20,上述逻辑选择电路20用于将各上述脉冲信号输入到对应的上述脉冲检测电路10中,即在一个脉冲信号结束时利用逻辑电路切换至下一脉冲检测电路,依次切换,进而就可以实现多个脉冲信号的检测。
需要说明的是,没有特殊说明的情况下,上述被检测的脉冲信号的加载均是在如图2所示的场效应晶体管的t=t1至t=t2的区间内。
另外,需要说明的是,本申请中的场效应晶体管不仅可以应用在检波电路中,还可以应用在其他的电路和器件中,即本申请提供了一种上述场效应晶体管的应用,即一切应用本申请的场效应晶体管的电路以及结构均在本申请的保护范围内。
为了使得本领域技术人员可以更加清楚地了解本申请的技术方案,以下将结合具体的实施例来说明本申请的技术方案。
实施例
检测电路包括一个脉冲检测电路10,如图4所示,且该脉冲检测电路包括基准电路11和测试电路12,上述基准电路11包括一个基准场效应晶体管,上述基准电路11用于获得上述基准场效应晶体管的漏电流与时间的初始关系曲线;上述测试电路12包括两个并联的测试支路120,分别为第一测试支路和第二测试支路,上述第一测试支路包括第一测试场效应晶体管,上述第二测试支路包括第二测试场效应晶体管,其中,上述第二测试支路还包括整流二极管,上述整流二极管串联在上述脉冲信号的输入端与上述第三场效应晶体管之间的第二测试支路上。
上述基准场效应晶体管、上述第一测试场效应晶体管和上述第二测试场效应晶体管相同,相同的场效应晶体管100包括电阻率为0.01欧姆·厘米、厚度为375μm、晶面取向为<100>的p型单晶硅衬底;背栅层101为通过真空热蒸发形成的厚度为300nm的金属铝层;栅介质层103为通过热氧化方法形成的厚度为145nm的La2O3层,且通过离子注入法注入锂离子,且该离子的浓度为1012/cm2;半导体层104为厚度100nm、电阻率为15欧姆·厘米、晶向为<100>的p型单晶硅薄膜;金属电极105为电子束蒸发形成的钛金复合膜,其中钛薄膜直接合硅沟道接触,厚度为30nm,金薄膜置于钛薄膜之上,厚度为300nm;源漏金属通过紫外光刻的和干法刻蚀进行隔离,并形成长度为120μm、宽度为800μm的沟道区。
具体的检波过程如下:
首先,采用基准场效应晶体管获取漏电流和时间的初始关系曲线,具体的获取过程具体如下:
步骤1:如图2所示,当时间t=t0=0s时,保持源电压为0V,漏电压Vdd为-1V,在背栅层上加耗尽电压VG=-50V,VG持续到t1=2s时,使栅介质层和半导体界面处的或栅介质层中的离子状态发生改变,使栅介质层中的离子呈现非平衡分布,从而改变了半导体层中载流子的浓度。在此过程中,源漏之间流过的电流(漏电流)由饱和电流1.0×10-8A不断减小到I1=1.0×10-9A。
步骤2:在时间t=t1=2s时,撤去栅电压VG以及漏电压Vdd,此时,非平衡状态的电子不受背栅电场的作用,会由于热作用恢复到平衡状态。该恢复过程受热力学效应的驱动,再经历时间t2-t0=500s达到平衡状态,此时漏电流为1.0×10-8A,即饱和漏电流。
从而获得如图2所示的漏电流和时间的初始关系曲线。
其次,采用第一测试支路和第二测试支路获取脉冲信号的信息,具体过程如下:
步骤1:如图2所示,当时间t=t0=0s时,保持源电压为0V,漏电压Vdd为-1V,在第一测试场效应晶体管和第一测试场效应晶体管的背栅层上加耗尽电压VG=-50V,VG持续到t1=2s时,使栅介质层和半导体界面处的或栅介质层中的离子状态发生改变,使栅介质层中的离子呈现非平衡分布,从而改变了半导体层中载流子的浓度。在此过程中,源漏之间流过的电流(漏电流)由饱和电流1.0×10-8A不断减小到I1=1.0×10-9A。
步骤2:在时间t=t1=2s时,撤去第一测试场效应晶体管和第二测试场效应晶体管的栅电压VG以及漏电压Vdd,并且,在t=400s之前向测试电路施加脉冲信号。
步骤3:在脉冲信号施加结束后,
测试第一测试支路的输出电流,该漏电流为6.0×10-8A,对应的测试时间为205s,找到该漏电流在漏电流和时间的初始关系曲线上对应的时间为275s,并将该时间与记录的测试时间作差,得到差值70s,将该差值与测试得到的漏电流相乘得到脉冲信号的电荷量Q=2.8×10-6C。
测试第二测试支路的输出电流,该漏电流为5.0×10-8A,对应的测试时间为235s,利用上段内容中的方法计算出整流后的脉冲信号的电荷量Q0为1.2×10-6C,根据整流后的脉冲电流I0为2.0×10-8A,可以计算出脉冲信号的宽度W(即脉冲信号的持续时间)Q0/I0=60s。
根据Q=W×H就可以计算出脉冲信号的高度H=4.67×10-8A,至此,就可以计算得到被测脉冲信号的全部信息。
从以上的描述中,可以看出,本申请上述的实施例实现了如下技术效果:
1)、本申请的场效应晶体管中的栅介质层中包括一定浓度的离子,可以起到栅的作用,并且利用栅介质层/半导体层之间的界面处或栅介质层中的电荷的非平衡分布,实现器件中的电流随时间变化。由此可知,该场效应晶体管的工作发生在断电状态,功耗基本为0,可以有效地节省能源。
2)、本申请的检波电路结构简单,只需要场效应晶体管即可,并且,由于包括上述的场效应晶体管,该检波电路也是工作在断电状态,功耗很小,基本为0,使得该检波电路的能耗较小。
以上所述仅为本申请的优选实施例而已,并不用于限制本申请,对于本领域的技术人员来说,本申请可以有各种更改和变化。凡在本申请的精神和原则之内,所作的任何修改、等同替换、改进等,均应包含在本申请的保护范围之内。

Claims (11)

1.一种场效应晶体管,其特征在于,所述场效应晶体管包括依次叠置的背栅层(101)、衬底层(102)、栅介质层(103)、半导体层(104)以及金属电极(105),且所述金属电极(105)有两个,两个所述金属电极(105)间隔地设置在所述半导体层(104)的远离所述栅介质层(103)的表面上,所述栅介质层(103)包括主体和分散在所述主体中的离子。
2.根据权利要求1所述的场效应晶体管,其特征在于,所述背栅层(101)的材料选自Au、Ag、Al、Pt、Ni、Ti、Pd、Pt、Mo、W、Cr、Ta、TiN、TaN、Si与Ge中的至少一种,优选所述背栅层(101)的厚度在5~3000nm之间。
3.根据权利要求1所述的场效应晶体管,其特征在于,所述衬底层(102)的材料选自单晶硅、蓝宝石、有机半导体材料、单晶锗、GaAs、InP与SiC中的至少一种,优选所述衬底层(102)的厚度在10~1000μm之间。
4.根据权利要求1所述的场效应晶体管,其特征在于,所述主体的材料选自SiO2、Al2O3、HfO2、ZrO2、GeO2、TiO2、La2O3与Y2O3中的至少一种,优选所述栅介质层(103)的厚度在1nm~10μm之间。
5.根据权利要求1所述的场效应晶体管,其特征在于,所述半导体层(104)的材料选自单晶硅、多晶硅、单晶锗、多晶锗、非晶硅、非晶锗、InP、GaAs、InGaAs、GaN、SiC、ZnO、InGaZnO、碳纳米管、石墨烯、MoS2与有机半导体材料中的至少一种,优选所述半导体层(104)的厚度在0.3~3000nm之间。
6.根据权利要求1所述的场效应晶体管,其特征在于,两个所述金属电极(105)的材料独立地选自Au、Ag、Al、Pt、Ni、Ti与Pd中的至少一种,优选各所述金属电极(105)的厚度在5~3000nm之间。
7.一种检波电路,包括场效应晶体管,其特征在于,所述场效应晶体管为权利要求1至6中任一项所述的场效应晶体管。
8.根据权利要求7所述的检波电路,其特征在于,所述检波电路包括至少一个脉冲检测电路(10),各所述脉冲检测电路(10)包括至少一个所述场效应晶体管。
9.根据权利要求8所述的检波电路,其特征在于,各所述脉冲检测电路(10)包括基准电路(11)和测试电路(12),所述基准电路(11)包括一个基准场效应晶体管,所述基准电路(11)用于获得所述基准场效应晶体管的漏电流与时间的初始关系曲线;所述测试电路(12)包括至少一个测试支路(120),所述测试支路(120)包括一个测试场效应晶体管,所述测试场效应晶体管用于测试输入所述测试支路(120)的脉冲信号的信息,所述基准场效应晶体管与所述测试场效应晶体管相同。
10.根据权利要求9所述的检波电路,其特征在于,所述测试电路(12)包括两个并联的所述测试支路(120),分别为第一测试支路和第二测试支路,所述第一测试支路包括第一测试场效应晶体管,所述第二测试支路包括第二测试场效应晶体管,所述基准场效应晶体管、所述第一测试场效应晶体管和所述第二测试场效应晶体管相同,其中,所述第二测试支路还包括整流二极管,所述整流二极管串联在所述脉冲信号的输入端与所述第二测试场效应晶体管之间的第二测试支路上,所述第一测试支路用于检测所述脉冲信号的电荷量,所述第二测试支路用于检测所述脉冲信号的宽度。
11.根据权利要求8所述的检波电路,其特征在于,所述检波电路包括多个所述脉冲检测电路(10),多个所述脉冲检测电路(10)一一对应地检测多个脉冲信号,所述检波电路还包括逻辑选择电路(20),所述逻辑选择电路(20)用于将各所述脉冲信号输入到对应的所述脉冲检测电路(10)中。
CN201810227333.6A 2018-03-19 2018-03-19 场效应晶体管与检波电路 Active CN108615770B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810227333.6A CN108615770B (zh) 2018-03-19 2018-03-19 场效应晶体管与检波电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810227333.6A CN108615770B (zh) 2018-03-19 2018-03-19 场效应晶体管与检波电路

Publications (2)

Publication Number Publication Date
CN108615770A true CN108615770A (zh) 2018-10-02
CN108615770B CN108615770B (zh) 2021-09-21

Family

ID=63659116

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810227333.6A Active CN108615770B (zh) 2018-03-19 2018-03-19 场效应晶体管与检波电路

Country Status (1)

Country Link
CN (1) CN108615770B (zh)

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN85105791A (zh) * 1985-07-30 1987-01-28 报知机株式会社 模拟型火灾探测器
CN1797019A (zh) * 2004-12-27 2006-07-05 安捷伦科技公司 测量场效应晶体管(fet)特性的方法
CN101383291A (zh) * 2008-09-26 2009-03-11 中国科学院微电子研究所 一种ZnO背栅纳米线场效应管的制备方法
CN101393966A (zh) * 2007-09-19 2009-03-25 中国科学院微电子研究所 一种双介质层有机场效应晶体管及其制作方法
CN103558280A (zh) * 2013-11-15 2014-02-05 中国科学院上海微系统与信息技术研究所 一种基于隧穿场效应晶体管的生物传感器及其制备方法
CN104078501A (zh) * 2014-06-13 2014-10-01 上海交通大学 一种基于二维半导体材料的低压场效应晶体管
CN104167449A (zh) * 2014-08-05 2014-11-26 京东方科技集团股份有限公司 薄膜晶体管及其制备方法、阵列基板和显示装置
CN104267271A (zh) * 2014-08-27 2015-01-07 华北电力大学 一种用于电力电子器件动态参数快速获取的电路及方法
JP5696882B2 (ja) * 2010-12-16 2015-04-08 日立化成株式会社 帯電体並びにそれを用いた電界効果トランジスタ及びメモリ素子
CN105789283A (zh) * 2016-03-28 2016-07-20 西安电子科技大学 基于新型High-K材料的GeSn沟道场效应晶体管
CN106199366A (zh) * 2016-06-25 2016-12-07 北京工业大学 一种功率mos器件在线测温的方法
CN106847687A (zh) * 2017-02-04 2017-06-13 京东方科技集团股份有限公司 一种薄膜晶体管的制作方法、薄膜晶体管及显示装置

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN85105791A (zh) * 1985-07-30 1987-01-28 报知机株式会社 模拟型火灾探测器
CN1797019A (zh) * 2004-12-27 2006-07-05 安捷伦科技公司 测量场效应晶体管(fet)特性的方法
CN101393966A (zh) * 2007-09-19 2009-03-25 中国科学院微电子研究所 一种双介质层有机场效应晶体管及其制作方法
CN101383291A (zh) * 2008-09-26 2009-03-11 中国科学院微电子研究所 一种ZnO背栅纳米线场效应管的制备方法
JP5696882B2 (ja) * 2010-12-16 2015-04-08 日立化成株式会社 帯電体並びにそれを用いた電界効果トランジスタ及びメモリ素子
CN103558280A (zh) * 2013-11-15 2014-02-05 中国科学院上海微系统与信息技术研究所 一种基于隧穿场效应晶体管的生物传感器及其制备方法
CN104078501A (zh) * 2014-06-13 2014-10-01 上海交通大学 一种基于二维半导体材料的低压场效应晶体管
CN104167449A (zh) * 2014-08-05 2014-11-26 京东方科技集团股份有限公司 薄膜晶体管及其制备方法、阵列基板和显示装置
CN104267271A (zh) * 2014-08-27 2015-01-07 华北电力大学 一种用于电力电子器件动态参数快速获取的电路及方法
CN105789283A (zh) * 2016-03-28 2016-07-20 西安电子科技大学 基于新型High-K材料的GeSn沟道场效应晶体管
CN106199366A (zh) * 2016-06-25 2016-12-07 北京工业大学 一种功率mos器件在线测温的方法
CN106847687A (zh) * 2017-02-04 2017-06-13 京东方科技集团股份有限公司 一种薄膜晶体管的制作方法、薄膜晶体管及显示装置

Also Published As

Publication number Publication date
CN108615770B (zh) 2021-09-21

Similar Documents

Publication Publication Date Title
Gurfinkel et al. Characterization of transient gate oxide trapping in SiC MOSFETs using fast $ I $–$ V $ techniques
Stathis Physical and predictive models of ultrathin oxide reliability in CMOS devices and circuits
Ekanayake et al. Characterization of SOS-CMOS FETs at low temperatures for the design of integrated circuits for quantum bit control and readout
CN102073004B (zh) 测试半导体器件可靠性的方法
Erickson et al. n-Si-Organic Inversion Layer Interfaces: A Low Temperature Deposition Method for Forming a pn Homojunction in n-Si.
Jany et al. Monolithically integrated circuits from functional oxides
CN103443924B (zh) 具有栅电极的碳化硅半导体器件
Lin et al. A single pulse charge pumping technique for fast measurements of interface states
Yang et al. Coupled ion‐gel channel‐width gating and piezotronic interface gating in ZnO nanowire devices
Folchert et al. Modeling recombination and contact resistance of poly‐Si junctions
US20160025805A1 (en) Wafer test structures and methods of providing wafer test structures
Duan et al. New analysis method for time-dependent device-to-device variation accounting for within-device fluctuation
Amat et al. Channel hot-carrier degradation in short-channel transistors with high-$ k $/metal gate stacks
Magnone et al. Understanding the potential and the limits of germanium pMOSFETs for VLSI circuits from experimental measurements
Watanabe et al. Time-domain charge pumping on silicon-on-insulator MOS devices
CN108615770A (zh) 场效应晶体管与检波电路
Iannaccone et al. Theory and experiment of suppressed shot noise in'stress-induced leakage currents
JP4342537B2 (ja) 半導体装置の特性評価方法及び試験装置
Garetto et al. Modeling stressed MOS oxides using a multiphonon-assisted quantum approach—Part II: transient effects
CN110085668A (zh) 半导体量子芯片及其制作方法
CN106960802A (zh) 一种半导体静态电流的测试器件及测试方法
Huang et al. A modified charge-pumping method for the characterization of interface-trap generation in MOSFETs
Aichinger et al. A combined study of p-and n-channel MOS devices to investigate the energetic distribution of oxide traps after NBTI
Mikolášek et al. Capacitance analysis of the structures with the a-Si: H (i)/c-Si (p) heterojunction for solar-cell applications
Fedorenko Ion-beam-induced defects in CMOS technology: methods of study

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant