CN1797019A - 测量场效应晶体管(fet)特性的方法 - Google Patents

测量场效应晶体管(fet)特性的方法 Download PDF

Info

Publication number
CN1797019A
CN1797019A CN200510132826.4A CN200510132826A CN1797019A CN 1797019 A CN1797019 A CN 1797019A CN 200510132826 A CN200510132826 A CN 200510132826A CN 1797019 A CN1797019 A CN 1797019A
Authority
CN
China
Prior art keywords
voltage
pulse
drain current
drain
effect transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN200510132826.4A
Other languages
English (en)
Inventor
齐藤升
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Agilent Technologies Inc
Original Assignee
Agilent Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Agilent Technologies Inc filed Critical Agilent Technologies Inc
Publication of CN1797019A publication Critical patent/CN1797019A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26Testing of individual semiconductor devices
    • G01R31/2607Circuits therefor
    • G01R31/2621Circuits therefor for testing field effect transistors, i.e. FET's
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26Testing of individual semiconductor devices
    • G01R31/2601Apparatus or methods therefor

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)
  • Thin Film Transistor (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

在一种FET特性测量的方法中,将从一偏压三通管的一输出端子输出的一预定偏压电压施加到一FET的漏极,且将从一脉冲发生器输出的一脉冲施加到其栅极,以借此导致产生漏极电流。通过连接到所述偏压三通管的一AC输出端子的一负载阻抗将所述漏极电流转换成一电压脉冲,并基于所述电压脉冲测量所述漏极电流。所述方法包括:将所述偏压电压增加一对应于由所述负载阻抗引起的一电压降的量且重复测量一所述电压脉冲值一预定次数,和对通过所述预定次数的重复测量所得到的所述电压脉冲值的最后两个值应用外推法以确定待施加到所述FET的一漏极电压。

Description

测量场效应晶体管(FET)特性的方法
技术领域
本发明涉及一种将脉冲信号输入到FET(场效应晶体管)的栅极并测量FET的IV(电流-电压)特性的方法。更确切地说,本发明涉及一种优选用于测量高端FET(例如,通过SOI(硅绝缘体)技术或应变硅制造技术制造的MOSFET(金属氧化物半导体场效应晶体管))的IV特性的方法。
背景技术
当将一预定DC(直流电流)电压施加到FET的栅极时,同时将一预定偏压电压施加到FET的漏极时,可通过测量漏极电流流动而确定FET的IV特性。
然而,当测量高端FET(例如,通过SOI技术或应变硅制造技术制造的MOSFET)的IV特性时,其中将DC电压施加到FET(下文称作“被测器件(DUT)”)的栅极的已知测量方案由于DUT表现出的自身发热现象而不能提供IV特性的可靠测量结果。
因此,举例来说,如K.A.Jenkins和J.Y-C.Sun在1995年4月″IEEEElectron Device Letters″的第16卷第4期第135-147页中所描述的,已提议一种其中将一短持续时间的脉冲施加到DUT栅极的测量方法。这个方法允许半导体器件在不产生热的情况下运行,从而可能提供不受热量影响的测量结果。
在其中将脉冲施加到DUT栅极的测量方法中,经由所谓的“偏压三通管(bias tee)”将预定电压施加到DUT漏极,使得施加脉冲时待测量的漏极电流流动。
在这种情况下,如从DUT观察到的偏压三通管和测量单元的阻抗(也就是测量单元的输入阻抗)用作DUT上的负载。因此,当漏极电流流到DUT时,漏极电压下降一对应于由负载引起的电压降的数量。这导致在一预定漏极电压下无法测量漏极电流,而这又是引起IV特性的测量误差的主要原因。漏极电压的下降还限制了漏极电压的范围,且不利地是,不可测量必要漏极电压范围内的IV特性。
发明内容
因此,本发明的一目标在于提供一种能够精确地测量高端FET(例如,(SOI)MOSFET和应变硅MOSFET)的IV特性的方法。
本发明提供一种FET特性的测量方法。在此方法中,将从偏压三通管的输出端子输出的预定偏压电压施加到FET的漏极;将从脉冲发生器输出的脉冲施加到FET的栅极,借此引起在FET中产生漏极电流;通过一连接到偏压三通管的交流电输出端子的负载阻抗将漏极电流转换成电压脉冲;并基于电压脉冲测量漏极电流。所述方法包括以下步骤:将偏压电压增大一对应于由负载阻抗引起的电压降的数量,和重复测量电压脉冲一预定次数。电压脉冲回应于偏压电压的增加而变化。所述方法进一步包括以下步骤:对通过预定数目的重复测量所得到的电压脉冲的最后两个测量值运用外推法以确定待施加到FET的漏极电压。
优选地,将从脉冲发生器输出的脉冲经由一衰减器施加到FET。
当脉冲发生器归因于与电压设定的分解相关联的误差而输出对包括于相同输出电压设定范围中的各种电压设定来说具有相同值的电压时,所述方法进一步包括以下步骤:为待施加到FET栅极的脉冲设定一下限电压,而所述下限电压是包括所要设定脉冲电压Vset-K的第一设定范围中的最小电压Vset-L,且设定一上限电压,所述上限电压是邻近第一设定范围中的最大电压的第二设定范围中的最小电压Vset-H;基于具有上限电压的脉冲测量漏极电流且基于具有下限电压的脉冲测量漏极电流;和根据所要设定脉冲电压Vset-K和每一测量到的漏极电流且通过内推法计算对应于基于所要设定脉冲电压的漏极电流的漏极电流。
所述方法可进一步包括以下步骤:测量施加到FET的栅极的脉冲的宽度;调节所施加脉冲的脉冲电压限定时刻到在一宽度方向上从所施加脉冲的前沿朝向其后沿移位一预定比值的时刻;和测量电压脉冲的宽度。所述方法可进一步包括以下步骤:设定电压脉冲的电压检测时刻到从电压脉冲的前沿朝向其后沿移位一对应于电压脉冲的宽度的预定比值的数量的时刻,和测量电压脉冲在电压检测时刻处的电压。
本发明允许在不恶化测量通过量的情况下适当确定漏极电压,从而可能执行IV特性的高精确度测量。本发明还可降低漏极电压降对测量值所产生的影响。
附图说明
图1是说明用来实现根据本发明的测量方法的测量系统的方框图;
图2是显示偏压三通管的结构的电路图;
图3是显示归因于负载阻抗的IV特性和漏极电压降的图;
图4是说明脉冲发生器的设定电压分解误差的图;
图5是显示降低脉冲发生器中的误差影响的方法的流程图;
图6是显示通过图4中说明的方案所得到的IV特性的图;
图7是显示本发明的一实施例的图;
图8是显示本发明的一实施例的流程图;和
图9包括部分(a)和部分(b),部分(a)显示输入到DUT栅极的脉冲波形和为脉冲设定的电压限定点,部分(b)显示基于DUT的漏极电流产生的电压脉冲的波形和为脉冲设定的电压测量点。
具体实施方式
下文将参看附图描述本发明的一实施例。
参看图1,DUT(被测器件)是一通过SOI(硅绝缘体)技术或应变硅制造技术制造的MOSFET。
脉冲发生器3经由衰减器2连接到DUT 1的栅极(G),且DC电压源7和示波器9(可以是一数字示波器)经由一所谓的“偏压三通管”5连接到DUT 1的漏极(D)。
可用一具有施加高度精确的DC电压且以高精确度测量电流的功能的SMU(源测量单元)来构建DC电压源7。实例包括由Agilent TechnologiesInc制造的SMU 4156。
在此实施例中,脉冲发生器3的输出阻抗和示波器9的输入阻抗设定为50Ω。脉冲发生器3向示波器9供应一触发信号(即,同步信号)。
当测量DUT 1的IV特性(漏极电流-漏极电压特性)时,在测量前,设定用于校准示波器9的校正系数,测量示波器9的输入阻抗,设定用于校准脉冲发生器3的校正系数,测量偏压三通管5的插入损耗,测量偏压三通管5和示波器9之间的电缆14中的损耗,测量偏压三通管5的输入阻抗,测量衰减器2的插入损耗,并测量衰减器2的输入阻抗。
A)为了校准示波器9,用一短电缆将SMU连接到示波器9的输入端,且致使SMU顺序地输出具有多个电压值的电压,这些值由示波器9测量。通过最小二乘法得到用于将SMU输出的电压与示波器9所测量的电压之间的关系线性化的校正系数(A2,B2)。校正系数(A2,B2)用来校准示波器9所测量的电压Vmes。因此,示波器9的校准测量电压Vout由如下表达式给出:
Vout=A2·Vmes+B2                   (1)
校正系数A2和B2预先存储在计算机11的存储单元中。
B)为了测量示波器9的输入阻抗,将从SMU输出的电压输入到示波器9,且由SMU测量响应于电压输入而流到示波器9中的电流。基于从SMU输出的电压和由SMU测量的电流可确定输入阻抗。示波器的输入阻抗预先存储在计算机11的存储单元中。
C)为了校准脉冲发生器3,在用一短电缆将示波器9连接到脉冲发生器3的输出端后,致使脉冲发生器3输出具有多个电压的脉冲,并由示波器9测量每一电压脉冲的电压。通过最小二乘法得到用于将脉冲发生器3输出的电压Vg与在校准示波器9所测量的电压Vmes之后输出的对应电压Vout之间的关系线性化的校正系数(A1,B1)。校正系数(A1,B1)用来校准从脉冲发生器3输出的电压Vg。因此,脉冲发生器3的校准输出电压Vg′由如下表达式给出:
Vg′=A1·Vg+B1                     (2)
校正系数A2和B2预先存储在计算机11的存储单元中。
D)为了测量图1中所显示的偏压三通管5的插入损耗,用一短电缆将校准的脉冲发生器3连接到偏压三通管5的偏压输出端子,且用一短电缆将偏压三通管5的AC(交流电流)输出端子连接到示波器9。通过确定从脉冲发生器3输出且经由偏压三通管5通过示波器9测量的信号电压与从脉冲发生器3输出且通过示波器9在其间没有介入偏压三通管5的情况下直接测量的信号电压之间的比值可得到偏压三通管5的插入损耗。偏压三通管5的插入损耗预先存储在计算机11的存储单元中。
E)为了测量连接在偏压三通管5的AC输出端子与示波器9的输入端之间的电缆14中的损耗,经由一短电缆将脉冲发生器3连接到电缆14的一端,且9经由一短电缆将示波器9连接到电缆14的另一端。通过确定从脉冲发生器3输出且经由电缆14通过示波器9测量的电压与从脉冲发生器3输出且通过示波器9在其间没有介入电缆14的情况下直接测量的电压之间的比值可得到电缆14的插入损耗。电缆14的插入损耗预先存储在计算机11的存储单元中。
F)通过将偏压三通管5的偏压输出端子和AC输出端子连接到一网络分析器等来测量这两个相对端之间的阻抗。测量的输入阻抗预先存储在计算机11的存储单元中。
G)为测量衰减器2的插入损耗,将第一和第二SMU分别连接到衰减器2的输入端口和输出端口。当将从第一SMU输出的电压V1施加到衰减器2的输入端口时,通过第二SMU测量从衰减器2输出的电压V2(在此处,输出端口实质上是开路)。衰减器2的插入损耗为V2/V1。衰减器2的插入损耗预先存储在计算机11的存储单元中。
H)为测量衰减器2的输入阻抗,当从第一SMU输出的电压V1施加到衰减器2的输入端时,由第一SMU测量输入到衰减器2的电流I1(在此处,输出端口实质上是开路)。衰减器2的输入阻抗为V2/I1。衰减器2的输入阻抗预先存储在计算机11的存储单元中。
当图1中所显示的测量系统用于测量DUT 1的IV特性时,脉冲发生器3的输出端经由电缆13和衰减器2连接到DUT 1的栅极,以致于引起脉冲发生器3的输出脉冲(例如,脉冲宽度为约1到约10ns)经由电缆13和衰减器2施加到DUT 1的栅极。此外,偏压三通管5的DC输入端子连接到电流电压源7的输出端,且DUT 1的漏极连接到偏压三通管5的偏压输出端子,以致于引起DC电压源7的预定输出电压经由偏压三通管5施加到DUT 1的漏极。此外,偏压三通管5的AC输出端子经由电缆14连接到示波器9的输入端子。
在此处,在计算机11的控制下,从脉冲发生器3输出的电压Vset设定如下:
Vset=(A1·Vg+B1)/LossATT               (3)
其中LossATT表示衰减器2的插入损耗。
现在将解释为何使用衰减器2。归因于脉冲发生器3的输出阻抗与电缆13的特性阻抗之间的差和DUT 1的输入阻抗(包括归应于输入电容的阻抗)与电缆13的特性阻抗之间的差,从脉冲发生器3输出到电缆13的脉冲可能在电缆13的输入端子与输出端子之间反射多次。多反射的发生降低了脉冲质量。
然而,使用衰减器2,其衰减效应减少了在电缆13的DUT 1端的反射,使得插入衰减器2可改进施加到DUT 1的脉冲质量。就是由于这个原因而使用衰减器2。
当具有电压Vset的脉冲经由衰减器2输入到DUT 1的栅极时,打开DUT 1以引起对应于DUT 1的漏极电流的电流流到构造于偏压三通管5中的DC阻断电容器(见图2中的参考数字51)。归应于从DUT 1的漏极观察到的偏压三通管5和示波器9时的阻抗,流经电容器51的电流转换为对应于DUT 1的漏极电流的的电压脉冲。由示波器9测量转换的电压脉冲的电压值。
就AC电路来说,在实践中,在偏压三通管5的偏压输出端子与AC输出端子之间建立了电力连续性,而由于偏压输出端子与DC输入端子之间的高阻抗,它们两者之间几乎没有电流流动。因此,漏极电流等于流经示波器9中的阻抗的电流。
计算机11基于上文说明的式(1)计算校准测量电压Vout和示波器9的测量电压Vmes,并基于下述表达式计算漏极电流Id
Id={Vout/(Loss1·Loss2)}/Zin                 (4)
其中Loss1表示电缆14的插入损耗,Loss2表示偏压三通管5的插入损耗,且Zin表示示波器9的输入阻抗和偏压三通管5的输入阻抗的组合阻抗。
为得到DUT 1的IV特性,计算机11控制相对于预定栅极脉冲电压的从DC电压源7输出的电压,并测量相对于多个漏极电压的漏极电流。然后关于多个栅极脉冲电压进行类似的重复测量以得到如图3中所说明的IV特性。
现在,将论述从脉冲发生器3输出的脉冲的设定电压Vset。脉冲发生器3不具有和DC电压源9一样高的电压设定精确度。也就是说,脉冲发生器3输出一电压,所述电压相对于包括于设定电压范围中的各种设定电压具有相同值,如图4中所显示。举例来说,脉冲发生器3相对于包括于设定范围r到a中的所有设定电压输出具有输出电压Va的脉冲,相对于包括于设定范围r到b中的所有设定电压输出具有输出电压Vb的脉冲,且相对于包括于设定范围r到c中的所有设定电压输出具有输出电压Vc的脉冲。这表示从脉冲发生器3输出的电压受设定电压分解误差的影响。
因此,为最小化发生器3的设定电压分解误差的影响,计算机11可执行如图5中所显示的校准程序。
在这个程序中,将包括图4中所显示的所要设定脉冲电压Vset-K的设定范围r-b中的最小电压Vset-L(下文中,最小电压Vset-L将称作“下限电压”)和邻近设定范围r-b中的最大电压的设定范围r-c中的最小电压Vset-H(下文中,最小电压Vset-H将被称作“上限电压”)设定为脉冲电压以代替所要脉冲电压Vset-K(步骤101)。当电压范围r-a、r-b和r-c设定为(例如)0.1V时,Va到Vb的范围和Vb到Vc的范围r-b也为0.1V。
下限电压Vset-L和上限电压Vset-H的范围包括所要脉冲电压Vset-K。因此,由脉冲发生器3输出上限电压Vset-H和下限电压Vset-L处的脉冲,并测量如图6中所显示的IV特性a和IV特性b(步骤103和105)。基于IV特性a、b和预期设定电压脉冲Vset-K,通过内推法计算IV特性(步骤107)。
IV特性类似于基于所要脉冲电压Vset-K的IV特性,也就是说,当由脉冲发生器3输出具有所要脉冲电压Vset-K的脉冲时所得到的IV特性。换句话说,IV特性c受脉冲发生器3的设定电压分解误差的影响较小,且因此高度可靠。
接下来将描述进一步改进测量精确度的方法。参看图1,当从DUT 1的漏极观察偏压三通管5和示波器9时,阻抗(包括示波器9的输入阻抗50Ω)等于DUT 1的负载。如图3中所显示,这个负载阻抗由负载线151表示。因此,举例来说,甚至当DC电压源7的输出电压设定为Vdr时,归因于负载阻抗引起的电压降,施加到DUT 1的实际漏极电压变为Vd1(<Vdr)。
因此,示波器9测量对应于漏极电流Id1的电压(Vdr-Vd1);也就是说,其测量对应于漏极电流Id1的电压,所述漏极电流Id1低于拟测量的漏极电流Idr
应注意到,在这个实施例中的示波器9的测量电压指的是归应于流经示波器9中的负载阻抗的漏极电流Id1的电压降。
图7和8显示一种避免上述问题的方法。在这个实施例中,因为漏极电流作为对应电压而检测,图7中的垂直轴表示示波器9的测量电压。由计算机11执行图8中所显示的程序。
在图8所显示的程序中,数值i(其是等于1或更大的整数)初始化为“1”(步骤201)。接着,用于输出电压Vdr的指令发布到DC电压源7,且发布一指令到脉冲发生器3使得具有电压Vset-r的脉冲输入到DUT 1的栅极(步骤203)。
因此,如上文描述,DUT 1的漏极电压下降到Vd1,且接着,示波器9测量对应于漏极电流的电压降(Vdr-Vd1)的电压差V1。也就是说,示波器9测量偏压电压值Vd1处对应于漏极电流的电压差V1,其中所述偏压电压值Vd1低于在预定漏极偏压电压Vdr下测量的电压Vr
因此,读出由示波器9测量的电压V1(步骤205)。通过将电压V1增加到电压Vdr可计算得到电压Vd1′(即,Vd1′=Vdr+V1=Vdr+(Vdr-Vd1)),且发布一指令到DC电压源7使得其输出电压Vd1′(步骤S207)。
当从DC电压源7输出电压Vd1′时,基于上述阻抗和由负载线152表示的负载引起DUT 1的漏极电压从Vd1′下降到Vd2。因此,由示波器9测量对应于漏极电流的电压降(Vd1′-Vd2)的电压差V2并读出电压V2(步骤209)。
穿过负载线151与IV特性d的交叉点和负载线152与IV特性d的交叉点的直线161表达为下式(5):
y={(V2-V1)/(Vd2-Vd1)}(x-Vd2)+V2              (5)
其中y和x分别表示图7中的垂直轴和水平轴。
在式(5)中,通过表达式Vd1=Vdr-V1,使用已知的Vdr和V1可确定Vd1。通过表达式Vd2=Vdr′-V2,使用已知的Vd1′和V2可确定Vd2。因此,在上述式(5)中计算x=Vdr的y的值V1′且值V1′存储在存储单元中(步骤211)。
接着,确定i是否等于n(例如,“3”)(步骤213)。在此处,因为步骤213中的确定结果为否,所以数值I增加“1”(步骤217),且过程返回到步骤207。因此,通过将电压V2增加到电压Vdr可计算得到电压Vd2′(即,Vd2′=Vdr+V2=Vdr+(Vdr-Vd1)),且发布指令到DC电压源7使得从DC电压源7输出电压Vd2′。
当从DC电压源7输出电压Vd2′时,基于上述阻抗和由负载线153表示的负载引起DUT 1的漏极电压从Vd2′下降到Vd3。因此,由示波器9测量对应于电压降(Vd2′-Vd3)的电压V3并读出电压V3(步骤209)。
穿过负载线152与IV特性d的交叉点和负载线153与IV特性d的交叉点的直线162表达为下式(6):
y=[(V3-V2)/(Vd3-Vd2)](x-Vd3)+V3          (6)
其中y和x分别表示图7中的垂直轴和水平轴。
在这个式子中,通过表达式Vd3=Vd2′-V3,使用已知的Vd2′和V3可确定Vd3。在上述式(6)中计算x=Vdr的y的值V2′且所述值V2′存储在存储单元中(步骤211)。随后,确定i是否等于n(步骤213)。
在这个实例中,因为步骤213中的确定结果为是,所以可确定待从DC电压源7输出且待施加到DUT 1的漏极电压Vdr的电压是Vd2′,且电压Vd2′存储在存储单元中(步骤215)。
接着,对直到i达到n所获得的n个电压Vd1,Vd2,…和Vdn的最后两个电压Vdn-1和Vdn运用外推法来确定待施加的漏极电压(步骤219)。
图7中所显示的x=Vdr和直线162的交叉点表示由外推法确定的漏极电流Vd-点。以此方式,使用外推法能够在不恶化测量通过量的情况下精确地测量IV特性。如所描述的,使其能降低漏极电压降对测量值的影响。
虽然上文已描述确定一个漏极电压值的过程,但确定测量输出特性所需要的其它漏极电压值的过程可以类似方式执行。虽然在电压Vset-r处可得到由上述过程确定的漏极电压(DC电压源7的输出电压),但通过执行类似于上述方法的方法可确定相对于其它栅极脉冲电压的漏极电压。
在某些情况下,归应于脉冲发生器3的特性、连接到脉冲发生器3的输出端的电缆的频率特性、DUT 1的特性等等,波形稍微变形(例如,具有过冲和下冲的波形)的脉冲输入到DUT 1的栅极。图9的部分(a)说明具有此变形波形的栅极输入脉冲。当输入脉冲以此方式变形时,由示波器9测量的对应于漏极电压的输出脉冲波形也经一延迟h而变形,如图9的部分(b)所显示。此输入/输出脉冲的电压根据沿时间轴的位置而变化,且因此引起测量误差。
因此,在这个实施例中,为了限定输入/输出脉冲的电压值的时刻,施加到DUT 1的栅极的脉冲输入到示波器9,且计算机执行程序来设定对应于输入脉冲的脉冲宽度τi的电压限定点P1。点P1设定于从输入脉冲的前沿朝向后沿移位一脉冲宽度τi的比值R%(R%为(例如)50%到90%范围中的任意值)的位点处。点P1用于从脉冲发生器3输出的脉冲电压和从偏压三通管5的AC输出端子输出的脉冲电压的测量时刻。
为了实际测量DUT 1的输出特性,因为前面提到的栅极输入脉冲施加到DUT 1的栅极,所以对应于漏极电流的电压脉冲(如图9的部分(b)中所显示)输入到示波器9。
因此,计算机11从示波器9读出电压脉冲的波形,并测量其脉冲宽度τ0。此外,计算机11将从电压脉冲的前沿朝向后沿移位所述脉冲宽度τ0的比值R%的时刻点P2设定为电压测量点。
因此,建立了设定用于栅极输入脉冲设定的点P1与设定用于输入到示波器9的电压脉冲的点P2之间的关系。因此,计算机11对电压脉冲在点P2处的电压进行采样,作为表示DUT 1的漏极电流的电压。
如上文描述,根据这个实施例,因为甚至在存在变形的情况下仍然能维持用于栅极输入脉冲的点P1与用于对应于漏极电流的电压脉冲的点P2之间的关系,所以改进了DUT 1的输出特性的测量精确度。
尽管已描述了本发明的实施例,但是所述领域的技术人员应明了可对本发明进行多种改变和修改。举例来说,图8中步骤213中所确定的重复次数n可为大于3的数。产生、跨越设定电压Vset的各种电压值、等于或大于分解的电压差可用作校准脉冲发生器3的Vset的上限值和下限值。

Claims (4)

1.一种场效应晶体管特性的测量方法,其中将从一偏压三通管的一输出端子输出的一预定偏压电压施加到一场效应晶体管的一漏极;将从一脉冲发生器输出的一脉冲施加到所述场效应晶体管的一栅极,以借此导致所述场效应晶体管中产生漏极电流;通过一连接到所述偏压三通管的一交流电流输出端子的一负载阻抗将所述漏极电流转换成一电压脉冲;且基于所述电压脉冲测量所述漏极电流,所述方法包含以下步骤:
将所述偏压电压增加一对应于由所述负载阻抗引起的一电压降的量,且重复测量所述电压脉冲一预定次数,而所述电压脉冲响应于所述偏压电压的一增加而变化;和
对通过所述预定数目的重复测量所得到的所述电压脉冲的最后两个测量值应用外推法以确定待施加到所述场效应晶体管的一漏极电压。
2.根据权利要求1所述的方法,其中经由一衰减器将从所述脉冲发生器输出的所述脉冲施加到所述场效应晶体管。
3.根据权利要求1所述的方法,其中由于与电压设定的分解相关联的一误差,所述脉冲发生器输出对包括于相同输出电压设定范围(r-a,r-b,...)中的各种电压设定来说具有相同值的电压,所述方法进一步包含以下步骤:
为待施加到所述场效应晶体管的所述栅极的所述脉冲设定一下限电压和一上限电压,而所述下限电压是一包括一所要设定脉冲电压(Vset-K)的第一设定范围中的一最小电压(Vset-L),且所述上限电压是一邻近所述第一设定范围中的一最大电压的第二设定范围中的一最小电压(Vset-H);
基于一具有所述上限电压的脉冲测量所述漏极电流且基于一具有所述下限电压的脉冲测量所述漏极电流;和
根据所述所要设定脉冲电压(Vset-K)和每一测量的漏极电流,通过内推法计算对应于基于所述所要设定脉冲电压(Vset-K)的一漏极电流的一漏极电流。
4.根据权利要求1所述的方法,其进一步包含以下步骤:
测量施加到所述场效应晶体管的所述栅极的所述脉冲的一宽度;
将所述施加脉冲的脉冲电压限定时刻调节至在一宽度方向上从所述施加脉冲的一前沿朝向其一后沿移位一预定比值的时刻;
测量所述电压脉冲的一宽度;
将所述电压脉冲的电压检测时刻设定至从所述电压脉冲的一前沿朝向其一后沿移位一数量的时刻,所述数量对应于所述电压脉冲的所述宽度的所述预定比值;和
测量所述电压脉冲在所述电压检测时刻时的一电压。
CN200510132826.4A 2004-12-27 2005-12-22 测量场效应晶体管(fet)特性的方法 Pending CN1797019A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2004375578A JP2006184047A (ja) 2004-12-27 2004-12-27 Fetの特性測定方法
JP2004375578 2004-12-27

Publications (1)

Publication Number Publication Date
CN1797019A true CN1797019A (zh) 2006-07-05

Family

ID=36590767

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200510132826.4A Pending CN1797019A (zh) 2004-12-27 2005-12-22 测量场效应晶体管(fet)特性的方法

Country Status (5)

Country Link
US (1) US7230444B2 (zh)
JP (1) JP2006184047A (zh)
CN (1) CN1797019A (zh)
DE (1) DE102005062405A1 (zh)
TW (1) TW200639420A (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102128989A (zh) * 2011-01-27 2011-07-20 广州金升阳科技有限公司 场效应管输入/输出电容的测量电路及其测量方法
CN102565660A (zh) * 2012-01-04 2012-07-11 复旦大学 一种应用于MOSFETs器件的超高速Id-Vg测试方法
CN102608508A (zh) * 2011-12-20 2012-07-25 西交利物浦大学 脉冲实时场效应管阈值电压参数自动测量装置及其方法
CN101846723B (zh) * 2009-03-25 2012-12-19 普诚科技股份有限公司 跨导参数的量测方法
CN108615770A (zh) * 2018-03-19 2018-10-02 中国科学院微电子研究所 场效应晶体管与检波电路

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007198836A (ja) * 2006-01-25 2007-08-09 Agilent Technol Inc Fetの特性を測定する方法および装置
JP2007327791A (ja) * 2006-06-06 2007-12-20 Agilent Technol Inc Fet特性測定装置
US7518378B2 (en) * 2007-02-13 2009-04-14 Keithley Instruments, Inc. Cable compensation for pulsed I-V measurements
JP5157336B2 (ja) * 2007-09-14 2013-03-06 株式会社デンソー パワー半導体素子の評価方法および評価装置
CN102692593A (zh) * 2012-06-06 2012-09-26 复旦大学 一种提高快速Id-Vg测试精度的测试系统
JP6056411B2 (ja) 2012-11-22 2017-01-11 富士通株式会社 電圧検出回路及びトランジスタの特性測定方法
KR20150042404A (ko) * 2013-10-11 2015-04-21 삼성전자주식회사 반도체 장치의 검사 방법 및 이에 사용되는 프로빙 어셈블리
US9952274B2 (en) * 2015-03-13 2018-04-24 International Business Machines Corporation Measurement for transistor output characteristics with and without self heating
US10094863B2 (en) * 2016-03-02 2018-10-09 Texas Instruments Incorporated High-resolution power electronics measurements
US11085961B2 (en) 2018-12-19 2021-08-10 Texas Instruments Incorporated Power transistor leakage current with gate voltage less than threshold

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3965420A (en) * 1974-12-16 1976-06-22 Rca Corporation Apparatus for non-destructively testing the voltage characteristics of a transistor
JP3016297B2 (ja) * 1992-02-07 2000-03-06 日本電気株式会社 電界効果トランジスタの測定方法
JP3727103B2 (ja) * 1996-04-05 2005-12-14 三菱電機株式会社 半導体素子の試験方法
TW297862B (en) * 1996-06-07 1997-02-11 United Microelectronics Corp Threshold voltage measuring method of MOSFET
JP2000049338A (ja) * 1998-07-28 2000-02-18 Mitsubishi Electric Corp 絶縁ゲート型トランジスタの特性評価方法、絶縁ゲート型トランジスタの製造方法、絶縁ゲート型トランジスタの特性評価装置、および特性評価プログラムを記録してあるコンピュータ読み取り可能な記録媒体

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101846723B (zh) * 2009-03-25 2012-12-19 普诚科技股份有限公司 跨导参数的量测方法
CN102128989A (zh) * 2011-01-27 2011-07-20 广州金升阳科技有限公司 场效应管输入/输出电容的测量电路及其测量方法
CN102128989B (zh) * 2011-01-27 2013-04-24 广州金升阳科技有限公司 场效应管输入/输出电容的测量电路及其测量方法
CN102608508A (zh) * 2011-12-20 2012-07-25 西交利物浦大学 脉冲实时场效应管阈值电压参数自动测量装置及其方法
CN102608508B (zh) * 2011-12-20 2014-11-12 西交利物浦大学 脉冲实时场效应管阈值电压参数自动测量装置及其方法
CN102565660A (zh) * 2012-01-04 2012-07-11 复旦大学 一种应用于MOSFETs器件的超高速Id-Vg测试方法
CN108615770A (zh) * 2018-03-19 2018-10-02 中国科学院微电子研究所 场效应晶体管与检波电路
CN108615770B (zh) * 2018-03-19 2021-09-21 中国科学院微电子研究所 场效应晶体管与检波电路

Also Published As

Publication number Publication date
DE102005062405A1 (de) 2006-07-06
JP2006184047A (ja) 2006-07-13
TW200639420A (en) 2006-11-16
US7230444B2 (en) 2007-06-12
US20060145708A1 (en) 2006-07-06

Similar Documents

Publication Publication Date Title
CN1797019A (zh) 测量场效应晶体管(fet)特性的方法
JP7189402B2 (ja) 高分解能電力電子測定
CN107345996B (zh) 场效应管测试电路及测试方法
CN107621599B (zh) 一种测量igbt在高温反偏试验中结温变化的方法
CN103048600B (zh) 一种半导体器件反向击穿电压测试系统
CN101048780A (zh) 用于校准和/或校直通信信道的方法和装置
CN1818670A (zh) 一种校准宽带取样示波器的方法及其设备
CN103822731B (zh) 一种vdmos器件结温的测试方法
CN1673768A (zh) 校准方法和设备
CN102116827B (zh) 脉冲i-v与脉冲c-v半导体参数自动测量装置和方法
CN1846141A (zh) 校准比较器电路
CN102967624B (zh) 一种Seebeck系数测试装置
CN1303480A (zh) 使用数字峰值检测测量局部放电的系统
CN1924600A (zh) 器件特性测定系统
CN104808126A (zh) Mos晶体管的测试结构及测试方法
CN1815243A (zh) 具有内部终端电压发生器的测量探头差动终端和衰减器网络
US20110074441A1 (en) Low Capacitance Signal Acquisition System
Gao et al. Effects of I–V measurement parameters on the hysteresis effect and optimization in high-capacitance PV module testing
CN114578255B (zh) 一种电源电压的测试方法及系统
CN1627087A (zh) 用于计量电功率的计量仪
US10962585B2 (en) Gate charge measurements using two source measure units
US8400179B1 (en) Method for load-line correction of pulsed measurements
CN115166458A (zh) 一种SiC MOSFET阈值电压准确测量的方法
CN104766809B (zh) 一种pn结瞬时电容能谱测量方法和系统
CN207037014U (zh) 场效应管测试电路

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication