JP2007198836A

JP2007198836A - Ｆｅｔの特性を測定する方法および装置

Info

Publication number: JP2007198836A
Application number: JP2006016275A
Authority: JP
Inventors: Kazuhisa Utada; 和久歌田
Original assignee: Agilent Technologies Inc
Current assignee: Agilent Technologies Inc
Priority date: 2006-01-25
Filing date: 2006-01-25
Publication date: 2007-08-09
Also published as: US20070170947A1; DE102006057419A1

Abstract

【課題】パルスをゲートに与えてＦＥＴの特性を測定する装置において、測定精度向上のための終端用素子を設ける必要をなくする。
【解決手段】ＦＥＴ５００のゲートＧに与えるパルスを発生し、前記パルスに応答して前記ＦＥＴ５００に流れるドレイン電流に依存する電圧を測定することによりＦＥＴ５００の特性を測定する装置であって、パルスを発生するパルス発生器２１０と、パルス発生器２１０の後段に配置された方向性素子２３０と、前記電圧を測定する電圧測定手段２５０とを備える。
【選択図】図３

Description

本発明は、ＦＥＴのゲートにパルス信号を与え、該パルス信号に応答して流れるＦＥＴのドレイン電流を測定することによりＦＥＴの電流電圧特性を測定する技術に関する。

ＦＥＴの電流電圧特性（以下、ＩＶ特性）は、ＦＥＴのドレインに所定のバイアス電圧を印加した状態で、ＦＥＴのゲートに所定のパルス電圧を印加することにより測定される（例えば、非特許文献１を参照。）。この測定方法によれば、ＳＯＩや歪みシリコンを使用したＦＥＴの特性を測定する際に、ＦＥＴ自身の発熱の影響を受けることなく測定することができる。また、Ｈｉｇｈ−ｋゲート絶縁膜を使用したＭＯＳＦＥＴの特性を測定する際には、ドレイン電流駆動力の低下を抑制できるので、信頼性の高い測定結果を得ることができる。

特開２００４−２０５３０１号公報（図１５）Ｋ．Ａ．ジェンキンス（Jenkins K.A.），Ｊ．Ｙ．−Ｃ．サン（Sun J.Y.-C.），"自己発熱のないＳＯＩ−ＭＯＳＦＥＴのＩＶカーブ測定（Measurement of I-V curves of silicon-on-insulator (SOI) MOSFET's without self-heating）"，イシュー４（Issue 4），ボリューム１６（Volume 16），電子デバイス・レター（Electron Device Letters）,アイ・イー・イー・イー（IEEE）,１９９５年４月，ｐ．１４５−１４７

上記のようにパルスを用いた測定では、パルスを送る伝送経路のインピーダンス不整合に起因して、測定精度が低下する場合がある。そこで、測定精度向上のために、パルスが入力されるＦＥＴの端子または該端子付近に終端用の素子が接続される。これにより、ＦＥＴに印加するパルスの波高の測定精度が上がり、ＦＥＴの特性の測定精度が向上する。ところで、測定装置とＦＥＴとの間には、ウェハー上のＦＥＴを測定するためのプローブカードなどの治具や、測定装置に接続するＦＥＴを切り換えるためのマルチプレクサが設けられる。その場合、終端用素子は、治具内のＦＥＴが接続される端子付近や、マルチプレクサ内のＦＥＴ側の端子付近に備えられる。この終端用素子は、他の種類の測定や試験にとって邪魔な存在となる場合がある。例えば、Ｓパラメータ測定においては、このような終端用素子は、ＦＥＴの網特性に含まれてしまうので、存在しないことが望ましい。従って、測定装置とＦＥＴとの間の伝送経路において終端せずとも、従来と同等以上の測定精度で、ＦＥＴの特性を測定できるようにした、ＦＥＴのＩＶ特性の測定技術の提供が望まれている。

本第一の発明は、ＦＥＴのゲートにパルスを与えるステップと、前記パルスの電圧を測定するステップと、前記パルスに応答して前記ＦＥＴに流れるドレイン電流に依存する電圧を測定するステップとを含むＦＥＴの特性を測定する方法であって、前記パルスを与えるステップが、方向性素子を介して前記パルスを前記ゲートに与えることを特徴とするものである。

また、本第二の発明は、本第一の発明の方法において、前記方向性素子の出力インピーダンスが、前記方向性素子の出力端に接続される回路の特性インピーダンスと等しいことを特徴とするものである。

さらに、本第三の発明は、本第一または本第二の発明の方法において、前記方向性素子の入力インピーダンスが、前記方向性素子の入力端に接続される回路の特性インピーダンスと等しいことを特徴とするものである。

またさらに、本第四の発明は、本第一または本第二または本第三の発明の方法において、前記パルスを与えるステップが、前記方向性素子を介した後、さらにバイアスティを介して前記パルスを前記ゲートに与えることを特徴とする請求項１乃至請求項３のいずれかに記載の測定方法。

また、本第五の発明は、ＦＥＴのゲートに与えるパルスを発生し、前記パルスに応答して前記ＦＥＴに流れるドレイン電流に依存する電圧を測定することによりＦＥＴの特性を測定する装置であって、前記パルスを発生するパルス発生器と、前記パルス発生器の後段に配置された方向性素子と、前記電圧を測定する電圧測定手段とを備えることを特徴とするものである。

さらに、本第六の発明は、本第五の発明の装置において、前記方向性素子の出力インピーダンスが、前記方向性素子の出力端に接続される回路の特性インピーダンスと等しいことを特徴とするものである。

またさらに、本第七の発明は、本第五または本第六の発明の装置において、前記方向性素子の入力インピーダンスが、前記方向性素子の入力端に接続される回路の特性インピーダンスと等しいことを特徴とするものである。

また、本第八の発明は、本第五または本第六または本第七の発明の装置において、本前記パルスにバイアスを付加するためのバイアスティを備え、前記方向性素子がバイアスティの前段に備えられることを特徴とするものである。

さらに、本第九の発明は、ＦＥＴのゲートに与えるパルスを発生し、前記パルスに応答して前記ＦＥＴに流れるドレイン電流に依存する電圧を測定することによりＦＥＴの特性を測定するシステムであって、前記パルスを発生するパルス発生器と、前記パルス発生器の後段に配置された方向性素子と、複数の前記ＦＥＴから所定の前記ＦＥＴを選択し、該選択した前記ＦＥＴのゲートを前記方向性素子と電気的に接続するスイッチと、前記電圧を測定する電圧測定手段と、複数の前記ＦＥＴから所定の前記ＦＥＴを選択し、該選択した前記ＦＥＴのドレインを前記電圧測定手段と電気的に接続するスイッチとを備えることを特徴とするものである。

またさらに、本第十の発明は、本第九の発明のシステムにおいて、前記方向性素子の出力インピーダンスが、前記方向性素子の出力端に接続される回路の特性インピーダンスと等しいことを特徴とするものである。

また、本第十一の発明は、本第九または本第十の発明のシステムにおいて、前記方向性素子の入力インピーダンスが、前記方向性素子の入力端に接続される回路の特性インピーダンスと等しいことを特徴とするものである。

さらに、本第十二の発明は、本第九または本第十または本第十一の発明のシステムにおいて、さらに、前記パルスにバイアスを付加するためのバイアスティを備え、前記方向性素子がバイアスティの前段に備えられることを特徴とするものである。

なお、方向性素子は、信号伝達について方向性を有する素子である。詳細に言えば、方向性素子は、２以上のポートあるいは端子を有する素子であって、特定の２ポート間あるいは特定の２端子間において、一方向に信号を伝達し、その逆方向では信号伝達を阻止するものである。その逆方向におけるアイソレーション特性は、測定精度を満たすために必要なだけの性能を有する。方向性素子の具体的な例としては、バッファやアイソレーション・アンプ、方向性結合器やサーキュレータなどがある。

本発明によれば、方向性素子を介してＦＥＴにパルスを与えるようにするので、測定精度向上のための終端用素子を設ける必要がなくなる。また、方向性素子の出力インピーダンスが、方向性素子の出力端に接続される回路の特性インピーダンスと等しくされるので、方向性素子と被測定物であるＦＥＴのゲートとの間におけるパルスの多重反射を抑制することができる。さらに、方向性素子の入力インピーダンスが、方向性素子の入力端に接続される回路の特性インピーダンスと等しくされるので、方向性素子の前段回路内におけるパルスの多重反射を抑制することができる。またさらに、方向性素子がバイアスティの前段に設けられているので、方向性素子は直流成分を取り扱わなくとも良くなる。

本発明の実施の形態を、添付の図面を参照しながら、以下に説明する。まず、本発明の実施形態は、ＦＥＴの特性を測定する測定システム１０である。ここで、図１を参照する。図１は、測定システム１０の概略構成を示すブロック図である。まず、初めに測定システム１０の構成について説明し、その後で、測定システム１０を用いたＦＥＴの特性の測定方法について説明する。

測定システム１０は、測定装置２００と、マルチプレクサ３００と、プローブカード４００とを備える。測定装置２００は、パルスを生成し、また、電流を測定する装置である。測定装置２００は、パルスを出力するためのポート２７０と、電流の測定するためのポート２７１を有する。測定装置２００の内部構成の詳細は、後述する。マルチプレクサスイッチ３００は、単極４投（１Ｐ４Ｔ）型のスイッチ３１０およびスイッチ３１１を備える。スイッチ３１０は、ポート３２０と、ポート３４０〜３４３のいずれか１つとを選択的に電気的に接続する装置である。スイッチ３１１は、ポート３２１と、ポート３３０〜３３３のいずれか１つとを選択的に電気的に接続する装置である。ポート３２０は、測定装置２００のポート２７０と接続されている。ポート３２１は、測定装置２００のポート２７１と接続されている。プローブカード４００は、ウェハー上の被測定物であるＦＥＴ（不図示）に接触するための治具である。プローブカード４００は、該ＦＥＴ（不図示）に接触するためのパッド４１０〜４１３および４２０〜４２３を有する。パッド４１０とパッド４２０、パッド４１１とパッド４２１、パッド４１２とパッド４２２、パッド４１３とパッド４２３、がそれぞれ対となる。パッド４１０〜４１３は、ＦＥＴのドレイン（不図示）に電気的に接続される。パッド４２０〜４２３は、ＦＥＴのゲート（不図示）に電気的に接続される。パッド４１０がポート３３０と、パッド４１１がポート３３１と、パッド４１２がポート３３２と、パッド４１３がポート３３３と、パッド４２０がポート３４０と、パッド４２１がポート３４１と、パッド４２２がポート３４２と、パッド４２３がポート３４３と、それぞれ接続されている。

なお、測定装置２００のポート２７０における出力インピーダンス、および、測定装置２００のポート２７１における入力インピーダンスは、ともに５０オームである。また、測定装置２００とスイッチ３００との間の伝送経路、スイッチ３００内の伝送経路、スイッチ３００とプローブカード４００との間の伝送経路、および、プローブカード４００内の伝送経路の特性インピーダンスは、５０オームである。

次に、図２を参照しながら、測定装置２００の内部構成について説明する。測定装置２００は、パルス発生器２１０と、スプリッタ２２０と、バッファアンプ２３０と、バイアスティ（Bias-Tee）２４０と、バイアスティ２４１と、サンプラ２５０と、直流電圧源２６０と、直流電圧源２６１と、ポート２７０と、ポート２７１とを備える。

パルス発生器２１０は、任意の幅および任意の波高を有するパルスを発生する装置である。パルス発生器２１０としては、例えば、アジレント・テクノロジー社製Agilent 81110Aなどのパルス・ジェネレータ等を使用することができる。スプリッタ２２０は、５０／３オーム（＝約１６．７オーム）を有する３つの抵抗器がＹ型に接続された回路で構成される分配器である。スプリッタ２２０は、第一端子２２０ａと第二端子２２０ｂと第三端子２２０ｃを有する。端子２２０ａ〜２２０ｃのいずれか１つの端子に入力される信号は、１：１の割合で分割され、分割された信号が他の２端子にそれぞれ出力される。スプリッタ２２０において、第一端子２２０ａがパルス発生器２１０に、第二端子２２０ｂがバッファアンプ２３０に、第三端子２２０ｃがサンプラ２５０に、それぞれ接続されている。なお、スプリッタ２２０の分配比は、既知であれば良いので、１：１以外の比であっても良い。また、スプリッタ２２０は、Ｙ型抵抗分配回路以外の分配回路（たとえば、デルタ型抵抗分配回路）で構成されても良い。バッファアンプ２３０は、入力された信号と等倍の電圧振幅を有する信号を出力する装置である。なお、バッファアンプ２３０の増幅率は、等倍である必要はなく、既知であれば他の倍率でも良い。バッファアンプ２３０のアイソレーション、すなわち、バッファアンプ２３０の出力端子からバッファアンプ２３０の入力端子への方向における減衰率は、４０ｄＢ以上である。なお、バッファアンプ２３０のアイソレーションは、所望の測定精度によって下限値が定まる。

バイアスティ２４０において、第一端子２４０ａがバッファアンプ２３０に、第二端子２４０ｂがポート２７０に、第三端子２４０ｃが直流電圧源２６０に、それぞれ接続されている。第一端子２４０ａと第二端子２４０ｂとの間には、直流阻止用のキャパシタ２４０ｄが設けられている。また、第二端子２４０ｂと第三端子２４０ｃとの間には、交流阻止用のインダクタ２４０ｅが設けられている。バイアスティ２４１において、第一端子２４１ａがサンプラ２５０に、第二端子２４１ｂがポート２７１に、第三端子２４１ｃが直流電圧源２６１に、それぞれ接続されている。第一端子２４１ａと第二端子２４１ｂとの間には、直流阻止用のキャパシタ２４１ｄが設けられている。また、第二端子２４１ｂと第三端子２４１ｃとの間には、交流阻止用のインダクタ２４１ｅが設けられている。直流電圧源２６０および直流電圧源２６１は、それぞれ、所望の電圧レベルを有する直流を出力する装置である。直流電圧源２６０および直流電圧源２６１としては、例えば、アジレント・テクノロジー社製Agilent E5262AなどのＳＭＵ（ソース・メジャー・ユニット）等を使用することができる。サンプラ２５０は、入力された信号を標本化し、パルスの波高を電圧値として測定する装置である。サンプラ２５０としては、例えば、アジレント・テクノロジー社製Agilent 54854Aなどのオシロスコープ等を使用することができる。

なお、パルス発生器２１０の出力インピーダンス、バッファアンプ２３０の入力インピーダンスおよび出力インピーダンス、サンプラ２５０の入力インピーダンス、ならびに、測定装置２００の各構成要素間の伝送経路の特性インピーダンスは、それぞれ５０オームである。また、バイアスティ２４０の端子２４０ａと２４０ｂとの間、および、バイアスティ２４１の端子２４１ａと２４１ｂとの間の、パルスに対する特性インピーダンスは５０オームとみなせるものとする。

次に、図３を参照する。図３は、パッド４１０とパッド４２０との間に電気的に接続されたＦＥＴ５００を測定する時の測定システムの等価回路を簡略表示した図である。図３には示されていないが、測定システム１０において、ＦＥＴ５００を測定するために、スイッチ３１０がポート３４０を、スイッチ３１１がポート３３０を、それぞれ選択している。なお、図３において、図１および図２と同一の構成要素については、詳細な説明を省略する。

ここで、図３を参照しながら、測定システム１０を用いてＦＥＴ５００のＩＶ特性を測定する方法について説明する。まず、パルス発生器２１０が所定の波高を有する電圧パルスを発生する。発生したパルスは、スプリッタ２２０で１対１に分配されて、バッファアンプ２３０とサンプラ２５０に入力される。バッファアンプ２３０に入力されたパルスは、バッファ２３０で増幅された後、バイアスティ２４０でバイアスされて、ＦＥＴ５００のゲートＧに到達する。ＦＥＴ５００のドレインＤは、バイアスティ２４１を通じて直流電圧源２６１により直流電圧が印加されている。ＦＥＴ５００には、バイアスされたパルスに応答して、パルス状のドレイン電流が流れる。ドレイン電流のパルス状の変化は、入力インピーダンス２５０ｄにより電圧の変化に変換され、電圧計２５０ｃで測定される。サンプラ２５０は、ドレイン電流の測定と同時に、スプリッタ２２０から入力されるパルスを電圧計２５０ａで測定する。様々の値のドレインバイアス電圧および様々の値のゲートパルス電圧に基づいて、上記のドレイン電流測定およびゲートパルス電圧測定を実施し、ＦＥＴ５００のＩＶ特性が得られる。

ところで、バッファアンプ２３０の出力端からＦＥＴ５００のゲートＧまでの間の伝送経路の特性インピーダンスが５０オームである一方、ＦＥＴ５００のゲートＧにおけるインピーダンスは１ｋ〜数ｋオームである。また、図３を見て明らかなように、ＦＥＴ５００のゲートＧの近傍はもちろん、バッファアンプ２３０の出力端からＦＥＴ５００のゲートＧまでの間の伝送経路のいずれの箇所においても、終端素子が備えられていない。従って、測定装置２００（ポート２７０）から出力された電圧パルスは、マルチプレクサ３００（図１）およびプローブカード４００を通過し、ＦＥＴ５００のゲートＧに到達した後、ゲートＧで反射される。反射された電圧パルスは、プローブカード４００およびマルチプレクサ３００（図１）を逆行して、測定装置２００に到達する。さらに、反射電圧パルスは、バッファアンプ２３０に到達し、バッファアンプ２３０の出力インピーダンスに吸収される。

ここで、図３に加えて図４を参照する。図４は、電圧計２５０ａの測定電圧Ｖ_S、ゲートＧにおける電圧Ｖ_G、電圧計２５０ｃの測定電圧Ｖ_Dの時間変化を示すチャートである。パルス発生器２１０がパルスを発生すると、しばらくして電圧計２５０ａが波高値ｅ_Sを有するパルスＰ_Sを観測する。さらに、しばらくすると、ゲートＧにおいて波高値ｅ_Gを有するパルスＰ_Gが現れる。パルスＰ_Gに応答して、ＦＥＴ５００にはドレイン電流が流れ、電圧計２５０ｃでは波高値ｅ_Dを有するパルスＰ_Dが観測される。波高値ｅ_Dは、ＦＥＴ５００に流れるドレイン電流が入力インピーダンス２５０ｄにより電圧値に変換されたものであり、ドレイン電流量に依存する。電圧Ｖ_Bは、バッファアンプ２３０の出力端Ｂ_Oにおける電圧である。電圧Ｖ_Bは、当初、バッファアンプ２３０の入力端Ｂ_iにおけるパルスと同じ波高値ｅ_Sを示す。波高値ｅ_Sは、出力端Ｂ_OからゲートＧへ向かう進行パルス波の波高値でもある。その後、出力端Ｂ_Oに、ゲートＧからの反射パルス波が到達する。この時、進行パルス波（波高値ｅ_S）に反射パルス波（波高値ｅ_r）が加わるので、電圧Ｖ_Bは波高値がｅ_Gに変化する。さらに時間が経過すると、出力端Ｂ_Oにおいて反射パルス波のみとなるので、電圧Ｖ_Bはｅ_rに変化する。図４を見て明らかなように、電圧計２５０ａは、ゲートＧからの反射パルスの影響を受けていない。なお、ゲートＧにおけるＦＥＴ５００のインピーダンスをＺ_Lとすると、ｅ_Bおよびｅ_Gは、次式で表される。

このように、バッファアンプ２３０の出力端からＦＥＴ５００のゲートＧまでの伝送経路の特性インピーダンスと同じ値の出力インピーダンスを有するバッファアンプ２３０が、スプリッタ２２０の後段に備えられるので、バッファアンプ２３０とゲートＧとの間でパルスの多重反射が起こることなく、また、反射パルスがサンプラ２５０に伝達することが抑制される。さらに、パルス発生器２１０の出力インピーダンス、スプリッタ２２０の特性インピーダンス、バッファアンプ２３０の入力インピーダンス、および、サンプラ２５０の入力インピーダンスが互いに等しい値を有するので、パルス発生器２１０とバッファアンプ２３０とサンプラ２５０との間においてパルスの反射が生じない。またさらに、バッファアンプ２３０はバイアスティ２４０の前段に設けられているので、バッファアンプ２３０は交流成分のみからなるパルスを増幅すれば良い。従って、バッファアンプ２３０に要求される帯域幅を、直流成分を含むパルスを増幅する場合と比べて狭くすることができる。

上記の実施形態において、バッファアンプ２３０は、方向性結合器やサーキュレータなど他の方向性素子と置き換えても良い。

上記の実施形態において、サンプラ２５０として使用するオシロスコープの入力インピーダンスが５０オーム以上の大きさ、例えば１〜数Ｍオームである場合、サンプラ２５０の入力インピーダンスを等価的に５０オームとするために、サンプラ２５０の入力端に並列に抵抗器が接続される。

本発明の実施形態である測定システム１０の構成を示す図である。測定システム１０内の測定装置２００の構成を示す図である。測定システム１０でＦＥＴ５００を測定する際の等価回路を示す図である。測定システム１０内の主要点における電圧変化を示すチャートである。

符号の説明

１０測定システム
２００測定装置
２１０パルス発生器
２２０スプリッタ
２３０バッファアンプ
２４０，２４１バイアスティ
２５０サンプラ
２６０，２６１直流電圧源
３００マルチプレクサ
３１０，３１１スイッチ
４００プローブカード

Claims

ＦＥＴのゲートにパルスを与えるステップと、前記パルスの電圧を測定するステップと、前記パルスに応答して前記ＦＥＴに流れるドレイン電流に依存する電圧を測定するステップとを含むＦＥＴの特性を測定する方法であって、
前記パルスを与えるステップが、方向性素子を介して前記パルスを前記ゲートに与えることを特徴とする測定方法。
前記方向性素子の出力インピーダンスが、前記方向性素子の出力端に接続される回路の特性インピーダンスと等しいことを特徴とする請求項１に記載の測定方法。
前記方向性素子の入力インピーダンスが、前記方向性素子の入力端に接続される回路の特性インピーダンスと等しいことを特徴とする請求項１または請求項２に記載の測定方法。
前記パルスを与えるステップが、前記方向性素子を介した後、さらにバイアスティを介して前記パルスを前記ゲートに与えることを特徴とする請求項１または請求項２または請求項３のいずれかに記載の測定方法。
ＦＥＴのゲートに与えるパルスを発生し、前記パルスに応答して前記ＦＥＴに流れるドレイン電流に依存する電圧を測定することによりＦＥＴの特性を測定する装置であって、
前記パルスを発生するパルス発生器と、
前記パルス発生器の後段に配置された方向性素子と、
前記電圧を測定する電圧測定手段と
を備えることを特徴とする測定装置。
前記方向性素子の出力インピーダンスが、前記方向性素子の出力端に接続される回路の特性インピーダンスと等しいことを特徴とする請求項５に記載の測定装置。
前記方向性素子の入力インピーダンスが、前記方向性素子の入力端に接続される回路の特性インピーダンスと等しいことを特徴とする請求項５または請求項６に記載の測定装置。
さらに、前記パルスにバイアスを付加するためのバイアスティを備え、
前記方向性素子がバイアスティの前段に備えられることを特徴とする請求項５または請求項６または請求項７のいずれかに記載の測定装置。
ＦＥＴのゲートに与えるパルスを発生し、前記パルスに応答して前記ＦＥＴに流れるドレイン電流に依存する電圧を測定することによりＦＥＴの特性を測定するシステムであって、
前記パルスを発生するパルス発生器と、
前記パルス発生器の後段に配置された方向性素子と、
複数の前記ＦＥＴから所定の前記ＦＥＴを選択し、該選択した前記ＦＥＴのゲートを前記方向性素子と電気的に接続するスイッチと、
前記電圧を測定する電圧測定手段と、
複数の前記ＦＥＴから所定の前記ＦＥＴを選択し、該選択した前記ＦＥＴのドレインを前記電圧測定手段と電気的に接続するスイッチと、
を備えることを特徴とする測定システム。
前記方向性素子の出力インピーダンスが、前記方向性素子の出力端に接続される回路の特性インピーダンスと等しいことを特徴とする請求項９に記載の測定システム。
前記方向性素子の入力インピーダンスが、前記方向性素子の入力端に接続される回路の特性インピーダンスと等しいことを特徴とする請求項９または請求項１０に記載の測定システム。
さらに、前記パルスにバイアスを付加するためのバイアスティを備え、
前記方向性素子がバイアスティの前段に備えられることを特徴とする請求項９または請求項１０または請求項１１のいずれかに記載の測定システム。