KR101539549B1 - 반도체 테스트 시스템의 디바이스 인터페이스 장치 - Google Patents

반도체 테스트 시스템의 디바이스 인터페이스 장치 Download PDF

Info

Publication number
KR101539549B1
KR101539549B1 KR1020150003196A KR20150003196A KR101539549B1 KR 101539549 B1 KR101539549 B1 KR 101539549B1 KR 1020150003196 A KR1020150003196 A KR 1020150003196A KR 20150003196 A KR20150003196 A KR 20150003196A KR 101539549 B1 KR101539549 B1 KR 101539549B1
Authority
KR
South Korea
Prior art keywords
current
voltage
dut
resistor
differential
Prior art date
Application number
KR1020150003196A
Other languages
English (en)
Inventor
오세경
Original Assignee
(주) 에이블리
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by (주) 에이블리 filed Critical (주) 에이블리
Priority to KR1020150003196A priority Critical patent/KR101539549B1/ko
Application granted granted Critical
Publication of KR101539549B1 publication Critical patent/KR101539549B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/31712—Input or output aspects
    • G01R31/31713—Input or output interfaces for test, e.g. test pins, buffers
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/319—Tester hardware, i.e. output processing circuits
    • G01R31/31903—Tester hardware, i.e. output processing circuits tester configuration
    • G01R31/31905—Interface with the device under test [DUT], e.g. arrangements between the test head and the DUT, mechanical aspects, fixture
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/319—Tester hardware, i.e. output processing circuits
    • G01R31/31917—Stimuli generation or application of test patterns to the device under test [DUT]
    • G01R31/31922—Timing generation or clock distribution
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/12005—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details comprising voltage or current generators
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/56—External testing equipment for static stores, e.g. automatic test equipment [ATE]; Interfaces therefor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/56—External testing equipment for static stores, e.g. automatic test equipment [ATE]; Interfaces therefor
    • G11C2029/5602—Interface to device under test

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

본 발명은 반도체 테스트 시스템에서 제공하는 전원 공급 장치(Device Power Supply; DPS)의 전류 공급 및 측정 범위를 확장시켜 주도록 한 반도체 테스트 시스템의 디바이스 인터페이스 장치에 관한 것으로, DPS와 DUT 사이에 병렬 연결되어, DPS로부터 출력되는 측정전원을 DUT로 입력함과 동시에 계측 증폭시켜 주는 전류측정용회로부; 및 전류측정용회로부에서 계측 증폭시킨 제1전원을 기 설정된 배수만큼 증폭시켜 증폭된 제2전원을 DUT로 입력하는 정전류용회로부를 포함한다.

Description

반도체 테스트 시스템의 디바이스 인터페이스 장치{Apparatus of interfacing device in semiconductor test system}
본 발명의 기술 분야는 반도체 테스트 시스템(Semiconductor Test System)의 디바이스 인터페이스 장치(Device Interfacing Apparatus)에 관한 것으로, 보다 상세하게는 반도체 테스트 시스템에서 제공하는 전원 공급 장치(Device Power Supply; DPS)의 전류 공급 및 측정 범위를 확장시켜 주도록 한 반도체 테스트 시스템의 디바이스 인터페이스 장치에 관한 것이다.
SDRAM, 램버스(Rambus) DRAM, SRAM 등과 같은 반도체 메모리를 이용한 장치에 있어서, 소자의 조립 공정 후에 내부회로의 특성이나 신뢰성을 검사하기 위해, 조립된 반도체 소자를 소켓에 장착한 후, 고가의 반도체 메모리 테스트를 위한 전문장비를 사용하여 테스트를 실시하고 있다.
한국등록특허 제10-0317207호(201.11.29. 등록)는 PC 또는 워크스테이션 또는 서버 등의 컴퓨터 장치의 주기판을 이용한 반도체 메모리의 테스트 시에 테스트할 메모리 소자에 인가되는 전압을 가변할 수 있도록 하여 메모리 소자의 실제 실장환경에서의 동작여부를 정확하게 판단할 수 있도록 한 반도체 메모리 테스트 장치에 관하여 기재되어 있다. 기재된 기술에 의하면, 반도체 메모리에 공급하여 반도체 메모리의 정상 또는 불량여부를 테스트하도록 된 반도체 메모리 테스트 장치에 있어서, 주기판의 CPU로부터 제공되는 전원제어신호에 따라 파워 서플라이의 출력전압을 소정 레인지로 조정시켜 이를 반도체 메모리로 공급하는 전원제어수단과, 전원 제어수단과 반도체 메모리 사이에 연결되어 과전류 발생 시 과전류를 클램프하는 과전류 클램프수단을 갖는 전원제어모듈과; 전원제어모듈에 주기판의 CPU로부터 출력되는 전원제어신호를 공급하기 위한 인터페이스수단을 구비하되; 전원제어모듈은 인터페이스수단을 통해, 주기판에 설치된 소켓에, 착탈 가능하도록 카드 형태로 구성되는 것을 특징으로 한다.
한국공개특허 제10-2004-0053749호(204.06.24. 공개)는 반도체 시험 장치와 피시험 반도체장치를 결합하는 인터페이스 회로에 관하여 개시하고 있는데, 각각 복수의 피시험 반도체장치에 대하여 설치되고, 그것들의 입력노드가 서로 접속되어, 각각이 반도체 시험장치의 출력신호를 대응한 피시험 반도체장치에 전달시키는 복수의 버퍼회로가 설치함으로써, 반도체 시험장치의 동일측 수를 복수 배로 증가할 수 있어 테스트 비용을 저감하며, 또한 복수의 분배경로의 각각에 버퍼를 설치하여 복수의 피시험 반도체장치에 동일한 전류 및 동일 파형의 신호를 제공할 수 있어 테스트를 정확히 수행할 수 있다.
일반적인 반도체 테스트 시스템에서 제공하는 DPS의 전류 공급 범위를 늘려주기 위해서는, 2개 이상의 DPS 채널을 병렬 연결하여 사용하거나, 외부 전원 공급 장치를 추가하여 사용해야 한다. 이때, 2개 이상의 DPS 채널을 병렬 접속하여 사용하면 DPS 채널수가 줄어들어 동시 테스트(Parallel Test) 가능 수가 줄어드는 단점이 있으며, 또한 외부 전원 공급 장치를 사용하면 전류 측정에 제약이 있다.
도 1은 일반적인 반도체 테스트 시스템에서 두 개의 전원 공급 장치(DPS) 채널로 하나의 피시험 반도체 소자(Device Under Test; DUT)를 테스트하는 구성의 예시도이다.
도 1을 참조하면, 반도체 테스트 시스템(10)은, DPS 최대 출력 전류보다 더 높은 전류를 공급하기 위해서 2개의 DPS 채널을 병렬 접속하여 사용하는데, 이때 1개 채널에서 최대 공급 전류가 800(mA)이라고 가정하면, 2개의 병렬 접속한 경우에 1.6(A)까지 공급할 수 있게 된다. 그러나 이러한 반도체 테스트 시스템(10)은 DPS 채널수가 줄어들어 동시 테스트 수가 줄어드는 단점을 가진다.
도 2는 일반적인 반도체 테스트 시스템에서 전력증폭기(Power Amplifier)를 사용하여 하나의 전원 공급 장치 채널로 하나의 피시험 반도체 소자를 테스트하는 구성의 예시도이다.
도 2를 참조하면, 반도체 테스트 시스템(20)은 하나의 DPS로 기준 전압을 발생시켜 주며, 외부 전원 공급 장치인 전력증폭기(21)를 통하여 DUT로 연결시켜 줌으로써, 전력증폭기(21)에서 DPS 최대 출력 전류보다 더 높은 전류 공급을 가능하도록 해 준다. 그러나 이러한 반도체 테스트 시스템(20)은 전류 측정이 불가능하다는 단점을 가진다.
한편, 반도체 테스트 시스템에서 DPS 또는 외부 전원 공급 장치 중에 하나를 선택하여 DUT로 연결시켜 줄 수도 있는데, 이때 전류 측정이 필요할 경우에는 DPS를 연결시켜 주며, 대전류의 공급이 필요할 경우에는 외부 전원 공급 장치를 선택하여 연결시켜 줄 수도 있다. 그러나 이러한 경우에는 대전류 모드에서는 외부 전원 공급 장치에서 모든 전류를 공급해야 하며, DPS의 전류 측정 범위 내에서만 전류 측정이 가능하다는 단점을 가진다.
한국등록특허 제10-0317207호 한국공개특허 제10-2004-0053749호
본 발명이 해결하고자 하는 기술적 과제는, 전술한 바와 같은 단점들을 해결하기 위한 것으로, 반도체 테스트 시스템에서 제공하는 전원 공급 장치(Device Power Supply; DPS)의 전류 공급 및 측정 범위를 확장시켜 주도록 한 반도체 테스트 시스템의 디바이스 인터페이스 장치를 제공하고자 하는 것이다.
상술한 과제의 해결 수단으로는, 본 발명의 한 특징에 따르면, DPS와 DUT 사이에 병렬 연결되어, DPS로부터 출력되는 측정전원을 DUT로 입력함과 동시에 계측 증폭시켜 주는 전류측정용회로부; 및 상기 전류측정용회로부에서 계측 증폭시킨 제1전원을 기 설정된 배수만큼 증폭시켜 증폭된 제2전원을 DUT로 입력하는 정전류용회로부를 포함하는 반도체 테스트 시스템의 디바이스 인터페이스 장치를 제공한다.
일 실시 예에서, 상기 전류측정용회로부는, DPS와 DUT 사이에 연결되어 계측전원을 형성시켜 주는 저항; 및 상기 저항에서 형성시킨 계측전원을 계측 증폭시켜 계측 증폭된 제1전원을 상기 정전류용회로부에 입력하는 계측증폭기를 포함하는 것을 특징으로 한다.
일 실시 예에서, 상기 계측전원은, DPS로부터 출력되는 제1전류의 크기에 상기 저항의 크기를 곱한 값을 가지는 것을 특징으로 한다.
일 실시 예에서, 상기 계측 증폭된 제1전원은, DPS로부터 출력되는 제1전류와 상기 저항의 크기를 곱한 값에 기 설정된 계수를 곱하여 구하는 것을 특징으로 한다.
일 실시 예에서, 상기 정전류용회로부는, 상기 전류측정용회로부에서 계측 증폭시킨 제1전원을 비반전단자(+)로 입력받고 차동 증폭된 제2전원을 반전단자(-)로 입력받아 대전류 증폭시켜 주는 대전류증폭기; 상기 대전류증폭기에서 대전류 증폭시킨 제2전원을 형성시켜 주는 저항; 및 상기 저항에서 형성시킨 제2전원을 차동 증폭시켜 상기 차동 증폭된 제2전원을 상기 대전류증폭기로 입력하는 차동증폭기를 포함하는 것을 특징으로 한다.
일 실시 예에서, 상기 저항에서 형성시킨 제2전원은, 상기 대전류증폭기로부터 출력되는 제2전류의 크기에 상기 저항의 크기를 곱한 값을 가지는 것을 특징으로 한다.
일 실시 예에서, 상기 차동 증폭된 제2전원은, 상기 대전류증폭기로부터 출력되는 제2전류와 상기 저항의 크기를 곱한 값에 기 설정된 계수를 곱하여 구하는 것을 특징으로 한다.
일 실시 예에서, 상기 반도체 테스트 시스템의 디바이스 인터페이스 장치는, 전류 확장 여부에 따라 스위치 온/오프시켜, 상기 전류측정용회로부를 거쳐 입력되는 측정전원과 상기 정전류용회로부로부터 입력되는 제2전원을 합쳐서 합친 제3전원을 DUT로 출력하거나, 상기 전류측정용회로부를 거쳐 입력되는 측정전원만을 제3전원으로 DUT에 출력하는 범위선택릴레이부를 더 포함하는 것을 특징으로 한다.
일 실시 예에서, 상기 범위선택릴레이부는, 온 상태인 경우에 상기 전류측정용회로부를 거쳐 입력되는 측정전원과 상기 정전류용회로부로부터 입력되는 제2전원을 합쳐서, DPS로부터 출력되는 측정전원의 크기에 확장배수만큼 곱한 전류 값을 가진 제3전원을 DUT로 출력하며, 오프 상태인 경우에 상기 전류측정용회로부를 거쳐 입력되는 측정전원만을 제3전원으로 DUT에 출력하는 것을 특징으로 한다.
일 실시 예에서, 상기 반도체 테스트 시스템의 디바이스 인터페이스 장치는, 스위치 온/오프에 따라 상기 범위선택릴레이부를 통해 스위칭되는 제3전원을 DUT로 스위칭시켜 주거나 차단시켜 주는 출력릴레이부를 더 포함하는 것을 특징으로 한다.
본 발명의 다른 한 특징에 따르면, DPS와 DUT 사이에 병렬 연결되어, DPS로부터 출력되는 제1전류를 DUT로 입력함과 동시에, 전단에 걸리는 제11전압과 후단으로 걸리는 제12전압에 대해 차동 증폭시켜 주는 차동증폭회로부; 및 상기 차동증폭회로부에서 차동 증폭된 제3전압을 기 설정된 배수만큼 증폭시켜 증폭된 제2전류로 DUT로 입력하는 대전류증폭회로부를 포함하는 반도체 테스트 시스템의 디바이스 인터페이스 장치를 제공한다.
일 실시 예에서, 상기 차동증폭회로부는, DPS와 DUT 사이에 연결되어 전단에 제11전압이 걸리도록 함과 동시에 후단에 제12전압이 걸리도록 형성시켜 주는 제1저항; 상기 제1저항의 전단에 형성되는 제11전압을 팔로우잉하는 제1버퍼; 상기 제1저항의 후단에 형성되는 제12전압을 팔로우잉하는 제2버퍼; 상기 제1버퍼에서 팔로우잉되는 제11전압을 전단에 형성시켜 주는 제2저항; 상기 제2버퍼에서 팔로우잉되는 제12전압을 전단에 형성시켜 주는 제3저항; 상기 대전류증폭회로부로부터 입력되는 제22전압을 전단에 형성시켜 주는 제4저항; 상기 차동 증폭된 제3전압을 전단에 형성시켜 주는 제5저항; 및 상기 제2저항의 전단에 형성되는 제11전압과 상기 제4저항의 전단에 형성되는 제22전압을 비반전단자(+)로 입력받고, 상기 제3저항의 전단에 형성되는 제12전압과 상기 제5저항의 전단에 형성되는 제3전압을 반전단자(-)로 입력받아 차동 증폭시켜, 상기 차동 증폭된 제3전압을 상기 대전류증폭회로부에 입력하는 계측증폭기를 구비하는 것을 특징으로 한다.
일 실시 예에서, 상기 제1전류는, 상기 제11전압과 상기 제12전압의 차이 값에 상기 제1저항의 크기를 나눈 값을 가지는 것을 특징으로 한다.
일 실시 예에서, 상기 차동 증폭된 제3전압은, 상기 제2저항의 전단에 형성되는 제11전압과 상기 제3저항의 전단에 형성되는 제12전압의 차이 값에 기 설정된 계수를 곱한 값에 상기 제4저항의 전단에 형성되는 제22전압의 크기를 더하여 구하는 것을 특징으로 한다.
일 실시 예에서, 상기 대전류증폭회로부는, 상기 차동증폭회로부에서 차동 증폭된 제3전압을 비반전단자(+)로 입력받고 출력단자를 궤환하여 제21전압을 반전단자로 입력받아, 상기 차동증폭회로부에서 차동 증폭된 제3전압을 제21전압으로 전압 팔로우잉시켜 주는 대전류증폭기; 전단에 상기 대전류증폭기에 전압 팔로우잉되는 제21전압이 걸리도록 함과 동시에 후단에 제22전압이 걸리도록 형성시켜 주는 제6저항; 및 상기 제6저항의 후단에 형성되는 제22전압을 상기 차동증폭회로부로 팔로우잉하는 제3버퍼를 구비하는 것을 특징으로 한다.
일 실시 예에서, 상기 반도체 테스트 시스템의 디바이스 인터페이스 장치는, 전류 확장 여부에 따라 스위치 온/오프시켜, 상기 차동증폭회로부를 거쳐 입력되는 제1전류와 상기 대전류증폭회로부로부터 입력되는 제2전류를 합쳐서 합친 제3전류를 DUT로 출력하거나, 상기 차동증폭회로부를 거쳐 입력되는 제1전류만을 제3전류로 DUT에 출력하는 범위선택릴레이부를 더 포함하는 것을 특징으로 한다.
일 실시 예에서, 상기 범위선택릴레이부는, 온 상태인 경우에 상기 차동증폭회로부를 거쳐 입력되는 제1전류와 상기 대전류증폭회로부로부터 입력되는 제2전류를 합쳐서, DPS로부터 출력되는 제1전류의 크기에 확장배수만큼 곱한 전류 값을 가진 제3전류를 DUT로 출력하며, 오프 상태인 경우에 상기 차동증폭회로부를 거쳐 입력되는 제1전류만을 제3전류로 DUT에 출력하는 것을 특징으로 한다.
본 발명의 효과로는, 반도체 테스트 시스템에서 제공하는 전원 공급 장치(Device Power Supply; DPS)의 전류 공급 및 측정 범위를 확장시켜 주도록 한 반도체 테스트 시스템의 디바이스 인터페이스 장치를 제공함으로써, 2개 이상의 DPS 채널을 사용할 수 있고 이런 경우에도 DPS 채널수가 감소하지 않아 동시 테스트(Parallel Test) 가능 수가 감소하지 않으며, 또한 전류 측정이 가능할 뿐만 아니라, 다양한 전류 측정 범위 내에서도 전류 측정이 가능하다는 것이다.
본 발명에 의하면, 반도체 테스트 시스템에서 제공하는 DPS의 출력에 배전류 공급회로와 병렬 접속하여 DUT로 연결시켜 줌으로써, DPS의 전류 측정 범위를 확장시킬 수 있는 효과를 가진다. 또한, 본 발명에 의하면, 반도체 테스트 시스템에서 제공하는 DPS에서 측정된 전류에 '일정배수 + 1'을 곱하면 DUT에 흐르는 전류 값을 계산할 수 있음으로써, 전류 측정이 보다 쉽게 가능한 효과도 가진다. 더욱이, 본 발명에 의하면, 반도체 테스트 시스템에서 제공하는 DPS와 EPS(Extended Power Supply; 확장된 전원 공급 장치)로 소비 전류를 분산시켜 줌으로써, 발열량 또한 분산하여 안정된 시스템을 구축할 수 있는 효과도 가진다.
도 1은 일반적인 반도체 테스트 시스템에서 두 개의 전원 공급 장치 채널로 하나의 피시험 반도체 소자를 테스트하는 구성의 예시도이다.
도 2는 일반적인 반도체 테스트 시스템에서 전력증폭기를 사용하여 하나의 전원 공급 장치 채널로 하나의 피시험 반도체 소자를 테스트하는 구성의 예시도이다.
도 3은 본 발명의 제1 실시 예에 따른 반도체 테스트 시스템의 디바이스 인터페이스 장치를 설명하는 도면이다.
도 4는 본 발명의 제2 실시 예에 따른 반도체 테스트 시스템의 디바이스 인터페이스 장치를 설명하는 도면이다.
아래에서는 첨부한 도면을 참고로 하여 본 발명의 실시 예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 구체적으로 설명한다. 그러나 본 발명에 관한 설명은 구조적 내지 기능적 설명을 위한 실시 예에 불과하므로, 본 발명의 권리범위는 본문에 설명된 실시 예에 의하여 제한되는 것으로 해석되어서는 아니 된다. 즉, 실시 예는 다양한 변경이 가능하고 여러 가지 형태를 가질 수 있으므로 본 발명의 권리범위는 기술적 사상을 실현할 수 있는 균등물들을 포함하는 것으로 이해되어야 한다. 또한, 본 발명에서 제시된 목적 또는 효과는 특정 실시예가 이를 전부 포함하여야 한다거나 그러한 효과만을 포함하여야 한다는 의미는 아니므로, 본 발명의 권리범위는 이에 의하여 제한되는 것으로 이해되어서는 아니 될 것이다.
본 발명에서 서술되는 용어의 의미는 다음과 같이 이해되어야 할 것이다.
"제1", "제2" 등의 용어는 하나의 구성요소를 다른 구성요소로부터 구별하기 위한 것으로, 이들 용어들에 의해 권리범위가 한정되어서는 아니 된다. 예를 들어, 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다. 어떤 구성요소가 다른 구성요소에 "연결되어" 있다고 언급된 때에는, 그 다른 구성요소에 직접적으로 연결될 수도 있지만, 중간에 다른 구성요소가 존재할 수도 있다고 이해되어야 할 것이다. 반면에, 어떤 구성요소가 다른 구성요소에 "직접 연결되어" 있다고 언급된 때에는 중간에 다른 구성요소가 존재하지 않는 것으로 이해되어야 할 것이다. 한편, 구성요소들 간의 관계를 설명하는 다른 표현들, 즉 "~사이에"와 "바로 ~사이에" 또는 "~에 이웃하는"과 "~에 직접 이웃하는" 등도 마찬가지로 해석되어야 한다.
단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한 복수의 표현을 포함하는 것으로 이해되어야 하고, "포함하다" 또는 "가지다" 등의 용어는 설시된 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이며, 하나 또는 그 이상의 다른 특징이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
여기서 사용되는 모든 용어들은 다르게 정의되지 않는 한, 본 발명이 속하는 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가진다. 일반적으로 사용되는 사전에 정의되어 있는 용어들은 관련 기술의 문맥상 가지는 의미와 일치하는 것으로 해석되어야 하며, 본 발명에서 명백하게 정의하지 않는 한 이상적이거나 과도하게 형식적인 의미를 지니는 것으로 해석될 수 없다.
이제 본 발명의 실시 예에 따른 반도체 테스트 시스템의 디바이스 인터페이스 장치에 대하여 도면을 참고로 하여 상세하게 설명한다.
도 3은 본 발명의 제1 실시 예에 따른 반도체 테스트 시스템의 디바이스 인터페이스 장치를 설명하는 도면이다.
도 3을 참조하면, 반도체 테스트 시스템의 디바이스 인터페이스 장치(300)는, 반도체 테스트 시스템에서 확장된 전원 공급 장치(Extended Power Supply; EPS)를 추가로 형성할 수 있는데, 이때 반도체 테스트 시스템에서 제공하는 하나의 DPS(Device Power Supply) 채널에 병렬 연결되어, 반도체 테스트 시스템의 테스트 프로그램에 의한 측정전원(예를 들어, 측정전압)을 입력받을 수 있도록 이루어진다. 여기서, 도 3에는 EPS로 반도체 테스트 시스템의 DPS 채널(하나의 출력 채널)에 연결된 상태를 예시하고 있다.
반도체 테스트 시스템의 디바이스 인터페이스 장치(300)는, 도 3에 도시된 바와 같이, 배전류 공급회로를 추가 형성시켜, DPS의 전류 측정 범위를 확장시켜 주기 위해서, DPS의 출력에 병렬 접속하여 DUT(Device Under Test)로 연결 형성될 수 있다. 이때, 반도체 테스트 시스템의 디바이스 인터페이스 장치(300)는, 전류측정용회로부(310), 정전류용회로부(320), 범위선택릴레이부(Range Select Relay)(330)를 포함한다.
전류측정용회로부(310)는, DPS와 DUT 사이에 병렬 연결되어, DPS로부터 출력되는 측정전원(예를 들어, 제1전류(I1))을 DUT로 입력해 줌과 동시에, DPS로부터 출력되는 측정전원(예를 들어, 계측전압(Vdiff))을 계측 증폭(또는, 차동 증폭)시켜 해당 계측 증폭된 제1전원(예를 들어, 제1전류(I1)(또는, 제1전압(V1)))으로 정전류용회로부(320)에 입력해 준다.
일 실시 예에서, 전류측정용회로부(310)는, 저항(Rs), 계측증폭기(Instrumentation Amplifier)(311)를 구비할 수 있다.
저항(Rs)은, DPS와 DUT 사이에 연결되어 계측전원(예를 들어, 계측전압(Vdiff)(또는, 제1전류(I1)))을 형성시켜 해당 형성된 계측전원(예를 들어, 계측전압(Vdiff)(또는, 제1전류(I1)))을 계측증폭기(311)로 입력되도록 해 준다. 여기서, 계측전압(Vdiff)의 크기는 DPS로부터 출력되는 측정전원(예를 들어, 제1전류(I1))의 크기에 저항(Rs)의 크기를 곱한 값이다.
계측증폭기(311)는, 전류 측정용 차동증폭기로서, 저항(Rs)을 통해 입력되는 계측전원(예를 들어, 계측전압(Vdiff)(또는, 제1전류(I1)))을 계측 증폭(또는, 차동 증폭)시켜 해당 계측 증폭된 제1전원(예를 들어, 제1전압(V1))으로 정전류용회로부(320)에 입력해 준다. 여기서, 제1전원(예를 들어, 제1전압(V1))의 크기는, 아래의 수학식 1과 같이, DPS로부터 출력되는 측정전원(예를 들어, 제1전류(I1))과 저항(Rs)의 크기를 곱한 값에 기 설정된 계수를 곱하여 구할 수 있다. 또한, 40은 계수(확장배수용 계수)로서 다양한 전류 측정 범위를 위해서 변경할 수도 있다.
Figure 112015002205335-pat00001
정전류용회로부(320)는, 예를 들어 EPS로서, 전류측정용회로부(310)로부터 입력되는 제1전원(예를 들어, 제1전류(I1)(또는, 제1전압(V1)))을 기 설정된 배수(예를 들어, 4배 등)만큼 증폭시켜 해당 증폭된 제2전원(예를 들어, 제2전류(I2)(또는, 제2전압(V2)))을 범위선택릴레이부(330)로 입력해 준다.
일 실시 예에서, 정전류용회로부(320)는, 대전류증폭기(High Current Amplifier)(321), 저항(Rs), 차동증폭기(322)를 구비할 수 있다.
대전류증폭기(321)는, 전원증폭기(Power Amplifier)로서, 전류측정용회로부(310)로부터 출력되는 제1전원(예를 들어, 제1전류(I1)(또는, 제1전압(V1)))을 비반전단자(+)로 입력받고, 차동증폭기(322)로부터 출력되는 제2전원(예를 들어, 제2전류(I2)(또는, 제2전압(V2)))을 반전단자(-)로 입력받아 대전류 증폭시켜, 해당 대전류 증폭된 제2전원(예를 들어, 제2전류(I2))을 저항(Rs)으로 출력해 준다.
저항(Rs)은, 대전류증폭기(321)와 범위선택릴레이부(330)(즉, DUT) 사이에 연결되어 차동전원(예를 들어, 차동전압(또는, 제2전류(I2)))을 형성시켜 해당 형성된 차동전원(예를 들어, 차동전압(또는, 제2전류(I2)))을 범위선택릴레이부(330)(즉, DUT)로 입력되도록 함과 동시에, 차동증폭기(322)로 입력(즉, 궤환)되도록 해 준다. 여기서, 차동전압의 크기는 대전류증폭기(321)로부터 출력되는 제2전원(예를 들어, 제2전류(I2))의 크기에 저항(Rs)의 크기를 곱한 값이다.
차동증폭기(322)는, 전류 측정용 차동증폭기로서, 저항(Rs)을 통해 입력되는 차동전원(예를 들어, 차동전압(또는, 제2전류(I2)))을 차동 증폭(또는, 계측 증폭)시켜 해당 차동 증폭된 제2전원(예를 들어, 제2전압(V2))을 대전류증폭기(321)로 입력(즉, 궤환)해 준다. 여기서, 제2전원(예를 들어, 제2전압(V1))의 크기는, 아래의 수학식 2와 같이, 저항(Rs)을 통해 입력되는 차동전원(예를 들어, 제2전류(I2))과 저항(Rs)의 크기를 곱한 값에 기 설정된 계수를 곱하여 구할 수 있다. 또한, 10은 계수(확장배수용 계수)로서 다양한 전류 측정 범위를 위해서 변경할 수도 있다.
Figure 112015002205335-pat00002
범위선택릴레이부(330)는, 운용자(또는, 사용자)의 전류 확장 여부에 따라 스위치 온/오프시켜, DPS로부터 출력되어 전류측정용회로부(310)를 거쳐 입력되는 측정전원(예를 들어, 제1전류(I1))과 정전류용회로부(320)로부터 입력되는 제2전원(예를 들어, 제2전류(I2))을 합쳐서 해당 합친 제3전원(예를 들어, 제3전류(I3))을 DUT로 출력해 주도록 하거나, DPS로부터 출력되어 전류측정용회로부(310)를 거쳐 입력되는 측정전원(예를 들어, 제1전류(I1))만을 제3전원(예를 들어, 제3전류(I3))으로 DUT에 출력해 주도록 한다. 여기서, 제3전원(예를 들어, 제3전류(I3))은 DUT에 필요로 하는 전류의 크기로 증폭된 전원이다.
일 실시 예에서, 범위선택릴레이부(330)가 오프 상태인 경우에는, 기존의 DSP와 동일하게, DPS에서 측정되는 전류 값과 같은 전류 값이 DUT에 흐르게 된다.
일 실시 예에서, 범위선택릴레이부(330)가 온 상태인 경우에는, DPS에서 측정되는 전류 값에 확장배수만큼 곱한 전류 값이 DUT에 흐르게 되는데, 즉 2배, 5배, 10배 등으로 다양한 전류 범위를 구현하게 된다.
일 실시 예에서, 범위선택릴레이부(330)가 온 상태인 경우에는, 예를 들어 DPS에서 측정되는 전류 값이 200(mA)일 때에 EPS에서 측정되는 전류 값은 800(mA)이 되고 DUT에서 측정되는 전류 값은 1(A)이 되는 바와 같이, DPS의 전류 범위(Current Range)보다 5배로 늘어날 수 있다. 다시 말해서, 전류측정용회로부(310)의 저항(Rs)의 크기와 정전류용회로부(320)의 저항(Rs)의 크기가 서로 동일하며, 또한 전류측정용회로부(310)로부터 출력되는 제1전압(V1)과 차동증폭기(322)로부터 출력되는 제2전압(V2)이 서로 동일할 때에, 아래의 수학식 3과 같이 정전류용회로부(320)로부터 입력되는 제2전류(I2)는 전류측정용회로부(310)를 거쳐 입력되는 제1전류(I1)의 크기보다 4배인 값을 가지게 되며, 이에 DUT로 출력되는 제3전류(I3)는 전류측정용회로부(310)를 거쳐 입력되는 제1전류(I1)의 크기보다 5배인 값을 가지게 된다.
Figure 112015002205335-pat00003
상술한 바와 같은 구성을 가진 반도체 테스트 시스템의 디바이스 인터페이스 장치(300)는, 전류측정용회로부(310) 및 정전류용회로부(320)에 의해서 반도체 테스트 시스템에서 제공하는 DPS의 전류 공급 및 측정 범위를 확장시켜 줌으로써, 2개 이상의 DPS 채널을 사용할 수 있고 이런 경우에도 DPS 채널수가 감소하지 않아 동시 테스트(Parallel Test) 가능 수가 감소하지 않으며, 또한 전류 측정이 가능할 뿐만 아니라, 다양한 전류 측정 범위 내에서도 전류 측정이 가능하도록 해 줄 수 있다.
상술한 바와 같은 구성을 가진 반도체 테스트 시스템의 디바이스 인터페이스 장치(300)는, 전류측정용회로부(310) 및 정전류용회로부(320)를 DPS의 출력과 병렬 접속하여 DUT로 연결시켜 DPS의 전류 측정 범위를 확장시킬 수 있으며, DPS에서 측정된 전류에 '일정배수 + 1'을 곱하면 DUT에 흐르는 전류 값을 계산할 수 있어 전류 측정을 보다 쉽게 할 수 있으며, DPS와 EPS로 소비 전류를 분산시켜 발열량 또한 분산하여 안정된 시스템을 구축할 수 있다.
상술한 바와 같은 구성을 가진 반도체 테스트 시스템의 디바이스 인터페이스 장치(300)는, 출력릴레이부(Output Relay)(340)를 더 포함할 수도 있다.
출력릴레이부(340)는, 스위치 온/오프에 따라 범위선택릴레이부(330)를 통해 스위칭되는 제3전원(예를 들어, 제3전류(I3))을 DUT로 스위칭시켜 주거나 차단시켜 준다.
도 4는 본 발명의 제2 실시 예에 따른 반도체 테스트 시스템의 디바이스 인터페이스 장치를 설명하는 도면이다.
도 4를 참조하면, 반도체 테스트 시스템의 디바이스 인터페이스 장치(400)는, 도 3에 도시된 바와 같은 두 개의 전류 측정용 차동증폭기(311, 322)를 하나로 줄여 구현하는데, 차동증폭회로부(410), 대전류증폭회로부(420), 범위선택릴레이부(430)를 포함한다.
차동증폭회로부(410)는, DPS와 DUT 사이에 병렬 연결되어, DPS로부터 출력되는 측정전원(예를 들어, 제1전류(I1))을 DUT로 입력해 줌과 동시에, 전단에 걸리는 제11전압(V11)과 후단으로 걸리는 제12전압(V12)에 대해서 차동 증폭(또는, 계측 증폭)시켜 해당 차동 증폭된 제3전압(V3))을 대전류증폭회로부(420)에 입력해 준다.
일 실시 예에서, 차동증폭회로부(410)는, 제1저항(R1), 제1버퍼(411), 제2버퍼(412), 제2저항(R2), 제3저항(R3), 계측증폭기(413), 제4저항(R4), 제5저항(R5)을 구비할 수 있다.
제1저항(R1)은, DPS와 DUT 사이에 연결되어, 전단에 제11전압(V11)이 걸리도록 함과 동시에 후단에 제12전압(V12)이 걸리도록 형성시켜, 해당 형성된 제11전압(V11)을 제1버퍼(411)로 입력되도록 함과 동시에, 해당 형성된 제12전압(V12)을 제2버퍼(412)로 입력되도록 해 준다. 여기서, 전단에 걸리는 제11전압(V11)과 후단에 걸리는 제12전압(V12)의 차이 값은, 아래의 수학식 4와 같이, DPS로부터 출력되는 측정전원(예를 들어, 제1전류(I1))의 크기에 제1저항(R1)의 크기를 곱한 값이다. 즉, DPS로부터 출력되는 측정전원(예를 들어, 제1전류(I1))의 크기는, 전단에 걸리는 제11전압(V11)과 후단에 걸리는 제12전압(V12)의 차이 값에 제1저항(R1)의 크기를 나눈 값이 된다.
Figure 112015002205335-pat00004
제1버퍼(411)는, 측정 오차를 방지하기 위한 전압 팔로우어(Voltage Follower)로서, 제1저항(R1)의 전단에 형성되는 제11전압(V11)을 제11'전압(V11')으로 제2저항(R2)에 입력(팔로우잉)해 준다. 여기서, 제11전압(V11)의 크기는 제11'전압(V11')의 크기와 동일한 값을 가진다.
제2버퍼(412)는, 측정 오차를 방지하기 위한 전압 팔로우어로서, 제1저항(R1)의 후단에 형성되는 제12전압(V12)을 제12'전압(V12')으로 제3저항(R3)에 입력(팔로우잉)해 준다. 여기서, 제12전압(V12)의 크기는 제12'전압(V12')의 크기와 동일한 값을 가진다.
제2저항(R2)은, 제1버퍼(411)와 계측증폭기(413)(비반전단자(+)) 사이에 연결되어 제1버퍼(411)로부터 입력되는 제11'전압(V11')을 전단에 형성시켜, 해당 형성된 제11'전압(V11')을 계측증폭기(413)(비반전단자(+))로 입력되도록 해 준다.
제3저항(R3)은, 제2버퍼(412)와 계측증폭기(413)(반전단자(-)) 사이에 연결되어 제2버퍼(412)로부터 입력되는 제12'전압(V12')을 전단에 형성시켜, 해당 형성된 제12'전압(V12')을 계측증폭기(413)(반전단자(-))로 입력되도록 해 준다. 여기서, 제3저항(R3)의 크기는 제2저항(R2)의 크기와 동일한 값을 가진다.
계측증폭기(413)는, 전류 측정용 차동증폭기로서, 제2저항(R2)의 전단에 형성되는 제11'전압(V11')과 제4저항(R4)의 전단에 형성되는 제22'전압(V22')을 비반전단자(+)로 입력받고, 제3저항(R3)의 전단에 형성되는 제12'전압(V12')과 제5저항(R5)의 전단에 형성되는 제3전압(V3)을 반전단자(-)로 입력받아 차동 증폭(즉, 계측 증폭)시켜, 해당 차동 증폭된 제3전압(V3)을 대전류증폭회로부(420)에 입력해 준다. 여기서, 제3전압(V3))의 크기는, 아래의 수학식 5와 같이, 제2저항(R2)의 전단에 형성되는 제11'전압(V11')과 제3저항(R3)의 전단에 형성되는 제12'전압(V12')의 차이 값에 기 설정된 계수를 곱한 값에 제4저항(R4)의 전단에 형성되는 제22'전압(V22')의 크기를 더하여 구할 수 있다. 또한, 4는 계수(확장배수용 계수)로서 다양한 전류 측정 범위를 위해서 변경할 수도 있다.
Figure 112015002205335-pat00005
제4저항(R4)은, 계측증폭기(413)(비반전단자(+))와 대전류증폭회로부(420)(제3버퍼(422)의 출력단자) 사이에 연결되어 대전류증폭회로부(420)(제3버퍼(422))로부터 입력되는 제22'전압(V22')을 전단에 형성시켜, 해당 형성된 제22'전압(V22')을 계측증폭기(413)(비반전단자(+))로 입력되도록 해 준다.
제5저항(R5)은, 계측증폭기(413)의 출력단자와 계측증폭기(413)의 반전단자(-) 사이에 연결되어 계측증폭기(413)의 출력단자로부터 출력되는 제3전압(V3)을 전단에 형성시켜, 해당 형성된 제3전압(V3)을 계측증폭기(413)의 반전단자(-)로 입력되도록 해 준다. 여기서, 제5저항(R5)의 크기는 제4저항(R4)의 크기와 동일한 값을 가지며, 제2저항(R2)의 크기보다 기 설정된 계수(확장배수용 계수) 배만큼 큰 값을 가진다.
대전류증폭회로부(420)는, 차동증폭회로부(410)로부터 제3전압(V3)을 입력받아 기 설정된 배수(예를 들어, 4배 등)만큼 증폭시켜 해당 증폭된 제2전류(I2)로 범위선택릴레이부(430)로 입력해 준다.
일 실시 예에서, 대전류증폭회로부(420)는, 대전류증폭기(421), 제6저항(R6), 제3버퍼(422)를 구비할 수 있다.
대전류증폭기(421)는, 차동증폭회로부(410)로부터 출력되는 제3전압(V3)))을 비반전단자(+)로 입력받음과 동시에, 출력단자를 궤환하여 출력전압(제21전압(V21))을 그대로 반전단자(-)로 입력받도록 형성시켜, 차동증폭회로부(410)로부터 출력되는 제3전압(V3)))을 전압 팔로우잉시켜 해당 전압 팔로우잉된 제21전압(V21)을 제6저항(R6)으로 출력해 준다. 여기서, 제21전압(V21)의 크기는 제3전압(V3))의 크기와 동일한 값을 가진다.
제6저항(R6)은, 대전류증폭기(421)와 범위선택릴레이부(430)(즉, DUT) 사이에 연결되어 전단에 대전류증폭기(421)로 출력되는 제21전압(V21)이 걸리도록 함과 동시에 후단에 제22전압(V22)이 걸리도록 형성시켜, 해당 형성된 제22전압(V22)을 제3버퍼(422)와 범위선택릴레이부(430)(즉, DUT)로 입력되도록 해 준다. 여기서, 제6저항(R6)의 크기는 제1저항(R1)의 크기와 동일한 값을 가진다. 또한, 전단에 걸리는 제21전압(V21)과 후단에 걸리는 제22전압(V22)의 차이 값은, 아래의 수학식 6과 같이, 범위선택릴레이부(430)로 출력되는 제2전류(I2)의 크기에 제6저항(R6)의 크기를 곱한 값이다. 즉, 범위선택릴레이부(430)로 출력되는 제2전류(I2)의 크기는, 전단에 걸리는 제21전압(V21)과 후단에 걸리는 제22전압(V22)의 차이 값에 제6저항(R6)의 크기를 나눈 값이 된다.
Figure 112015002205335-pat00006
제3버퍼(422)는, 측정 오차를 방지하기 위한 전압 팔로우어로서, 제6저항(R6)의 후단에 형성되는 제22전압(V22)을 제22'전압(V22')으로 차동증폭회로부(410)(제4저항(R4))에 입력(팔로우잉)해 준다. 여기서, 제22전압(V22)의 크기는 제22'전압(V22')의 크기와 동일한 값을 가진다.
범위선택릴레이부(430)는, 운용자(또는, 사용자)의 전류 확장 여부에 따라 스위치 온/오프시켜, DPS로부터 출력되어 차동증폭회로부(410)를 거쳐 입력되는 측정전원(예를 들어, 제1전류(I1))과 대전류증폭회로부(420)로부터 입력되는 제2전원(예를 들어, 제2전류(I2))을 합쳐서 해당 합친 제3전원(예를 들어, 제3전류(I3))을 DUT로 출력해 주도록 하거나, DPS로부터 출력되어 차동증폭회로부(410)를 거쳐 입력되는 측정전원(예를 들어, 제1전류(I1))만을 제3전원(예를 들어, 제3전류(I3))으로 DUT에 출력해 주도록 한다. 여기서, 제3전원(예를 들어, 제3전류(I3))은 DUT에 필요로 하는 전류의 크기로 증폭된 전원이다.
일 실시 예에서, 범위선택릴레이부(430)가 오프 상태인 경우에는, 기존의 DSP와 동일하게, DPS에서 측정되는 전류 값과 같은 전류 값이 DUT에 흐르게 된다.
일 실시 예에서, 범위선택릴레이부(430)가 온 상태인 경우에는, DPS에서 측정되는 전류 값에 확장배수만큼 곱한 전류 값이 DUT에 흐르게 되는데, 즉 2배, 5배, 10배 등으로 다양한 전류 범위를 구현하게 된다.
일 실시 예에서, 범위선택릴레이부(430)가 온 상태인 경우에는, 예를 들어 DPS에서 측정되는 전류 값이 200(mA)일 때에 EPS에서 측정되는 전류 값은 800(mA)이 되고 DUT에서 측정되는 전류 값은 1(A)이 되는 바와 같이, DPS의 전류 범위보다 5배로 늘어날 수 있다. 다시 말해서, 차동증폭회로부(410)의 제1저항(R1)의 크기와 대전류증폭회로부(420)의 제6저항(R6)의 크기가 서로 동일하며, 또한 차동증폭회로부(410)로부터 출력되는 제3전압(V3)과 대전류증폭기(421)로 출력되는 제21전압(V21)이 서로 동일할 때에, 아래의 수학식 7과 같이 대전류증폭회로부(420)로부터 입력되는 제2전류(I2)는 차동증폭회로부(410)를 거쳐 입력되는 제1전류(I1)의 크기보다 4배인 값을 가지게 되며, 이에 DUT로 출력되는 제3전류(I3)는 차동증폭회로부(410)를 거쳐 입력되는 제1전류(I1)의 크기보다 5배인 값을 가지게 된다.
Figure 112015002205335-pat00007
이상, 본 발명의 실시 예는 상술한 장치 및/또는 운용방법을 통해서만 구현이 되는 것은 아니며, 본 발명의 실시 예의 구성에 대응하는 기능을 실현하기 위한 프로그램, 그 프로그램이 기록된 기록 매체 등을 통해 구현될 수도 있으며, 이러한 구현은 앞서 설명한 실시 예의 기재로부터 본 발명이 속하는 기술 분야의 전문가라면 쉽게 구현할 수 있는 것이다. 이상에서 본 발명의 실시 예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.
300, 400 : 반도체 테스트 시스템의 디바이스 인터페이스 장치
310 : 전류측정용회로부
Rs, R1 ~ R6 : 저항
311, 413 : 계측증폭기
320 : 정전류용회로부
321, 421 : 대전류증폭기
322 : 차동증폭기
330, 430 : 범위선택릴레이부
340 : 출력릴레이부
410 : 차동증폭회로부
411, 412, 422 : 버퍼
420 : 대전류증폭회로부

Claims (10)

  1. DPS와 DUT 사이에 병렬 연결되어, DPS로부터 출력되는 측정전원을 DUT로 입력함과 동시에 계측 증폭시켜 주는 전류측정용회로부; 및 상기 전류측정용회로부에서 계측 증폭시킨 제1전원을 기 설정된 배수만큼 증폭시켜 증폭된 제2전원을 DUT로 입력하는 정전류용회로부를 포함하는 반도체 테스트 시스템의 디바이스 인터페이스 장치에 있어서,
    상기 디바이스 인터페이스 장치는 상기 전류측정용회로부 및 상기 정전류용회로부를 DPS의 출력과 병렬 접속하여 DUT로 연결시켜, DPS에서 측정된 전류에 일정배수를 곱하여 DUT에 흐르는 전류 값을 계산하도록 하는 것을 특징으로 하는 반도체 테스트 시스템의 디바이스 인터페이스 장치
  2. 제1항에 있어서, 상기 전류측정용회로부는,
    DPS와 DUT 사이에 연결되어 계측전원을 형성시켜 주는 저항; 및
    상기 저항에서 형성시킨 계측전원을 계측 증폭시켜 계측 증폭된 제1전원을 상기 정전류용회로부에 입력하는 계측증폭기를 포함하는 것을 특징으로 하는 반도체 테스트 시스템의 디바이스 인터페이스 장치.
  3. 제1항에 있어서, 상기 정전류용회로부는,
    상기 전류측정용회로부에서 계측 증폭시킨 제1전원을 비반전단자(+)로 입력받고 차동 증폭된 제2전원을 반전단자(-)로 입력받아 대전류 증폭시켜 주는 대전류증폭기;
    상기 대전류증폭기에서 대전류 증폭시킨 제2전원을 형성시켜 주는 저항; 및
    상기 저항에서 형성시킨 제2전원을 차동 증폭시켜 상기 차동 증폭된 제2전원을 상기 대전류증폭기로 입력하는 차동증폭기를 포함하는 것을 특징으로 하는 반도체 테스트 시스템의 디바이스 인터페이스 장치.
  4. 제1항에 있어서,
    전류 확장 여부에 따라 스위치 온/오프시켜, 상기 전류측정용회로부를 거쳐 입력되는 측정전원과 상기 정전류용회로부로부터 입력되는 제2전원을 합쳐서 합친 제3전원을 DUT로 출력하거나, 상기 전류측정용회로부를 거쳐 입력되는 측정전원만을 제3전원으로 DUT에 출력하는 범위선택릴레이부를 더 포함하는 것을 특징으로 하는 반도체 테스트 시스템의 디바이스 인터페이스 장치.
  5. 제4항에 있어서, 상기 범위선택릴레이부는,
    온 상태인 경우에 상기 전류측정용회로부를 거쳐 입력되는 측정전원과 상기 정전류용회로부로부터 입력되는 제2전원을 합쳐서, DPS로부터 출력되는 측정전원의 크기에 확장배수만큼 곱한 전류 값을 가진 제3전원을 DUT로 출력하며, 오프 상태인 경우에 상기 전류측정용회로부를 거쳐 입력되는 측정전원만을 제3전원으로 DUT에 출력하는 것을 특징으로 하는 반도체 테스트 시스템의 디바이스 인터페이스 장치.
  6. DPS와 DUT 사이에 병렬 연결되어, DPS로부터 출력되는 제1전류를 DUT로 입력함과 동시에, 전단에 걸리는 제11전압과 후단으로 걸리는 제12전압에 대해 차동 증폭시켜 주는 차동증폭회로부; 및 상기 차동증폭회로부에서 차동 증폭된 제3전압을 기 설정된 배수만큼 증폭시켜 증폭된 제2전류로 DUT로 입력하는 대전류증폭회로부를 포함하는 반도체 테스트 시스템의 디바이스 인터페이스 장치에 있어서,
    상기 디바이스 인터페이스 장치는 상기 차동증폭회로부 및 상기 대전류증폭회로부를 DPS의 출력과 병렬 접속하여 DUT로 연결시켜, DPS에서 측정된 전류에 일정배수를 곱하여 DUT에 흐르는 전류 값을 계산하도록 하는 것을 특징으로 하는 반도체 테스트 시스템의 디바이스 인터페이스 장치.
  7. 제6항에 있어서, 상기 차동증폭회로부는,
    DPS와 DUT 사이에 연결되어 전단에 제11전압이 걸리도록 함과 동시에 후단에 제12전압이 걸리도록 형성시켜 주는 제1저항;
    상기 제1저항의 전단에 형성되는 제11전압을 팔로우잉하는 제1버퍼;
    상기 제1저항의 후단에 형성되는 제12전압을 팔로우잉하는 제2버퍼;
    상기 제1버퍼에서 팔로우잉되는 제11전압을 전단에 형성시켜 주는 제2저항;
    상기 제2버퍼에서 팔로우잉되는 제12전압을 전단에 형성시켜 주는 제3저항;
    상기 대전류증폭회로부로부터 입력되는 제22전압을 전단에 형성시켜 주는 제4저항;
    상기 차동 증폭된 제3전압을 전단에 형성시켜 주는 제5저항; 및
    상기 제2저항의 전단에 형성되는 제11전압과 상기 제4저항의 전단에 형성되는 제22전압을 비반전단자(+)로 입력받고, 상기 제3저항의 전단에 형성되는 제12전압과 상기 제5저항의 전단에 형성되는 제3전압을 반전단자(-)로 입력받아 차동 증폭시켜, 상기 차동 증폭된 제3전압을 상기 대전류증폭회로부에 입력하는 계측증폭기를 구비하는 것을 특징으로 하는 반도체 테스트 시스템의 디바이스 인터페이스 장치.
  8. 제6항에 있어서, 상기 대전류증폭회로부는,
    상기 차동증폭회로부에서 차동 증폭된 제3전압을 비반전단자(+)로 입력받고 출력단자를 궤환하여 제21전압을 반전단자로 입력받아, 상기 차동증폭회로부에서 차동 증폭된 제3전압을 제21전압으로 전압 팔로우잉시켜 주는 대전류증폭기;
    전단에 상기 대전류증폭기에 전압 팔로우잉되는 제21전압이 걸리도록 함과 동시에 후단에 제22전압이 걸리도록 형성시켜 주는 제6저항; 및
    상기 제6저항의 후단에 형성되는 제22전압을 상기 차동증폭회로부로 팔로우잉하는 제3버퍼를 구비하는 것을 특징으로 하는 반도체 테스트 시스템의 디바이스 인터페이스 장치.
  9. 제6항에 있어서,
    전류 확장 여부에 따라 스위치 온/오프시켜, 상기 차동증폭회로부를 거쳐 입력되는 제1전류와 상기 대전류증폭회로부로부터 입력되는 제2전류를 합쳐서 합친 제3전류를 DUT로 출력하거나, 상기 차동증폭회로부를 거쳐 입력되는 제1전류만을 제3전류로 DUT에 출력하는 범위선택릴레이부를 더 포함하는 것을 특징으로 하는 반도체 테스트 시스템의 디바이스 인터페이스 장치.
  10. 제9항에 있어서, 상기 범위선택릴레이부는,
    온 상태인 경우에 상기 차동증폭회로부를 거쳐 입력되는 제1전류와 상기 대전류증폭회로부로부터 입력되는 제2전류를 합쳐서, DPS로부터 출력되는 제1전류의 크기에 확장배수만큼 곱한 전류 값을 가진 제3전류를 DUT로 출력하며, 오프 상태인 경우에 상기 차동증폭회로부를 거쳐 입력되는 제1전류만을 제3전류로 DUT에 출력하는 것을 특징으로 하는 반도체 테스트 시스템의 디바이스 인터페이스 장치.
KR1020150003196A 2015-01-09 2015-01-09 반도체 테스트 시스템의 디바이스 인터페이스 장치 KR101539549B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020150003196A KR101539549B1 (ko) 2015-01-09 2015-01-09 반도체 테스트 시스템의 디바이스 인터페이스 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150003196A KR101539549B1 (ko) 2015-01-09 2015-01-09 반도체 테스트 시스템의 디바이스 인터페이스 장치

Publications (1)

Publication Number Publication Date
KR101539549B1 true KR101539549B1 (ko) 2015-08-07

Family

ID=53886601

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150003196A KR101539549B1 (ko) 2015-01-09 2015-01-09 반도체 테스트 시스템의 디바이스 인터페이스 장치

Country Status (1)

Country Link
KR (1) KR101539549B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109459600A (zh) * 2018-12-25 2019-03-12 北京华峰测控技术股份有限公司 一种浮动宽范围电压测量电路
KR102143839B1 (ko) 2020-05-22 2020-08-12 (주)에이블리 반도체검사장비에서의 전원 보호 인식 시스템 및 방법

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101306283B1 (ko) * 2013-05-08 2013-09-09 (주) 에이블리 반도체 테스트 시스템의 전원공급장치
WO2014036030A1 (en) 2012-08-27 2014-03-06 Advantest Corporation System and method of protecting probes by using an intelligent current sensing switch

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014036030A1 (en) 2012-08-27 2014-03-06 Advantest Corporation System and method of protecting probes by using an intelligent current sensing switch
KR101306283B1 (ko) * 2013-05-08 2013-09-09 (주) 에이블리 반도체 테스트 시스템의 전원공급장치

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109459600A (zh) * 2018-12-25 2019-03-12 北京华峰测控技术股份有限公司 一种浮动宽范围电压测量电路
CN109459600B (zh) * 2018-12-25 2024-04-30 北京华峰测控技术股份有限公司 一种浮动宽范围电压测量电路
KR102143839B1 (ko) 2020-05-22 2020-08-12 (주)에이블리 반도체검사장비에서의 전원 보호 인식 시스템 및 방법

Similar Documents

Publication Publication Date Title
KR100421277B1 (ko) Rf신호자동테스트장치용아키텍쳐
KR101306283B1 (ko) 반도체 테스트 시스템의 전원공급장치
US10060968B2 (en) Combining current sourced by channels of automatic test equipment
US20130038340A1 (en) Measuring apparatus and measuring method
US7482829B2 (en) Electric power applying circuit and test apparatus
KR101539549B1 (ko) 반도체 테스트 시스템의 디바이스 인터페이스 장치
US20090273338A1 (en) Active autoranging current sensing circuit
TWI333552B (en) Measurement circuit with improved accuracy
JP2007040771A (ja) ノイズ測定用半導体装置
US6696845B2 (en) Noise evaluation circuit for IC tester
KR102136612B1 (ko) 프로브 카드 모듈
JP5500333B2 (ja) 直流試験装置及び半導体試験装置
JP2012013446A (ja) ピンエレクトロニクス回路およびそれを用いた試験装置
JP7001680B2 (ja) 被試験装置を保護する制限回路を含むシステム
US20220334144A1 (en) Multi-mode measurement probe
TWI394957B (zh) 積體電路晶片之耗電量測系統
JP2009033726A (ja) バッファ回路、増幅回路、および、試験装置
KR101769341B1 (ko) 소스계측장치
CN100529782C (zh) 并行源/捕获结构
KR102143839B1 (ko) 반도체검사장비에서의 전원 보호 인식 시스템 및 방법
CN211375012U (zh) 一种输入电流的测试设备及服务器
WO2009081522A1 (ja) 試験装置および測定装置
CN110470931B (zh) 一种运算放大器辐射敏感参数的测量方法
KR102663698B1 (ko) 능동형 전류 보상 장치의 품질 검사 시스템
CA3221623A1 (en) Circuit topologies for wide dynamic range current measurement

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20180516

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20190722

Year of fee payment: 5