KR101769341B1 - 소스계측장치 - Google Patents

소스계측장치 Download PDF

Info

Publication number
KR101769341B1
KR101769341B1 KR1020160038027A KR20160038027A KR101769341B1 KR 101769341 B1 KR101769341 B1 KR 101769341B1 KR 1020160038027 A KR1020160038027 A KR 1020160038027A KR 20160038027 A KR20160038027 A KR 20160038027A KR 101769341 B1 KR101769341 B1 KR 101769341B1
Authority
KR
South Korea
Prior art keywords
voltage
current
boost
transistor
power
Prior art date
Application number
KR1020160038027A
Other languages
English (en)
Inventor
송성용
Original Assignee
주식회사 포릭스
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 포릭스 filed Critical 주식회사 포릭스
Priority to KR1020160038027A priority Critical patent/KR101769341B1/ko
Application granted granted Critical
Publication of KR101769341B1 publication Critical patent/KR101769341B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2853—Electrical testing of internal connections or -isolation, e.g. latch-up or chip-to-lead connections
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G01R31/2601—Apparatus or methods therefor
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/20—Modifications of basic electric elements for use in electric measuring instruments; Structural combinations of such elements with such instruments
    • G01R1/203—Resistors used for electric measuring, e.g. decade resistors standards, resistors for comparators, series resistors, shunts
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
    • G01R19/0023—Measuring currents or voltages from sources with high internal resistance by means of measuring circuits with high input impedance, e.g. OP-amplifiers
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G01R31/2607—Circuits therefor

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Engineering & Computer Science (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)

Abstract

장치의 크기를 줄일 수 있고, 높은 전원에서도 동작 가능한 소스계측장치가 개시된다. 이는 소스계측장치의 부스트에 다수의 전원입력단자를 구비함으로써 피시험 장치 각각의 사양에 맞춰 전원을 사용할 수 있으며, 부스트의 전체 사양을 낮출 수 있기 때문에 방열판의 크기를 감소시켜 소스계측장치의 크기를 줄일 수 있다. 또한, 부스트에 트랜지스터와 제너다이오드를 사용하여 피시험 장치에 인가하고자하는 전압에 따라 각각의 연산증폭기에 전원을 가변하여 인가할 수 있기 때문에, 고가의 연산증폭기를 사용하지 않아도 높은 전원에서 동작되는 소스계측장치의 설계가 가능하다.

Description

소스계측장치{Source Measurement Unit}
본 발명은 소스계측장치(SMU)에 관한 것으로, 더욱 상세하게는 장치의 크기를 줄일 수 있고, 높은 전원에서도 동작 가능한 소스계측장치에 관한 것이다.
메모리 칩이나 마이크로프로세서와 같은 반도체 디바이스에 대한 상업적 수요가 증가함에 따라, 이들 디바이스를 테스트하는 것이 디바이스 제조자들에게 중요해 지고 있다. 고객들에게 선적하기 전에 반도체 디바이스를 테스트함으로써, 결함이 있거나, 저성능 디바이스를 검출하고 제거할 수 있다. 이러한 테스트를 수행하기 위해 소스계측장치(Source Measurement Unit, SMU)와 같은 반도체 디바이스 테스터는 생산된 반도체 디바이스의 성능을 특성화하고 검증하기 위해 사용된다.
일예로, 소스계측장치는 계측하고자 하는 피시험 장치(DUT)에 전압을 인가하여 이에 대한 전류를 측정하거나, 피시험 장치에 전류를 인가하여 전압을 측정함으로써 소자의 불량 유무를 판단할 수 있다.
이러한 소스계측장치에 있어서 하나의 보드에 많은 채널의 소스계측장치를 구현하는 것이 장치를 구현함에 있어 핵심 경쟁요소라 할 수 있다. 따라서, 소스계측장치의 전압 또는 전류 용량을 결정짓는 부스트의 크기를 감소시킬 수 있으면 많은 채널의 소스계측장치를 하나의 보드에 구현 할 수 있다.
도 1은 종래의 소스계측장치의 부스트를 설명하기 위한 도면이다.
도 1을 참조하면, 종래의 소스계측장치(100)의 부스트(Boost)(110)는 단일의 전원입력단자(+V, -V)를 구비하고, 피시험 장치(10)와 직렬로 연결된 전류조절저항(120)과 연결된다. 여기서 부스트(110)는 피시험 장치(10)에 따라 최대의 전력을 출력할 수 있도록 설계되어야 한다.
일예로써, 소스계측장치(100)가 피시험 장치(10)에 100V에서 200mA까지 전류를 인가, 30V에서 1A까지 전류를 인가하거나 또는 10V에서 2A까지 전류를 인가하기 위한 사양에서 테스트를 실시할 경우 부스트는 최대 사양인 100V에서 2A까지 인가할 수 있는 사양에 맞춰 설계되어야 한다. 즉, 종래의 소스계측장치(100)의 부스트(110)는 단일의 전원입력단자(V+, V-)를 구비하고 있기 때문에 최대 사양인 200W에서 동작할 수 있는 사양으로 설계되어야 하며, 이에 따라 발생되는 열을 방열하기 위한 방열판의 크기도 커질 수밖에 없다. 따라서, 하나의 보드에 구현할 수 있는 소스계측장치(100)의 채널수가 감소되고, 방열판을 제작하기 위해 비용이 증가되는 단점이 야기된다.
또한, 피시험 장치(10)에 높은 전압을 인가하기 위한 소스계측장치(100)를 설계하려면 전류와 전압을 감지하는 연산증폭기가 높은 전원에서 동작해야 한다. 하지만 높은 전원에서 동작하는 연산증폭기는 고가이며, 성능이 제한적이기 때문에 비용을 절감하면서 고품질의 소스계측장치(100)를 설계하는데 무리가 있다.
한국특허공개 10-2014-0099423
본 발명은 상술한 종래 기술의 문제점을 해결하기 위한 것이다. 즉, 부스트에 다수의 전원입력단자를 구비하여 선택적으로 전원을 인가함으로써 부스트와 방열판의 크기를 줄일 수 있고, 적은 비용으로도 높은 전원에서 연산증폭기가 동작할 수 있는 소스계측장치를 제공하는데 있다.
상술한 과제를 해결하기 위한 본 발명은 피시험 장치에 전압을 인가하여 전류를 측정하는 전류측정부; 상기 피시험 장치에 전류를 인가하여 전압을 측정하는 전압측정부; 및 상기 피시험 장치에 인가되는 전류 또는 전압의 용량을 증가시키기 위한 부스트를 포함하고, 상기 부스트는 상기 피시험 장치에 인가되는 전원을 선택하여 연결하기 위한 전원입력부를 포함한다.
전원입력부는, 상기 피시험 장치에 인가되는 전원 사양에 맞게 입력전원이 인가될 수 있도록 배치된 다수의 전원입력단자; 상기 다수의 전원입력단자중 어느 하나를 선택하여 연결하는 전원선택스위치를 포함할 수 있다.
상기 전원입력부는 적어도 두 개 이상의 전원입력단자를 포함할 수 있다.
상기 부스트는, 상기 전원입력부의 양의 입력단자에 연결된 제1 트랜지스터; 상기 전원입력부의 음의 입력단자에 연결된 제2 트랜지스터; 상기 피시험 장치에 인가되는 전압에 따라 상기 제1 트랜지스터를 동작시키는 제1 바이어스저항; 상기 피시험 장치에 인가되는 전압에 따라 상기 제2 트랜지스터를 동작시키는 제2 바이어스저항; 상기 제1 트랜지스터에 연결되고, 출력단자의 전압차를 결정하는 제1 제너다이오드; 및 상기 제2 트랜지스터에 연결되고, 출력단자의 전압차를 결정하는 제2 제너다이오드를 포함할 수 있다.
상기 제1 트랜지스터는 PNP 바이폴라 트랜지스터이고, 상기 제2 트랜지스터는 NPN 바이폴라 트랜지스터일 수 있다.
상기 전류측정부는, 상기 부스트와 상기 피시험 장치 사이에 연결되며, 상기 피시험 장치에 인가되는 전류의 범위를 조절하는 전류조절저항; 상기 전류조절저항에 흐르는 전류를 감지하는 제1 연산증폭기; 및 상기 제1 연산증폭기의 출력신호를 상기 부스트로 피드백 하도록 하는 제1 궤환저항을 포함할 수 있다.
상기 전압측정부는, 상기 피시험 장치에 인가된 전압을 감지하여 상기 전압을 측정하는 제2 연산증폭기; 및 상기 제2 연산증폭기의 출력신호를 상기 부스트로 피드백 하도록 하는 제2 궤환저항을 포함할 수 있다.
상기 피시험 장치의 이상 발생시 계측장치의 회로를 보호하기 위한 클램프검출기를 더 포함할 수 있다.
상기 전류측정부 또는 상기 전압측정부에서 피드백 되는 출력신호를 수신하고, 상기 수신된 출력신호를 증폭한 후 상기 부스트로 출력하는 널앰프(null AMP)를 더 포함할 수 있다.
상술한 본 발명에 따르면, 부스트는 다수의 전원입력단자를 구비함으로써 피시험 장치 각각의 사양에 맞춰 전원을 선택하여 사용할 수 있으며, 부스트의 전원 사양을 낮출 수 있기 때문에 방열판의 크기를 감소시켜 소스계측장치의 크기를 줄일 수 있다. 따라서, 하나의 보드에 많은 채널의 소스계측장치 구현이 가능하며, 장치 제작에 소요되는 비용을 절감할 수 있다.
또한, 부스트에 트랜지스터와 제너다이오드를 사용하여 피시험 장치에 인가하고자하는 전압에 따라 각각의 연산증폭기에 전원을 가변하여 인가할 수 있기 때문에, 고가의 연산증폭기를 사용하지 않아도 높은 전원에서 동작되는 소스계측장치의 설계가 가능하다.
본 발명의 기술적 효과들은 이상에서 언급한 것들로 제한되지 않으며, 언급되지 않은 또 다른 기술적 효과들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
도 1은 종래의 소스계측장치의 부스트를 설명하기 위한 회도도이다.
도 2는 본 발명의 소스계측장치를 설명하기 위한 블록도이다.
도 3은 본 발명에 따른 부스트의 전원입력부를 설명하기 위한 회로도이다.
도 4는 본 발명에 따른 부스트의 내부 회로를 설명하기 위한 회로도이다.
본 발명은 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 본문에 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. 각 도면을 설명하면서 유사한 참조부호를 유사한 구성요소에 대해 사용하였다.
다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가지고 있다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥 상 가지는 의미와 일치하는 의미를 가지는 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.
이하, 본 발명에 따른 실시 예들을 첨부도면을 참조하여 상세히 설명하기로 하며, 첨부 도면을 참조하여 설명함에 있어, 동일하거나 대응하는 구성 요소는 동일한 도면번호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.
도 2는 본 발명의 소스계측장치를 설명하기 위한 블록도이다.
도 2를 참조하면, 본 발명에 따른 소스계측장치는 피시험 장치(10)에 전압을 인가하여 전류를 측정하는 전류측정부(210), 피시험 장치(10)에 전류를 인가하여 전압을 측정하는 전압측정부(220) 및 피시험 장치(10)에 인가되는 전류 또는 전압의 용량을 증가시키기 위한 부스트(230)를 포함한다.
전류측정부(210)는 전류조절저항(211), 제1 연산증폭기(212) 및 제1 궤환저항(213)을 포함할 수 있다.
전류조절저항(211)은 후술할 부스트(230)의 출력경로와 피시험 장치(10) 사이에 연결되며, 피시험 장치(10)에 인가되는 전류의 범위를 조절하는 기능을 수행한다.
제1 연산증폭기(212)는 반전 입력단자와 비반전 입력단자가 전류조절저항(211) 양단에 각각 연결될 수 있으며, 전류측정모드에서 전류조절저항(211)에 흐르는 전류를 감지하여 감지된 전류를 출력하는 전류감지앰프(Current Sense AMP)일 수 있다. 또한, 제1 연산증폭기(212)에서 출력된 전류는 제1 연산증폭기(212)의 출력단에 연결된 제1 궤환저항(213)에 의해 피드백 될 수 있다.
전압측정부(220)는 제2 연산증폭기(221) 및 제2 궤환저항(222)을 포함할 수 있다.
제2 연산증폭기(221)는 비반전 입력단자가 센스경로(11)를 통해 피시험 장치(10) 앞단의 포인트(13)와 연결되어 포인트(13)에서의 인가된 전압을 감지할 수 있다. 제2 연산증폭기(221)는 전압측정모드에서 포인트(13)에서의 전압을 감지하고, 감지된 전압을 출력하는 전압감지앰프(Voltage Sense AMP)일 수 있다. 또한, 제2 연산증폭기(221)에서 출력된 전압은 제2 연산증폭기(221)의 출력단에 연결된 제2 궤환저항(222)에 의해 피드백 될 수 있다. 여기서, 제2 연산증폭기(221)가 포인트(13)에서 감지하는 전압은 포스경로(12)에 의한 전압 강하를 포함하는 전압이기 때문에 피드백 경로를 통해 보상되는 전압은 포스경로(12)에 의한 전압 강하까지 고려된 전압일 수 있다.
본 발명에 따른 소스계측장치(200)는 피시험 장치(10)에 전압을 인가하여 전류를 측정하는 전류측정부(210)와 전류를 인가하여 전압을 측정하는 전압측정부(220)를 별도로 구비하기 때문에 파라메터에 맞도록 전류측정부(210)와 전압측정부(220)를 선택할 수 있는 모드 선택스위치(240)를 더 포함할 수 있다. 즉, 전류측정모드에서는 모드 선택스위치(240)가 전류측정부(210)의 제1 궤환저항(213)에 연결되어 제1 연산증폭기(212)에서 출력되는 전류를 피드백 할 수 있으며, 전압측정모드에서는 모드 스위치가 전압측정부(220)의 제2 궤환저항(222)에 연결되어 제2 연산증폭기(221)에서 출력되는 전압을 피드백 할 수 있다.
또한, 피시험 장치(10)를 테스트하는 도중에 피시험 장치(10)에 이상이 발생되었을 경우, 소스계측장치(200)를 보호하기 위한 클램프검출기(250)를 더 포함할 수 있다.
클램프검출기(250)는 전류측정모드 또는 전압측정모드 각각에서 소스계측장치(200)를 보호할 수 있도록 모드를 선택할 수 있는 클램프스위치(251)와 클램프 신호를 피드백 하는 클램프 궤환저항(252)을 포함할 수 있다. 클램프스위치(251)는 제1 연산증폭기(212) 및 제1 궤환저항(213) 사이와 제2 연산증폭기(221) 및 제2 궤환저항(222) 사이에 각각 연결되어 사용 모드에 따라 클램프스위치(251)가 변경될 수 있으며, 클램프 궤환저항(252)은 모드 선택스위치(240)와 연결된 피드백 경로 상에 연결될 수 있다.
상기와 같이, 전류측정부(210)에 의해 피드백 되는 전류와 전압측정부(220)에 의해 피드백 되는 전압은 가상단락(Imaginary short) 기능을 하는 널앰프(null AMP)(260)의 반전입력 단자에 입력될 수 있다. 또한, 널앰프(260)는 DAC(14)와 연결된 전압조절저항(261)에 의한 전압을 반전입력 단자로 입력받고, 입력된 전압을 증폭하여 증폭된 전압을 부스트(230)로 출력한다.
부스트(230)는 상기 널앰프(260)의 출력단과 연결되어 널앰프(260)의 증폭된 전압을 입력받고, 피시험 장치(10)와 직렬로 연결된 전류조절저항(211)과 연결되어 피시험 장치(10)에 인가되는 전류 또는 전압의 용량을 증가시키는 기능을 수행한다. 이러한 부스트(230)는 소스계측장치(200)의 전압 또는 전류의 용량을 결정짓는 중요한 구성요소이며, 부스트(230)의 크기를 줄일 경우 한 보드에 많은 채널의 소스계측장치(200) 구현이 가능하다.
도 3은 본 발명에 따른 부스트의 전원입력부를 설명하기 위한 회로도이고, 도 4는 본 발명에 따른 부스트의 내부 회로를 설명하기 위한 회로도이다.
도 3 및 도 4를 참조하여 본 발명에 따른 소스계측장치(200)의 부스트(230)를 상세히 설명한다.
본 발명에 따른 소스계측장치(200)의 부스트(230)는 도 3에 도시한 바와 같이, 부스트(230)의 양단에 전원입력부(310)를 포함할 수 있다.
또한, 전원입력부(310)는 피시험 장치(10)에 인가되는 전원 사양에 맞게 입력전원이 인가될 수 있도록 배치된 다수의 전원입력단자(311, 312) 및 다수의 전원입력단자(311, 312)중 어느 하나를 선택하여 연결하는 전원선택스위치(313, 314)를 포함할 수 있다.
바람직한 실시예에 따르면, 본 발명에 따른 소스계측장치(200)의 부스트(230)는 양의 전원입력단자(311)와 음의 전원입력단자(312)가 각각 3개씩 구비될 수 있으며, 양의 전원입력단자(311)와 음의 전원입력단자(312)의 수에 맞게 각각의 전원선택스위치(313, 314)가 구비될 수 있다. 구비된 다수의 전원입력단자(311, 312)에는 피시험 장치(10)의 사양에 맞게 전원이 인가될 수 있도록 각각의 허용 전압 또는 전류가 지정될 수 있다. 일예로써, 피시험 장치(10)에 100V일 경우 200mA까지 전류를 인가, 30V일 경우 1A까지 전류를 인가하거나 또는 10V일 경우 2A까지 전류를 인가하기 위한 사양에서 테스트를 실시할 경우에, 종래의 단일의 전원단자(+V, -V)를 구비한 부스트(230)의 경우 최대 사양인 100V에서 2A까지 인가할 수 있는 사양으로 설계되어야 하기 때문에 이에 따른 열을 방열하기 위한 방열판의 크기도 커질 수밖에 없었다.
하지만 본 발명에 따른 부스트(230)는 전원입력부(310)에 구비된 3개의 전원입력단자(311, 312)에 100V일 경우 200mA, 30V일 경우 1A, 10V일 경우 2A를 각각 지정하고, 피시험 장치(10)의 사양에 맞게 전원선택스위치(313, 314)를 이용하여 필요한 전원을 선택하여 연결할 수 있다. 따라서, 본 발명에 따른 부스트(230)는 피시험 장치(10)의 사양에 맞춰 전원을 선택하여 사용하면 되기 때문에 종래의 부스트(230)와 같이 각각의 사양에 모두 만족하는 최대 사양으로 설계하지 않아도 된다. 또한, 방열판 설계에 있어서도 각각의 사양에 맞는 방열판을 설계하여 적용하면 되기 때문에 종래와 같이 최대 사양에 맞춰 방열판이 커질 필요가 없다.
상술한 바와 같이, 본 발명에 따른 소스계측장치(200)의 부스트(230)는 다수의 전원입력단자(310)를 사용하여 전원 사양을 낮출 수 있고, 낮아진 전원 사양에 의해 발생되는 열을 감소시킬 수 있어 방열판의 크기를 줄일 수 있다. 따라서, 소스계측장치(200)의 크기를 줄일 수 있어 하나의 보드에 많은 채널의 소스계측장치(200) 구현이 가능하며, 장치 제작에 소요되는 비용을 절감할 수 있는 장점이 있다.
도 4는 본 발명에 따른 부스트(230)의 내부 회로를 트랜지스터와 제너다이오드를 이용하여 구현한 회로도이다. 일반적으로, 도 2에서와 같이 피시험 장치(10)에 높은 전압을 인가하기 위한 소스계측장치(200)를 설계하려면 전류감지와 전압감지를 담당하는 제1 연산증폭기(212) 및 제2 연산증폭기(221)가 높은 전원에서 동작해야 한다. 하지만, 높은 전원에서 동작하는 연산증폭기들은 고가이며, 성능이 제한적이기 때문에 고품질의 소스계측장치를 설계함에 있어서 높은 비용이 소요될 수밖에 없다.
따라서, 본 발명에 따른 부스트(230)는 도 4에 도시한 바와 같이, 부스트(230) 내부에 제1 트랜지스터(321) 및 제2 트랜지스터(322), 제1 바이어스저항(323) 및 제2 바이어스저항(324), 제1 제너다이오드(325) 및 제2 제너다이오드(326)를 포함할 수 있다.
제1 트랜지스터(321)는 에미터(Emitter)가 제1 전류제한저항(327)을 통해 양의 입력단자(+V)에 연결되고, 베이스(Base)가 제1 바이어스저항(323)에 연결되며, 컬렉터(Collector)가 제1 제너다이오드(325) 및 연산증폭기의 전원으로 사용되는 양의 출력단자(+F)에 연결될 수 있다. 바람직하게는 제1 트랜지스터(321)는 PNP 바이폴라 트랜지스터(PNP Bipolar Transistor)일 수 있다.
제1 바이어스저항(323)은 제1 트랜지스터(321)의 베이스와 양의 입력단자(+V)에 연결될 수 있으며, 피시험 장치(10)에 인가되는 전압에 따라 제1 트랜지스터(321)를 동작시키는 기능을 수행한다.
제1 제너다이오드(325)는 캐소드(Cathode)가 제1 트랜지스터(321)의 컬렉터 및 양의 출력단자(+F)에 연결되고, 애노드(Anode)가 포스경로(12)와 연결될 수 있다. 제1 제너다이오드(325)는 양의 출력단자(+F)에서 출력되는 전압을 포스경로(12)의 전압과 제너전압의 합만큼 높게 인가하는 기능을 수행한다.
제2 트랜지스터(322)는 에미터가 제2 전류제한저항(328)을 통해 음의 입력단자(-V)에 연결되고, 베이스가 제2 바이어스저항(324)에 연결되며, 컬렉터가 제2 제너다이오드(326) 및 연산증폭기의 전원으로 사용되는 음의 출력단자(-F)에 연결될 수 있다. 바람직하게는 제2 트랜지스터(322)는 NPN 바이폴라 트랜지스터(NPN Bipolar Transistor)일 수 있다.
제2 바이어스저항(324)은 제2 트랜지스터(322)의 베이스와 음의 입력단자(-V)에 연결될 수 있으며, 피시험 장치(10)에 인가되는 전압에 따라 제2 트랜지스터(322)를 동작시키는 기능을 수행한다.
제2 제너다이오드(326)는 캐소드(Cathode)가 포스경로(12)에 연결되고, 애노드(Anode)가 제2 트랜지스터(322)의 컬렉터 및 음의 출력단자(-F)에 연결될 수 있다. 제2 제너다이오드(326)는 음의 출력단자(-F)에서 출력되는 전압을 포스경로(12)의 전압과 제너전압의 차만큼 낮게 인가하는 기능을 수행한다.
상기한 바와 같이, 본 발명에 따른 부스트(230)는 트랜지스터(321, 322)와 제너다이오드(325, 326)를 이용하여 각각의 연산증폭기(212, 221)에 인가되는 전원을 가변하여 인가할 수 있다. 즉, 제1 연산증폭기(212) 또는 제2 연산증폭기(221)에 인가되는 전원을 양의 출력단자(+F)에는 제1 트랜지스터(321)와 제1 제너다이오드(325)를 이용하여 포스경로(12)의 전압과 제너전압의 합만큼 높게 하고, 음의 출력단자(-F)에는 제2 트랜지스터(322)와 제2 제너다이오드(326)를 이용하여 포스경로(12)의 전압과 제너전압의 차만큼 낮게 함으로써 양단의 전위차가 제1 연산증폭기(212) 또는 제2 연산증폭기(221)에 사용할 수 있는 허용 전원을 유지하도록 할 수 있다.
일예로써, 포스경로(12)의 전압이 30V이고, 제1 제너다이오드(325) 및 제2 제너다이오드(326)가 각각 10V의 제너전압을 갖는 다이오드라면, 부스트(230)의 양의 출력단자(+F)는 포스경로(12)의 전압인 30V와 제1 제너다이오드(325)의 제너전압인 10V를 합한 40V가 되고, 음의 출력단자(-F)는 포스경로(12)의 전압인 30V와 제2 제너다이오드(326)의 제너전압인 10V의 차전압인 20V가 되어 부스트(230)는 20V의 전위차를 유지할 수 있다. 일반적으로 사용되는 연산증폭기는 두 전원핀 사이의 최대 전위차가 36V이다. 즉, 연산증폭기의 두 전원핀의 전위차가 36V만 유지하면 되기 때문에 20V의 전위차를 갖는 본 발명의 부스트(230)를 이용하여 제1 연산증폭기(212) 또는 제2 연산증폭기(221)에 사용될 수 있다. 따라서, 본 발명에 따른 부스트(230)를 적용하면 높은 전원에서 동작되는 고가의 연산증폭기를 사용하지 않고, 일반적인 연산증폭기를 사용해도 높은 전원에서 동작되는 소스계측장치의 설계가 가능하다.
상술한 바와 같이, 본 발명에 따른 소스계측장치(200)의 부스트(230)는 다수의 전원입력단자(310)를 구비함으로써 피시험 장치(10) 각각의 사양에 맞춰 전원을 사용할 수 있으며, 부스트(230)의 전체 사양을 낮출 수 있기 때문에 방열판의 크기를 감소시켜 소스계측장치(200)의 크기를 줄일 수 있다.
또한, 부스트(230)에 트랜지스터(321, 322)와 제너다이오드(325, 326)를 사용하여 피시험 장치(10)에 인가하고자하는 전압에 따라 각각의 연산증폭기(212, 221)에 전원을 가변하여 인가할 수 있기 때문에, 고가의 연산증폭기를 사용하지 않아도 높은 전원에서 동작되는 소스계측장치(200)의 설계가 가능하다.
한편, 본 명세서와 도면에 개시된 본 발명의 실시 예들은 이해를 돕기 위해 특정 예를 제시한 것에 지나지 않으며, 본 발명의 범위를 한정하고자 하는 것은 아니다. 여기에 개시된 실시 예들 이외에도 본 발명의 기술적 사상에 바탕을 둔 다른 변형 예들이 실시 가능하다는 것은, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 자명한 것이다.
210 : 전류측정부 211 : 전류조절저항
212 : 제1 연산증폭기 213 : 제1 궤환저항
220 : 전압측정부 221 : 제2 연산증폭기
222 : 제2 궤환저항 230 : 부스트
240 : 모드 선택스위치 250 : 클램프검출기
251 : 클램프스위치 252 : 클램프 궤환저항
260 : 널앰프 261 : 전압조절저항
310 : 전원입력부 311, 312 : 전원입력단자
313, 314 : 전원 선택스위치 321 : 제1 트랜지스터
322 : 제2 트랜지스터 323 : 제1 바이어스저항
324 : 제2 바이어스저항 325 : 제1 제너다이오드
326 : 제2 제너다이오드 327 : 제1 전류제한저항
328 : 제2 전류제한저항

Claims (9)

  1. 피시험 장치에 전압을 인가하여 전류를 측정하는 전류측정부;
    상기 피시험 장치에 전류를 인가하여 전압을 측정하는 전압측정부; 및
    상기 피시험 장치에 인가되는 전류 또는 전압의 용량을 증가시키기 위한 부스트를 포함하고,
    상기 부스트는 상기 피시험 장치에 인가되는 전원을 선택하여 연결하기 위한 전원입력부를 포함하는 것을 특징으로 하는 소스계측장치.
  2. 제1항에 있어서, 전원입력부는,
    상기 피시험 장치에 인가되는 전원 사양에 맞게 입력전원이 인가될 수 있도록 배치된 다수의 전원입력단자;
    상기 다수의 전원입력단자 중 어느 하나를 선택하여 상기 부스트와 연결하는 전원선택스위치를 포함하는 소스계측장치.
  3. 제2항에 있어서,
    상기 전원입력부는 적어도 두 개 이상의 전원입력단자를 포함하는 소스계측장치.
  4. 제1항에 있어서, 상기 부스트는,
    상기 전원입력부의 양의 입력단자에 연결된 제1 트랜지스터;
    상기 전원입력부의 음의 입력단자에 연결된 제2 트랜지스터;
    상기 피시험 장치에 인가되는 전압에 따라 상기 제1 트랜지스터를 동작시키는 제1 바이어스저항;
    상기 피시험 장치에 인가되는 전압에 따라 상기 제2 트랜지스터를 동작시키는 제2 바이어스저항;
    상기 제1 트랜지스터에 연결되고, 출력단자의 전압차를 결정하는 제1 제너다이오드; 및
    상기 제2 트랜지스터에 연결되고, 출력단자의 전압차를 결정하는 제2 제너다이오드를 포함하는 소스계측장치.
  5. 제4항에 있어서,
    상기 제1 트랜지스터는 PNP 바이폴라 트랜지스터이고, 상기 제2 트랜지스터는 NPN 바이폴라 트랜지스터인 것인 소스계측장치.
  6. 제1항에 있어서, 상기 전류측정부는,
    상기 부스트와 상기 피시험 장치 사이에 연결되며, 상기 피시험 장치에 인가되는 전류의 범위를 조절하는 전류조절저항;
    상기 전류조절저항에 흐르는 전류를 감지하는 제1 연산증폭기; 및
    상기 제1 연산증폭기의 출력신호를 상기 부스트로 피드백하도록 하는 제1 궤환저항을 포함하는 소스계측장치.
  7. 제1항에 있어서, 상기 전압측정부는,
    상기 피시험 장치에 인가된 전압을 감지하여 상기 전압을 측정하는 제2 연산증폭기; 및
    상기 제2 연산증폭기의 출력신호를 상기 부스트로 피드백하도록 하는 제2 궤환저항을 포함하는 소스계측장치.
  8. 삭제
  9. 제1항에 있어서,
    상기 전류측정부 또는 상기 전압측정부에서 피드백 되는 출력신호를 수신하고, 상기 수신된 출력신호를 증폭한 후 상기 부스트로 출력하는 널앰프(null AMP)를 더 포함하는 소스계측장치.
KR1020160038027A 2016-03-30 2016-03-30 소스계측장치 KR101769341B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020160038027A KR101769341B1 (ko) 2016-03-30 2016-03-30 소스계측장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160038027A KR101769341B1 (ko) 2016-03-30 2016-03-30 소스계측장치

Publications (1)

Publication Number Publication Date
KR101769341B1 true KR101769341B1 (ko) 2017-08-18

Family

ID=59753287

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160038027A KR101769341B1 (ko) 2016-03-30 2016-03-30 소스계측장치

Country Status (1)

Country Link
KR (1) KR101769341B1 (ko)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2002057801A2 (en) 2000-11-22 2002-07-25 Teradyne, Inc. High speed and high accuracy dut power supply with active boost circuitry
JP2003078364A (ja) 2001-08-31 2003-03-14 Rohm Co Ltd 高電圧出力制御回路
US6777707B2 (en) 2001-07-25 2004-08-17 Renesas Technology Corp. Semiconductor integrated circuit with voltage down converter adaptable for burn-in testing
KR100762853B1 (ko) 2006-04-27 2007-10-08 (주)티에스이 발광 다이오드 테스트 시스템

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2002057801A2 (en) 2000-11-22 2002-07-25 Teradyne, Inc. High speed and high accuracy dut power supply with active boost circuitry
US6777707B2 (en) 2001-07-25 2004-08-17 Renesas Technology Corp. Semiconductor integrated circuit with voltage down converter adaptable for burn-in testing
JP2003078364A (ja) 2001-08-31 2003-03-14 Rohm Co Ltd 高電圧出力制御回路
KR100762853B1 (ko) 2006-04-27 2007-10-08 (주)티에스이 발광 다이오드 테스트 시스템

Similar Documents

Publication Publication Date Title
TWI439706B (zh) 用於測量一電容組件之一漏電流的裝置
US8154315B2 (en) Self-referencing voltage regulator
US20070103174A1 (en) Direct current test apparatus
US20130038340A1 (en) Measuring apparatus and measuring method
EP2562932B1 (en) Integrated circuit
KR101306283B1 (ko) 반도체 테스트 시스템의 전원공급장치
US8275569B2 (en) Test apparatus and diagnosis method
US7482829B2 (en) Electric power applying circuit and test apparatus
CN101473237A (zh) 具有测试结构的半导体器件以及半导体器件测试方法
US20190162779A1 (en) Semiconductor device test system and semiconductor device test method
US10317456B2 (en) Spike safe floating current and voltage source
US7602205B2 (en) Electromigration tester for high capacity and high current
KR101769341B1 (ko) 소스계측장치
JP5022377B2 (ja) 測定回路及び試験装置
US6529355B1 (en) Input protection circuit implementing a voltage limiter
US10488437B2 (en) Electronics tester with output circuits operable in voltage compensated power mode, driver mode or current compensated power mode
US6781364B2 (en) Electron device testing apparatus having high current and low current testing features
US20060091898A1 (en) Unknown
US7545156B2 (en) Test circuit and test method that includes supplying a current to a plurality of light-receiving elements
JP2007040771A (ja) ノイズ測定用半導体装置
KR101539549B1 (ko) 반도체 테스트 시스템의 디바이스 인터페이스 장치
US6956393B1 (en) Source current measurement apparatus and test apparatus
JP4530878B2 (ja) 電圧比較器、それを用いた過電流検出回路ならびに半導体装置
KR101630610B1 (ko) 고주파 전력 증폭기 및 그 제조방법
KR102143839B1 (ko) 반도체검사장비에서의 전원 보호 인식 시스템 및 방법

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant