JP2009033726A - バッファ回路、増幅回路、および、試験装置 - Google Patents
バッファ回路、増幅回路、および、試験装置 Download PDFInfo
- Publication number
- JP2009033726A JP2009033726A JP2008151021A JP2008151021A JP2009033726A JP 2009033726 A JP2009033726 A JP 2009033726A JP 2008151021 A JP2008151021 A JP 2008151021A JP 2008151021 A JP2008151021 A JP 2008151021A JP 2009033726 A JP2009033726 A JP 2009033726A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- signal
- clamp
- terminal
- buffer circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0175—Coupling arrangements; Interface arrangements
- H03K19/018—Coupling arrangements; Interface arrangements using bipolar transistors only
- H03K19/01806—Interface arrangements
- H03K19/01812—Interface arrangements with at least one differential stage
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
- G01R19/25—Arrangements for measuring currents or voltages or for indicating presence or sign thereof using digital measurement techniques
- G01R19/2506—Arrangements for conditioning or analysing measured signals, e.g. for indicating peak values ; Details concerning sampling, digitizing or waveform capturing
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
- H03F3/4508—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using bipolar transistors as the active amplifying circuit
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/50—Amplifiers in which input is applied to, or output is derived from, an impedance common to input and output circuits of the amplifying element, e.g. cathode follower
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G11/00—Limiting amplitude; Limiting rate of change of amplitude ; Clipping in general
- H03G11/002—Limiting amplitude; Limiting rate of change of amplitude ; Clipping in general without controlling loop
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
- G01R1/30—Structural combination of electric measuring instruments with basic electronic circuits, e.g. with amplifier
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45552—Indexing scheme relating to differential amplifiers the IC comprising clamping means, e.g. diodes
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/50—Indexing scheme relating to amplifiers in which input being applied to, or output being derived from, an impedance common to input and output circuits of the amplifying element, e.g. cathode follower
- H03F2203/5021—Indexing scheme relating to amplifiers in which input being applied to, or output being derived from, an impedance common to input and output circuits of the amplifying element, e.g. cathode follower the source follower has a controlled source circuit
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Amplifiers (AREA)
- Manipulation Of Pulses (AREA)
- Tone Control, Compression And Expansion, Limiting Amplitude (AREA)
Abstract
【解決手段】入力信号に応じた信号を出力するバッファ回路であって、入力信号をベース端子に受け取る第1受信トランジスタと、エミッタ端子およびコレクタ端子が第1受信トランジスタの対応する端子に接続され、バッファ回路が出力する信号レベルを制限する第1クランプ電圧をベース端子に受け取る、第1受信トランジスタと同一極性の第1クランプトランジスタと、第1受信トランジスタおよび第1クランプトランジスタに対して共通に設けられ、第1受信トランジスタおよび第1クランプトランジスタに流れるエミッタ電流の総量を規定する第1電流規定部とを備え、第1受信トランジスタのエミッタ電圧に応じた出力信号を出力するバッファ回路を提供する。
【選択図】図1
Description
Claims (17)
- 入力信号に応じた信号を出力するバッファ回路であって、
前記入力信号をベース端子に受け取る第1受信トランジスタと、
エミッタ端子およびコレクタ端子が前記第1受信トランジスタの対応する端子に接続され、前記バッファ回路が出力する信号レベルを制限する第1クランプ電圧をベース端子に受け取る、前記第1受信トランジスタと同一極性の第1クランプトランジスタと、
前記第1受信トランジスタおよび前記第1クランプトランジスタに対して共通に設けられ、前記第1受信トランジスタおよび前記第1クランプトランジスタに流れるエミッタ電流の総量を規定する第1電流規定部と
を備え、
前記第1受信トランジスタのエミッタ電圧に応じた出力信号を出力するバッファ回路。 - ベース端子が前記第1受信トランジスタのエミッタ端子および前記第1クランプトランジスタのエミッタ端子と接続され、ベース端子に受け取る信号に応じた前記出力信号を出力する、前記第1受信トランジスタおよび前記第1クランプトランジスタとは異なる極性の第1出力トランジスタを更に備える
請求項1に記載のバッファ回路。 - 前記第1受信トランジスタは、前記入力信号の信号レベルが、前記第1クランプ電圧で規定される範囲内の場合に、前記入力信号に応じた信号レベルを有する信号を出力し、
前記第1クランプトランジスタは、前記入力信号の信号レベルが、前記第1クランプ電圧で規定される範囲外の場合に、前記第1クランプ電圧に応じた信号レベルを有する信号を出力する
請求項2に記載のバッファ回路。 - 前記第1受信トランジスタは、前記入力信号の信号レベルに対して、ベースエミッタ間電圧を加算または減算した信号レベルの信号をエミッタ端子に生成し、
前記第1クランプトランジスタは、前記第1クランプ電圧に対して、ベースエミッタ間電圧を加算または減算した信号レベルの信号をエミッタ端子に生成し、
前記第1出力トランジスタは、ベース端子に受け取った信号の信号レベルに対して、ベースエミッタ間電圧を減算または加算した信号レベルの前記出力信号を出力する
請求項3に記載のバッファ回路。 - 前記第1受信トランジスタ、前記第1クランプトランジスタ、および前記第1出力トランジスタのベースエミッタ間電圧は略等しい
請求項4に記載のバッファ回路。 - 前記第1受信トランジスタと並列に設けられ、前記入力信号をベース端子に受け取る、前記第1受信トランジスタとは異なる極性の第2受信トランジスタと、
エミッタ端子およびコレクタ端子が前記第2受信トランジスタの対応する端子に接続され、ベース端子に前記第1クランプ電圧より小さい第2クランプ電圧を受け取る、前記第2受信トランジスタと同一極性の第2クランプトランジスタと、
前記第2受信トランジスタおよび前記第2クランプトランジスタに対して共通に設けられ、前記第2受信トランジスタおよび前記第2クランプトランジスタに流れるエミッタ電流の総量を規定する第2電流規定部と、
ベース端子が前記第2受信トランジスタのエミッタ端子および前記第2クランプトランジスタのエミッタ端子と接続され、ベース端子に受け取る信号に応じた出力信号を出力する、前記第2受信トランジスタおよび前記第2クランプトランジスタとは異なる極性の第2出力トランジスタと
を更に備える
請求項4に記載のバッファ回路。 - 前記第1受信トランジスタは、前記入力信号の信号レベルが、前記第1クランプ電圧以下の場合に、前記入力信号の信号レベルに対してベースエミッタ間電圧を加算した信号レベルの信号を出力し、
前記第1クランプトランジスタは、前記入力信号の信号レベルが、前記第1クランプ電圧より大きい場合に、前記第1クランプ電圧に対してベースエミッタ間電圧を加算した信号レベルの信号を出力し、
前記第1出力トランジスタは、ベース端子に受け取った信号の信号レベルに対してベースエミッタ間電圧を減算した信号レベルの信号を出力し、
前記第2受信トランジスタは、前記入力信号の信号レベルが、前記第2クランプ電圧以上の場合に、前記入力信号の信号レベルに対してベースエミッタ間電圧を減算した信号レベルの信号を出力し、
前記第2クランプトランジスタは、前記入力信号の信号レベルが、前記第2クランプ電圧より小さい場合に、前記第2クランプ電圧に対してベースエミッタ間電圧を減算した信号レベルの信号を出力し、
前記第2出力トランジスタは、ベース端子に受け取った信号の信号レベルに対してベースエミッタ間電圧を加算した信号レベルの信号を出力する
請求項6に記載のバッファ回路。 - 前記第1出力トランジスタのエミッタ端子と、前記第2出力トランジスタのエミッタ端子とが接続され、前記バッファ回路は、2つの当該エミッタ端子の接続点における信号を出力する
請求項6に記載のバッファ回路。 - 前記第1出力トランジスタのエミッタ端子と、前記第2クランプトランジスタのベース端子との間に設けられた第1動作バイアス抵抗と、
前記第2出力トランジスタのエミッタ端子と、前記第1クランプトランジスタのベース端子との間に設けられた第2動作バイアス抵抗と
を更に備える請求項6に記載のバッファ回路。 - 前記第1出力トランジスタのエミッタ端子、および前記第2出力トランジスタのエミッタ端子を、前記第1クランプ電圧および前記第2クランプ電圧の間の電位に接続する共通動作バイアス抵抗を更に備える
請求項6に記載のバッファ回路。 - 前記第1受信トランジスタのベース端子と、前記第1クランプトランジスタのベース端子との間に設けられた第1ダイオードを更に備える
請求項2に記載のバッファ回路。 - 前記入力信号を受け取る端子と、前記第1受信トランジスタのベース端子との間に設けられた受信側抵抗を更に備える
請求項11に記載のバッファ回路。 - 前記第1受信トランジスタのベース端子と、前記第1クランプトランジスタのベース端子との間に前記第1ダイオードと並列に設けられ、前記第1ダイオードと異なる極性の第2ダイオードを更に備える
請求項12に記載のバッファ回路。 - 前記第1クランプ電圧を受け取る端子と、前記第1クランプトランジスタのベース端子との間に設けられたクランプ側抵抗を更に備える
請求項13に記載のバッファ回路。 - 前記第1出力トランジスタおよび前記第2出力トランジスタの接続点における信号を受け取り、当該信号に応じた信号を出力する出力バッファを更に備える
請求項8に記載のバッファ回路。 - 入力信号を増幅して出力する増幅回路であって、
前記入力信号の信号レベルを、与えられるクランプ電圧に応じて制限するバッファ回路と、
前記バッファ回路が出力する信号を増幅して出力する増幅器と
を備え、
前記バッファ回路は、
前記入力信号をベース端子に受け取る第1受信トランジスタと、
エミッタ端子およびコレクタ端子が前記第1受信トランジスタの対応する端子に接続され、前記バッファ回路が出力する信号レベルを制限する第1クランプ電圧をベース端子に受け取る、前記第1受信トランジスタと同一極性の第1クランプトランジスタと、
前記第1受信トランジスタおよび前記第1クランプトランジスタに対して共通に設けられ、前記第1受信トランジスタおよび前記第1クランプトランジスタに流れるエミッタ電流の総量を規定する第1電流規定部と
を有し、
前記バッファ回路は、前記第1受信トランジスタのエミッタ電圧に応じた出力信号を出力する増幅回路。 - 被試験デバイスを試験する試験装置であって、
前記被試験デバイスが出力する信号を増幅する増幅回路と、
前記増幅回路が出力する信号を測定する測定部と、
前記測定部における測定結果に基づいて、前記被試験デバイスの良否を判定する判定部と
を備え、
前記増幅回路は、
前記被試験デバイスから与えられる入力信号の信号レベルを、与えられるクランプ電圧に応じて制限するバッファ回路と、
前記バッファ回路が出力する信号を増幅して出力する増幅器と
を有し、
前記バッファ回路は、
前記入力信号をベース端子に受け取る第1受信トランジスタと、
エミッタ端子およびコレクタ端子が前記第1受信トランジスタの対応する端子に接続され、前記バッファ回路が出力する信号レベルを制限する第1クランプ電圧をベース端子に受け取る、前記第1受信トランジスタと同一極性の第1クランプトランジスタと、
前記第1受信トランジスタおよび前記第1クランプトランジスタに対して共通に設けられ、前記第1受信トランジスタおよび前記第1クランプトランジスタに流れるエミッタ電流の総量を規定する第1電流規定部と
を含み、
前記バッファ回路は、前記第1受信トランジスタのエミッタ電圧に応じた出力信号を出力する試験装置。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US11/829,939 US7652466B2 (en) | 2007-07-29 | 2007-07-29 | Buffer circuit, amplifier circuit, and test apparatus |
US11/829,939 | 2007-07-29 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009033726A true JP2009033726A (ja) | 2009-02-12 |
JP5053932B2 JP5053932B2 (ja) | 2012-10-24 |
Family
ID=40294723
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008151021A Expired - Fee Related JP5053932B2 (ja) | 2007-07-29 | 2008-06-09 | バッファ回路、増幅回路、および、試験装置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US7652466B2 (ja) |
JP (1) | JP5053932B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009038770A (ja) * | 2007-08-03 | 2009-02-19 | Advantest Corp | 試験装置及び製造方法 |
KR101036208B1 (ko) * | 2008-12-24 | 2011-05-20 | 매그나칩 반도체 유한회사 | 정전기 방전 보호회로 |
US8619382B2 (en) * | 2012-04-20 | 2013-12-31 | Texas Instruments Incorporated | High speed, low power write current switching scheme for HDD preamplifier |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5671316A (en) * | 1979-11-15 | 1981-06-13 | Matsushita Electric Ind Co Ltd | Base clip circuit |
JPS61158211A (ja) * | 1984-12-29 | 1986-07-17 | Sony Corp | クリツプ形相関器 |
JPH0575897A (ja) * | 1991-09-10 | 1993-03-26 | Canon Inc | ガンマ補正回路 |
JPH05167367A (ja) * | 1991-12-16 | 1993-07-02 | Iwatsu Electric Co Ltd | 振幅制限増幅器 |
JPH08168036A (ja) * | 1994-12-14 | 1996-06-25 | Toshiba Corp | 白ピーク制御回路 |
JP2005316591A (ja) * | 2004-04-27 | 2005-11-10 | Advantest Corp | 電源装置 |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR910002967B1 (ko) * | 1986-12-12 | 1991-05-11 | 가부시끼가이샤 히다찌세이사꾸쇼 | 바이폴라 트랜지스터와 mos 트랜지스터를 조합한 반도체 집적회로 |
US5955908A (en) | 1997-02-20 | 1999-09-21 | Analog Devices, Inc. | Fast, low output impedance, low-impedance, low-power clamp circuit for a switched complementary emitter follower |
KR100290285B1 (ko) * | 1999-01-13 | 2001-05-15 | 윤종용 | 프리스케일러의 입력 버퍼 |
US6232805B1 (en) * | 2000-04-10 | 2001-05-15 | National Semiconductor Corporation | Buffer circuit with voltage clamping and method |
US6597165B2 (en) * | 2001-06-01 | 2003-07-22 | Texas Instruments Incorporated | Compare path bandwidth control for high performance automatic test systems |
US6941234B2 (en) * | 2001-10-17 | 2005-09-06 | Midtronics, Inc. | Query based electronic battery tester |
US6870426B2 (en) * | 2003-06-27 | 2005-03-22 | Texas Instruments Incorporated | Output stage, amplifier and associated method for limiting an amplifier output |
JP4806567B2 (ja) * | 2003-12-09 | 2011-11-02 | 株式会社アドバンテスト | バッファー回路、ドライバ回路、半導体試験装置、及び半導体集積回路 |
JP3885073B2 (ja) * | 2004-07-30 | 2007-02-21 | 日本テキサス・インスツルメンツ株式会社 | バッファ回路 |
JP5108559B2 (ja) * | 2008-02-28 | 2012-12-26 | ルネサスエレクトロニクス株式会社 | バッファ回路とそれを用いた受光回路 |
-
2007
- 2007-07-29 US US11/829,939 patent/US7652466B2/en not_active Expired - Fee Related
-
2008
- 2008-06-09 JP JP2008151021A patent/JP5053932B2/ja not_active Expired - Fee Related
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5671316A (en) * | 1979-11-15 | 1981-06-13 | Matsushita Electric Ind Co Ltd | Base clip circuit |
JPS61158211A (ja) * | 1984-12-29 | 1986-07-17 | Sony Corp | クリツプ形相関器 |
JPH0575897A (ja) * | 1991-09-10 | 1993-03-26 | Canon Inc | ガンマ補正回路 |
JPH05167367A (ja) * | 1991-12-16 | 1993-07-02 | Iwatsu Electric Co Ltd | 振幅制限増幅器 |
JPH08168036A (ja) * | 1994-12-14 | 1996-06-25 | Toshiba Corp | 白ピーク制御回路 |
JP2005316591A (ja) * | 2004-04-27 | 2005-11-10 | Advantest Corp | 電源装置 |
Also Published As
Publication number | Publication date |
---|---|
US7652466B2 (en) | 2010-01-26 |
JP5053932B2 (ja) | 2012-10-24 |
US20090027041A1 (en) | 2009-01-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8502549B2 (en) | Test apparatus and driver circuit | |
US20080018324A1 (en) | Voltage-impressed current measuring apparatus and current buffers with switches used therefor | |
WO2010080105A2 (en) | Constant switch vgs circuit for minimizing rflatness and improving audio performance | |
US7482829B2 (en) | Electric power applying circuit and test apparatus | |
JP5053932B2 (ja) | バッファ回路、増幅回路、および、試験装置 | |
US7589549B2 (en) | Driver circuit and test apparatus | |
JP2009071153A (ja) | 光結合装置 | |
JP4819684B2 (ja) | 差動コンパレータ回路、テストヘッド、及び試験装置 | |
US7755377B2 (en) | Driver circuit and test apparatus | |
US7545156B2 (en) | Test circuit and test method that includes supplying a current to a plurality of light-receiving elements | |
US8278962B2 (en) | Transfer circuit, transmitter, receiver and test apparatus | |
JP5314533B2 (ja) | ドライバ回路およびそれを用いた試験装置 | |
JP2006349466A (ja) | 温度検出装置 | |
JP2007040771A (ja) | ノイズ測定用半導体装置 | |
JPWO2005116672A1 (ja) | 電源電流測定装置、及び試験装置 | |
JP4807368B2 (ja) | 光電流・電圧変換回路 | |
JP2004226095A (ja) | 電流測定回路 | |
US7962110B2 (en) | Driver circuit and test apparatus | |
JP3648702B2 (ja) | パワーアンプicおよびオーディオシステム | |
US6400193B1 (en) | High speed, high current and low power consumption output circuit | |
US6137310A (en) | Serial switch driver architecture for automatic test equipment | |
US8519770B2 (en) | Circuit arrangement and input assembly | |
JPH11304877A (ja) | 電圧印加電流測定回路 | |
JPH1082832A (ja) | ディジタルlsi試験装置 | |
JP2011117790A (ja) | 半導体試験装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110420 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20111201 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111206 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120203 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120717 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120726 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150803 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |