CN100529782C - 并行源/捕获结构 - Google Patents
并行源/捕获结构 Download PDFInfo
- Publication number
- CN100529782C CN100529782C CNB2004101049045A CN200410104904A CN100529782C CN 100529782 C CN100529782 C CN 100529782C CN B2004101049045 A CNB2004101049045 A CN B2004101049045A CN 200410104904 A CN200410104904 A CN 200410104904A CN 100529782 C CN100529782 C CN 100529782C
- Authority
- CN
- China
- Prior art keywords
- signal
- passage
- combiner
- high precision
- source
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000012360 testing method Methods 0.000 claims abstract description 29
- 230000008878 coupling Effects 0.000 claims description 3
- 238000010168 coupling process Methods 0.000 claims description 3
- 238000005859 coupling reaction Methods 0.000 claims description 3
- 230000005284 excitation Effects 0.000 description 4
- 238000000034 method Methods 0.000 description 4
- 230000004044 response Effects 0.000 description 4
- 230000006872 improvement Effects 0.000 description 3
- 230000008859 change Effects 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 240000004859 Gamochaeta purpurea Species 0.000 description 1
- 230000000454 anti-cipatory effect Effects 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000008676 import Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 238000013139 quantization Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2832—Specific tests of electronic circuits not provided for elsewhere
- G01R31/2834—Automated test systems [ATE]; using microprocessors or computers
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Tests Of Electronic Circuits (AREA)
- Amplifiers (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
一种测试系统包括信号源,其与一个或多个捕获/源通道相耦合。该信号源将抵消信号提供给所述一个或多个通道,该抵消信号可由一个通道使用来减少一部分接收信号。然后,放大结果信号,以便系统轻易地检测出该信号上的任何误差。
Description
技术领域
本发明总的来说涉及电子设备的自动测试设备(ATE),更具体来讲涉及可以与ATE结合使用的源及捕获测试仪器。
背景技术
随着半导体集成能力的提高和高模拟脚数装置的增多,需要ATE包括模拟源/捕获仪器,该仪器可以同时驱动和捕获多个模拟通道。
一种方法是通过重复现有仪器的结构来构造一种大规模并联的仪器。但是,这并不是一种具有成本效率的解决方法。提供一种经济的方式来执行多通道捕获更是亟待解决的问题。
一种经济的实现并行捕获的方法是使用具有多路复用的并行输入的单一转换器。根据该方法,多路复用器并行地接收多个信号并连续地将该输入切换给转换器,藉此在这些输入之间共享转换器。然而,由于捕获需要被串行地执行,因此这个方法的缺陷在于增加了捕获时间。
一般来讲,源/捕获仪器系统努力获得三个市场目标。它们是高性能,高密度和低成本。可惜的是,高性能、低成本的仪器不会提供高密度。类似地,低成本、高密度的仪器一般不会提供高性能,而高密度、高性能的仪器一般无法以低成本得到。
现在参看图1,提供了一个示出现有技术的仪器的图表。该图表示出各种现有测试仪表将在何处落入由性能、密度和成本定义的市场空间。例如,仪器A提供高性能,但成本高且密度低。仪器B提供低成本,但苦于低性能和低密度。仪器C提供高密度;但是,仪器C具有相关联的高成本和低性能。在这些仪器中,没有一种仪器能够提供高性能、高密度且成本低,并且其中也没有一种仪器可被重新配置以占据性能-密度-成本空间中的不同位置。
发明内容
根据本发明,测试总体结构包括信号产生核心,其与多个通道耦合。信号产生核心可以被重新配置,以便向一个或多个通道提供抵消信号,其中相应的通道可以有选择地应用抵消信号来改善它们的精确度。根据如何应用所述抵消信号,可以获得性能、密度和总成本的不同组合。
附图说明
根据下文对附图的说明,将会更充分地理解本发明的上述特征以及发明本身,其中:
图1是示出在性能、成本和密度方面不同的现有技术的测试仪表的图表;
图2是本发明的测试系统的方框图;以及
图3是示出本发明相对于性能、成本和密度的不同模式的图表。
具体实施方式
图2示出本发明例证性的具体实施例。如图所示,结构10包括与多通道耦合的高精度信号源11,所述多通道一般表示为12a-12n。虽然只示出了三个通道,但是应理解可以提供任何数目的通道。
高精度信号源11通过开关201和204连接通道。这些开关优选的是为C型继电器,它们可以经由外部调整装置80将高精度源11交替地连接至通道12a-12n。外部调整装置80是可选的,可以使用用户专用电路以适合用户特定应用的方式来改变由高精度源产生的信号的特性,在备选实施例中,可以省略外部调整装置80。
每个通道12a-12n都具有源部和捕获部。源部包括DAC 91,其用于将信号提供给待测部件。诸如为C型继电器的开关212将由DAC91的输出端提供的信号连接至待测部件。具体来讲,随着继电器212处于“下”位置,它的输出信号被传送到节点152上的相应通道的输出。源部优选的是包括其他电路,诸如输出放大器,但是为了说明的清楚性而省略了这个电路。
通道12的捕获部包括组合器143,该组合器143用于在节点150从待测部件接收待测信号(SUT)。随着中继器212处于“上”位置而言,组合器143也在另一输入处从DAC 91接收DC基准信号。组合器143的输出被提供给组合器142的输入端。组合器142还通过放大器161和开关209从源11接收抵消信号。组合器142的输出被提供给放大器160。放大器160的输出被提供给ADC 130。组合器142和143优选的是为模拟加法电路。
在ATE系统中,测试器通常控制激励的应用和响应的测量两者。激励经常在返回测试器以供测量之前由待测部件处理。由于测试器控制激励和响应两者,因此响应通常基于待测部件的预期行为而具有预期特性(例如,频率、幅度、DC偏移、相位),该预期特性或者与激励的特性相匹配或者以可预测的方式与其偏离。因此,捕获的信号通常具有已知的,或者至少是预期的特性。
在优选具体实施例中,结构10被配置为不同的捕获模式。在其最精确的模式中,高精度信号源产生AC抵消信号,该AC抵消信号优选的是与预期SUT的AC分量相等。AC抵消信号基本上不具有DC分量。当捕获SUT时,DAC 91产生DC基准信号,该DC基准信号优选的是与预期SUT的DC分量相等。DC基准信号优选的是基本上不具有AC分量。组合器143减掉SUT的DC分量,而组合器142减掉SUT的AC分量。假定SUT中没有噪音、失真或其他误差,那么组合器142的输出在理论上应为0。
但是,由于永远不能避免出现误差,因此组合器142的输出信号具有较小的非0值。这个信号由放大器160放大到可以由ADC 130精确测量的程度,该放大器160优选的是具有可编程的增益。如此可确定SUT中的误差的精确读数。
请注意,DAC 91优选的是执行两个功能。当通道12被用作源时,DAC 91在节点152提供输出信号。当通道12被用作捕获时,DAC 91提供DC基准信号,该DC基准信号用于抵消在节点150上施加的信号的任何DC分量。
如上所指出的那样,上述结构10可以不同的模式使用,以便根据要执行的测试的要求而提供各种信号捕获特性。在特定的具体实施例中,该结构是三种模式使用的,这些模式可由继电器209和212配置。继电器优选的是由控制结构10的仪器驱动器控制。
第一模式(即,″模式1″)提供一种低成本、高密度测试的配置。模式1在没有信号抵消的情况下工作;因此不需要信号产生核心。在模式1中,所有的通道以相同的方式配置。继电器212优选的是处于“上”位置,而继电器209优选的是处于“下”位置。这些配置允许在测量之前(通过来自DAC 91的DC基准)减少SUT的DC分量,但不允许减少SUT的AC分量。
拿通道12a举例来说,来自待测部件的SUT被用于节点150。由于继电器21 2处于“上”位置,组合器143从SUT中减掉DC基准。组合器143的输出被提供给组合器142。配置继电器209,使其将组合器142与AC抵消信号断开。在没有AC抵消的情况下,将组合器142的输出提供给信号放大器160,然后将信号放大器160的输出耦合于ADC 130。以此方式从待测部件接收信号。在这个模式中,可以对通道12b-12n使用类似的配置。由于这个模式在每一通道以低成本提供高密度信号捕获,因此这个模式尤其适于多点测试或者是需要多个、同时捕获的其他测试形式。
第二模式(即,“模式2”)可用于提供高性能和低密度。对于模式2,除了一个通道之外的所有通道12a-12n的均与模式1相同地配置。但是,一个通道(例如,通道12n)被配置为施加信号抵消。为了实现这个配置,继电器209仅为通道12n切换到“上”位置。抵消信号由源11通过继电器201和204提供给通道12n。在通道12n中,来自源11的信号被提供给放大器161。放大器161的输出通过继电器209提供给组合器142。在节点150接收来自待测部件的信号,并将其传送给组合器143。如在模式1中那样,DC抵消是由组合器143施加的(通过减掉DC基准)。然而,在这个模式中,还提供了AC抵消。组合器143的输出被提供给组合器142。组合器142对来自放大器161的抵消信号和接收信号进行组合,以便产生差值信号,该差值信号表示接收信号和来自高精度信号源的抵消信号之间的差值。这个差值信号与放大器160耦合,以便产生残留信号。然后,残留信号被提供给ADC 130。这个残留信号用于校正DC和AC分量两者,并且除非存在误差,否则该残留信号理论上为0。
结构10可以第三模式配置。在这个模式(即,“模式3”)中,提供有和没有信号抵消的并行、混合的捕获。由此,模式3提供适度的性能和高密度。在这个例子中,所有的通道12a-12n被配置为使用AC和DC信号抵消两者来提供信号捕获。这些通道以与模式2的通道12n类似的方式来进行配置。
但是,与其中抵消优选的是非常精确的模式2相比较而言,由于跨多个通道地使用同一AC抵消信号,因此模式3中的抵消无疑精确度较差。基于执行的测试,用于不同通道的SUT可能是不同的。因此,单一的AC抵消信号可能无法完全地校正所有的通道。
尽管如此,通过利用近似正确的抵消信号,模式3与模式1相比,实现了显著的精确度的改善。为了最好地使用模式3,应安排测试以便可以以合理精确度将公用AC抵消信号用于所有的通道。例如,可以选择抵消信号,以便最适于所有的通道,诸如用于所有使用的通道的理想抵消信号的中间值。因此,这个模式对于多点测试十分使用。在多点测试中,使用额定相同的激励来并行地同时测试不同但额定相同的装置。这些激励产生额定相同的响应(SUT),这些响应可以在每一通道以相对低的成本、相对高的性能及高密度得到测试。
放大器160的输入不必接近于0来使得通道在捕获精确度方面实现显著的改善。例如,通过以因数10来减少输入给放大器160的信号的幅度,为通道提供20dB的改善,否则是难于实现的。
尽管模式3对于所有通道只施加单一的AC抵消信号,但是通过对相应的DAC 91进行适当地编程,每个通道可以独立地提供一个不同的DC抵消信号(即,DC基准)。
通道12a-12n中的每个通道优选的是以比高精度源11的成本低的多的成本来提供。通过施加来自高精度源的抵消信号可获得这些通道的高精确度。因此,高精度信号源的成本被分布在多个通道上,以致减少了每个通道的总成本。
在最佳实施例中,放大器160和161具有可编程的增益。放大器160的增益优选的是为可变的,以便产生较大信号以输入ADC 130。如已知的那样,由于越大的信号就少受ADC的量化误差和噪音的影响,因此ADC在转换大信号时比在转换小信号时产生更准确的读数。因此,改变放大器160的增益,使得ADC能够以最好状态工作。放大器161的增益优选的是为可变的,以便将AC信号抵消的效用。
现在请参考图3,示出一个图表,其类似于图1的图表。这个图表示出可被配置为多个模式的同一测试器如何符合与性能、成本和密度有关的不同标准。当以模式1进行测试时,提供了一种低成本、高密度仪器。当以模式2配置测试器时,实现了一种高精度和低密度测试器。在模式3中,配置了一种适度精确、高密度测试器。因此,可以将本测试系统配置为多个模式,并且以不同的成本、密度和性能级别提供多种功能。
在已描述了本发明的最佳实施例之后,对于本领域普通的技术人员将清楚的是可以使用包含这些原理的其他具体实施例。例如,在此公开的具体实施例包括提供信号源和捕获功能两者的通道。但是,替换的是,通道也可以只提供捕获功能。
如所示和所述的那样,DAC 91提供DC基准,以便以每个通道为基础,单独地抵消SUT中的DC偏移。替换的是,可以提供单一的DC源,以便一同调整所有通道的DC基准。例如,可以将DC信号源组合到高精度源11中,该高精度源11然后将可校正SUT的AC和DC分量两者。然而,应注意的是,这个配置并不是优选的,这是因为逐通道的抵消要比对所有通道进行的单一抵消更灵活。
另外,上述说明指示了结构10的三种不同的操作模式。但是,应理解,这些模式没必要互相排斥。例如,某一通道可以模式1(没有AC抵消)工作,而一个或多个通道同时以模式2(具有精确的AC抵消)工作。通过施加在模式2中供通道使用的同一抵消信号),其他通道可以同时地以模式3(具有近似的AC抵消)工作。因此,该结构的不同通道可同时地以不同模式操作。
通过提供通道可与之选择性地连接的一个或多个附加的高精度源11,尽管产生了附加成本,但是可以实现附加的灵活性。尽管产生了额外成本,但是只要通道的数量显著地超过了高精度源的数量,就可保持本发明的经济优势。可以将每个通道分配给一个特定的高精度源,或者可以更大的灵活性将通道可切换地连接到不同的源。
因此,本发明应局限于所描述的具体实施例,而是应仅由附加权利要求书的精神和范围来限定。
Claims (16)
1.一种用于自动测试设备的测试结构,包括:
高精度抵消信号源;以及
多个源/捕获通道,
其中,所述多个源/捕获通道的每一个包括:
输入节点,配置为从待测部件接收待测信号,
组合器,具有第一输入、第二输入和输出,所述第一输入耦合到所述输入节点,以及
开关,具有耦合到所述高精度抵消信号源的一端和耦合到所述组合器的所述第二输入的另一端,
其中,所述开关可以在第一位置操作以从所述高精度抵消信号源提供高精度抵消信号到所述组合器,以及可以在第二位置操作以不提供来自所述高精度抵消信号源的高精度抵消信号。
2.根据权利要求1所述的测试结构,其中,所述测试结构具有第二模式,在所述第二模式中,对于所述多个源/捕获通道中的一个及仅仅一个,在所述第一位置操作所述开关。
3.根据权利要求2所述的测试结构,其中,所述测试结构具有第一模式,在所述第一模式中,对于所述多个源/捕获通道中的所有源/捕获通道,在所述第二位置操作所述开关。
4.根据权利要求3所述的测试结构,其中,所述测试结构还具有第三模式,在所述第三模式中,对于所述多个源/捕获通道中的多于一个的源/捕获通道,在所述第一位置操作所述开关。
5.根据权利要求3所述的测试结构,其中所述高精度抵消信号源包括数模转换器。
6.根据权利要求3所述的结构,所述系统还包括外部调整装置,其耦合在所述高精度抵消信号源和所述多个源/捕获通道之间。
7.根据权利要求3所述的结构,其中所述多个源/捕获通道中的每一个还包括捕获模数转换器,该捕获模数转换器被耦合到所述组合器的所述输出。
8.根据权利要求7所述的结构,其中所述多个源/捕获通道中的每一个还包括放大器,所述放大器串联耦合在所述组合器的所述输出与所述模数转换器的输入之间。
9.根据权利要求8所述的结构,其中,所述放大器是可变增益放大器。
10.根据权利要求3所述的结构,其中,所述多个源/捕获通道中的每一个还包括:
输出节点,配置为提供输出信号到所述待测部件;以及输出放大器,所述输出放大器具有耦合到所述高精度抵消信号源的输入以及耦合到所述输出节点的输出。
11.根据权利要求3所述的结构,其中,所述多个源/捕获通道中的每一个还包括:
输出节点,配置为提供输出信号到所述待测部件;以及
数模转换器,具有耦合到所述输出节点的输出。
12.一种可重新配置的用于自动测试设备的测试结构,包括:
高精度抵消信号源,用于提供高精度抵消信号;以及
多个通道,每个所述通道包括开关装置,该开关装置使得能够将所述高精度抵消信号耦合到所述通道,其中每个所述通道可配置为多个模式,所述模式中的每个模式提供与所述模式中的另一个不同级别的精确度。
13.根据权利要求12所述的结构,其中所述多个模式包括第一模式,其中每个通道被配置为执行多次捕获,每个通道包括:
第一组合器,接收待测信号和基准信号,以及提供第一组合器输出信号;
第二组合器,接收所述第一组合器输出信号并提供第二组合器输出信号;以及
放大器,接收所述第二组合器输出信号并将残留信号提供给模数转换器。
14.根据权利要求12所述的结构,其中所述多个模式包括第二模式,其中所述多个通道的一个通道被配置为使用信号抵消执行捕获,被配置为使用信号抵消执行捕获的通道包括:
第一组合器,接收待测信号和基准信号,以及提供第一组合器输出信号;
第二组合器,从所述高精度抵消信号源接收高精度抵消信号,接收所述第一组合器输出信号以及提供第二组合器输出信号;以及
放大器,接收所述第二组合器输出信号并将残留信号提供给模数转换器。
15.根据权利要求12所述的结构,其中所述多个模式包括第三模式,其中所述多个通道的每个通道被配置为使用信号抵消执行捕获,每个通道包括:
第一组合器,接收待测信号和基准信号,以及提供第一组合器输出信号;
第二组合器,从所述高精度抵消信号源接收高精度抵消信号,接收所述第一组合器输出信号以及提供第二组合器输出信号;以及
放大器,接收第二组合器输出信号并将残留信号提供给模数转换器。
16.根据权利要求14所述的结构,其中所述第二模式还包括所述多个通道中除了被配置为使用信号抵消执行捕获的一个通道之外的、被配置为执行多次捕获的剩余通道,所述剩余通道中的每个通道包括:
第一组合器,接收待测信号和基准信号,以及提供第一组合器输出信号;
第二组合器,接收所述第一组合器输出信号并提供第二组合器输出信号;以及
放大器,接收所述第二组合器输出信号并将残留信号提供给所述模数转换器。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US10/749,704 US7230553B2 (en) | 2003-12-31 | 2003-12-31 | Parallel source/capture architecture |
US10/749704 | 2003-12-31 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN1797020A CN1797020A (zh) | 2006-07-05 |
CN100529782C true CN100529782C (zh) | 2009-08-19 |
Family
ID=34574794
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNB2004101049045A Active CN100529782C (zh) | 2003-12-31 | 2004-12-30 | 并行源/捕获结构 |
Country Status (6)
Country | Link |
---|---|
US (1) | US7230553B2 (zh) |
EP (1) | EP1550878A1 (zh) |
JP (1) | JP4392342B2 (zh) |
CN (1) | CN100529782C (zh) |
SG (1) | SG113007A1 (zh) |
TW (1) | TWI272400B (zh) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20090237209A1 (en) * | 2008-03-20 | 2009-09-24 | Brian William Seal | Communicating keychain |
US7969171B1 (en) * | 2010-01-06 | 2011-06-28 | General Electric Company | Test circuit and system |
WO2021262457A2 (en) | 2020-06-12 | 2021-12-30 | Analog Devices International Unlimited Company | Self-calibrating polymer nano composite (pnc) sensing element |
DE112021005751T5 (de) * | 2020-10-27 | 2023-08-17 | Analog Devices, Inc. | Drahtlosintegritätserfassungsbeschaffungsmodul |
Family Cites Families (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4189778A (en) * | 1977-10-31 | 1980-02-19 | Uriel Vogel | Method and instrumentation for the measurement of parameters of system devices |
JPS58200170A (ja) | 1982-05-17 | 1983-11-21 | Oki Electric Ind Co Ltd | 消費電流測定回路 |
US5659312A (en) * | 1996-06-14 | 1997-08-19 | Logicvision, Inc. | Method and apparatus for testing digital to analog and analog to digital converters |
US6449568B1 (en) * | 1998-02-27 | 2002-09-10 | Eni Technology, Inc. | Voltage-current sensor with high matching directivity |
US6271781B1 (en) * | 1998-06-10 | 2001-08-07 | Lockheed Martin Corporation | Nonlinear filter correction of multibit ΣΔ modulators |
US6449741B1 (en) * | 1998-10-30 | 2002-09-10 | Ltx Corporation | Single platform electronic tester |
JP3968946B2 (ja) | 2000-03-28 | 2007-08-29 | ヤマハ株式会社 | 半導体集積回路試験装置、半導体集積回路試験装置の校正方法及び記録媒体 |
JP2002296329A (ja) * | 2001-03-30 | 2002-10-09 | Agilent Technologies Japan Ltd | 集積回路の試験装置 |
US6667702B2 (en) * | 2001-04-27 | 2003-12-23 | Rohm Co., Ltd | Semiconductor device having DACs and method of testing such semiconductor device |
US6700514B2 (en) * | 2002-03-14 | 2004-03-02 | Nec Corporation | Feed-forward DC-offset canceller for direct conversion receiver |
US6642874B1 (en) * | 2002-10-11 | 2003-11-04 | Realtek Semiconductor Corp. | Sigma-delta data conversion employing quantization error feedback |
DE112004001455B4 (de) * | 2003-08-07 | 2020-04-23 | Intersil Americas LLC | Verfahren und System zum Löschen von Übersprechen |
US6919833B2 (en) * | 2003-09-04 | 2005-07-19 | Regan N. Mills | Parallel converter topology for reducing non-linearity errors |
US7265694B2 (en) * | 2004-03-25 | 2007-09-04 | Texas Instruments Incorporated | System and method for successive approximation |
-
2003
- 2003-12-31 US US10/749,704 patent/US7230553B2/en active Active
-
2004
- 2004-12-21 TW TW093139806A patent/TWI272400B/zh active
- 2004-12-22 SG SG200407645A patent/SG113007A1/en unknown
- 2004-12-23 EP EP04030707A patent/EP1550878A1/en not_active Withdrawn
- 2004-12-28 JP JP2004379858A patent/JP4392342B2/ja active Active
- 2004-12-30 CN CNB2004101049045A patent/CN100529782C/zh active Active
Also Published As
Publication number | Publication date |
---|---|
TWI272400B (en) | 2007-02-01 |
EP1550878A1 (en) | 2005-07-06 |
JP4392342B2 (ja) | 2009-12-24 |
US20050149807A1 (en) | 2005-07-07 |
TW200535438A (en) | 2005-11-01 |
US7230553B2 (en) | 2007-06-12 |
SG113007A1 (en) | 2005-07-28 |
CN1797020A (zh) | 2006-07-05 |
JP2005195592A (ja) | 2005-07-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100421277B1 (ko) | Rf신호자동테스트장치용아키텍쳐 | |
CN103323693B (zh) | 用于测试电力工程测试对象的测试装置、测试系统及方法 | |
US8138778B1 (en) | Apparatus for high density low cost automatic test applications | |
CN100585417C (zh) | 具有受控相等时间延迟的隔离缓冲器 | |
EP2405675B1 (en) | Speaker impedance measurement | |
US6768349B2 (en) | Multiple-output arbitrary waveform generator and mixed lsi tester | |
CN100529782C (zh) | 并行源/捕获结构 | |
CN112816784A (zh) | 电阻测试电路及系统 | |
US7343538B2 (en) | Programmable multi-function module for automatic test equipment systems | |
Park et al. | Parallel loopback test of mixed-signal circuits | |
Scandurra et al. | Configurable low noise amplifier for voltage noise measurements | |
CN115290949A (zh) | 模拟前端芯片和示波器 | |
JP2009156580A (ja) | 入力容量測定回路 | |
Blanco et al. | Transceiver ASIC in HVCMOS technology for 3D ultrasound computer tomography | |
CN107908180B (zh) | 一种用于分布式控制系统测试的信号调理装置及方法 | |
CN210839494U (zh) | 一种衰减系数可选的模拟电路 | |
JP2010276346A (ja) | 任意波形発生装置 | |
CN110389262B (zh) | 测量结构 | |
CN114460416A (zh) | 一种线路负载及故障检测装置和检测方法 | |
US6768960B2 (en) | System for and method of performing device-oriented tests | |
CN102412952A (zh) | 一种具有串扰消除的多通道模拟模块及其控制方法 | |
Lim et al. | Implementation of a 32-Channel Low-cost Low Current Measuring Circuit using Analog Devices ADA4530-1 on Automated Test Equipment for Parallel Leakage Current Test on Semiconductor Switch Test Platform Conversion | |
CN117269709A (zh) | 一种smu板卡集成浮地高压输出电路和输出控制方法 | |
Fora et al. | Analog signal processing solutions for particle physics detectors: Upgrade of the LHCb calorimeter electronics | |
JP4207107B2 (ja) | Icテスタ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |