CN102692593A

CN102692593A - 一种提高快速Id-Vg测试精度的测试系统

Info

Publication number: CN102692593A
Application number: CN2012101842031A
Authority: CN
Inventors: 王晨; 卢红亮; 孙清清; 周鹏; 王鹏飞; 张卫
Original assignee: Fudan University
Current assignee: Fudan University
Priority date: 2012-06-06
Filing date: 2012-06-06
Publication date: 2012-09-26

Abstract

本发明属于晶体管可靠性测试技术领域，具体为一种提高快速I_d-V_g测试精度的测试系统，其特征在于：在原I_d-V_g测试系统中，将原有的高频探针上添加一个50Ω的片状电阻，组成一个高频信号加载探针；在原有的电源探针上添加一个10μF的片状电容器，组成一个新的电源探针。本发明系统可用于高性能低功耗MOSFETs晶体管中精确快速的I_d-V_g测试，本发明操作简单、几乎零成本，但是效果显著，测试精确，适用于高电流性能MOSFETs晶体管上高介电常数栅介质可靠性方面的研究。

Description

一种提高快速Id-Vg测试精度的测试系统

技术领域

本发明属于晶体管可靠性测试技术领域，具体涉及一种用于研究以高介电常数材料(high-k)为栅介质的高性能低功耗MOSFET晶体管的测试电路。

背景技术

四十多年来，Si MOSFET工艺一直是晶体管器件所采用的主要CMOS工艺。遵循摩尔定律，通过不断缩小器件尺寸来提高晶体管密度和集成电路的性能。当器件特征尺寸缩小到纳米尺度后，栅介质厚度也逐渐减小到接近1 nm，关态漏电、功耗密度增大、迁移率退化等因素使器件性能恶化。要实现器件的进一步等比例缩小，必须通过采用新的材料、工艺或新的器件结构来解决现存制约发展的因素，才能提高晶体管的性能。目前一个重要的技术手段就是采用high-k材料取代传统的SiO₂来制作栅介质层，另外一个重要方面就是采取措施提高沟道内载流子迁移率，以弥补沟道高掺杂引起库仑相互作用更显著及栅介质变薄引起有效电场强度提高和界面散射增强等因素带来的迁移率退化。因此，新的衬底沟道材料是现阶段CMOS技术发展的重要发展方向之一，主要包括III-V族半导体、Ge、石墨烯、各种纳米管、线等结构。

然而，目前半导体器件可靠性研究的主要问题，偏压温度致不稳定性、高介质栅材料缺陷研究在上述基于高载流子迁移率的沟道材料的MOSFETs器件上，无一不与载流子被high-k介质缺陷快速捕获的活动相关。实际上，载流子被栅介质氧化层或界面缺陷快速捕获而导致的载流子复合问题是影响MOSFET性能的一个非常重要的因素，例如阈值电压的不稳定性、沟道载流子迁移率变差等。

根据界面陷阱与表面载流子能量位置的差距，一般认为界面陷阱捕获释放载流子时间（反比于捕获界面系数）大约在纳秒至微秒级。由界面陷阱推及高介电氧化层陷阱，其捕获释放载流子的时间大约在微秒级以上。传统的直流电流电压测试方法通过线性扫描电压测得对应的电流信号从而获得完整的电流-电压（I-V）信息。尽管仪器本身的时钟设置有很大差别，但是通常这一测试过程需要大约几秒钟。因此，直流电流电压测试方法难以完整反映出高工作电流性能的MOSFET器件中载流子与各种陷阱之间的传输活动。因而，急切需要通过可靠快速的测试系统获得准确的载流子活动信息。

利用快速I_d-V_g（器件的转移特性曲线）的方法来测试high-k介质层的陷阱很早就已经被提出来，有大量的文献采用此方法研究陷阱的快态以及慢态反应。快速I_d-V_g一般在MOSFET器件的栅极加载一个快速转换的脉冲信号。当栅极电压从低电平向高电平转换的过程中，由于时间足够短，器件沟道表面的电子还来不及被栅介质的陷阱捕获，从而获得沟道材料的本征电流特性。随着栅极电压转为高电平，栅介质的陷阱逐渐捕获了沟道电子且趋于稳定状态时，沟道表面电势因此而受到影响，使得沟道电流逐渐减小直至趋于稳定。

然而，关于此方法的不足，尤其是应用于大面积的超高性能器件（如基于III-V族半导体、Ge、石墨烯、各种纳米管、线结构等MOSFETs器件）测量时，将会存在传输线阻抗匹配和旁路电容的选择等问题。如果不对这些情况加以分析，而直接应用此方法往往会造成比较严重的误差，难以区分各种缺陷对器件性能的影响，有时甚至会得出错误的结论。为此，本发明方法提出了一种提高快速I_d-V_g测试精度的测试系统，设计了两种探针，实现了高速脉冲信号传输的终端匹配阻抗，并保证高频信号传输时电源电压信号的无误差加载。

发明内容

本发明的目的在于提供一种精确测量高速MOSFET器件I_d-V_g特性的测试系统。

本发明超高速I_d-V_g测试系统，针对在实际器件高频测试时的两个主要问题提出了解决方法。第一，设计一个高频信号加载探针，解决了栅极脉冲信号传输时的阻抗匹配问题，第二，设计了一个电源探针消除了电源电压的匹配效应。具体如下：

（1）阻抗匹配在高频设计中是一个常用的概念，能够使得所有高频的信号皆能传输至负载点，不会有信号反射回到源点。当信号频率大于100 MHz时，信号波长与电缆长度相当、甚至更小时，所有的电路必须要以高频电路对待——即要考虑传输线理论和双轴线的50 Ω阻抗匹配等问题。为了解决输线阻抗匹配的问题，在原系统的通常高频探针上添加了一个50 Ω的片状电阻，制成了一个高频信号加载探针，使得几乎所有的输入电压信号都能得到完全传输；

（2）旁路电容的选择在高频电路测试中是非常重要的，需要尽可能给所有频率的信号提供一条最低电抗的路径。因为在脉冲信号中，不仅仅有快速变换的上下升沿，还有较长时间的脉冲宽度，这样一个脉冲信号中就包含了相当频带宽度的信号。也就是说，除了电线本身的电抗，还要考虑旁路电容本身的容抗。通过分析回路容抗和感抗随频率变化的关系，以及旁路电容对整个回路谐振效应的影响，在原系统的通常的电源探针上添加了一个10 μF的片状电容器，制成了一个新的电源探针。

本发明具有以下优点：

（1）自制的高频信号加载探针和电源探针简单可靠，易于在探针台系统上实现，效果非常显著，成本却几乎为零。

（2）具有普适性，可以广泛用于高频电路的精确测试。

附图说明

图1 本发明超高速I_d-V_g的测试方法的测试系统。

图2 本发明超高速I_d-V_g的测试方法的50 Ω高频信号加载探针、10 μF电源探针的示意图。

图3本发明超高速I_d-V_g的测试方法的信号阻抗和电源匹配效应修正的效果示意图。

图中标号：101为脉冲发生器，102为电源电压，103为MOSFET晶体管，104为Op放大器，105为数字示波器，106为高频信号加载探针，107电源探针，108为漏电流信号，109为电压信号，110为公共地。

具体实施方式

下面参考附图描述本发明的实施方式。后面的描述中，相同的附图标记表示相同的组件，对其重复描述将省略。

首先，描述本发明的电路设计。图1表示本发明的电路结构。脉冲发生器101产生的信号经过高频信号加载探针106后，提供合适的栅电压脉冲信号至高性能的MOSFET晶体管103上。数字示波器105的带宽为1 GHz。为了在纳秒级快速上升或下降沿采集到足够多的数据点，示波器105采样速率设置为4 GS/s。栅电压脉冲信号的上升沿、下降沿时间以及占空比都是可调的。电源电压102经过电源探针107在MOSFET晶体管103上加载需要的电压信号。MOS晶体管103对应的漏电流信号108经过一个Op放大器104无失真放大滤波后转化成电压信号109，输入至数字示波器105。同时脉冲发生器101发出的栅电压脉冲信号也输入至示数字波器105作为背景信号。在整个电路系统中建立了公共地110。在电路连接时，保证Op放大器104漏极电势与公共地110保持一致。

图2给出了50 Ω高频信号加载探针或者10 μF电源探针示意图。50 Ω片状电阻或者10μF 片状电容113一端接触探针上大片的金属接触面111，一端接触探针针芯112。采用焊锡技术确保接触良好。制作50 Ω高频信号加载探针时，利用欧姆表测量探针上金属接触面111和探针针芯112之间的电阻为50Ω；制作10 μF电源探针时，采用电容测试仪测量探针上金属接触面积111和探针针芯112之间的电容为10 μF。

图3给出了阻抗、电源匹配修正前后的对比效果。测试MOS晶体管103为Al₂O₃/In_0.53Ga_0.47As NMOSFETs，栅长为 2 μm，栅宽为100 μm。栅极脉冲电压信号V_g ，如图3深蓝色曲线所示，低电平为-1 V，高电平为 4 V，上升沿下降沿为100 ns，周期为1 μs，占空比为50%。绿色曲线是电源电压102为 -50 mV时的沟道电流信号，红色曲线是电源电压102为0 V时测得的位移电流信号。很明显，相比测得的沟道电流信号109，测得的沟道电流信号109失真非常严重，在整个上升沿中，信号109上升到不到一半的时候，其上升的速度迅速变低，突然转为缓慢上升的趋势，导致在上升过程中有一个大的凹陷；并且在V_g到达高电平时，电流仍然未达到稳定状态。这正是电源匹配效应的表现：源电压102供应不足而抑制电流正常快速上升的现象。使用本发明设计的电源探针并且对阻抗进行修正以后，如图粉色曲线所示，电流信号109曲线上升迅速，曲线正如MOSFET转移特性曲线形状，并且几乎在栅电压达到最高值时达到电流稳定状态。从而证实了阻抗和电源匹配效应修正的效果。

上述实施例只是本发明的举例，尽管为说明目的公开了本发明的最佳实施例和附图，但是本领域的技术人员可以理解:在不脱离本发明及所附的权利要求的精神和范围内，各种替换、变化和修改都是可能的。因此，本发明不应局限于最佳实施例和附图所公开的内容。

Claims

1.一种提高快速I_d-V_g测试精度的测试系统，其特征在于：在原I_d-V_g测试系统中，将原有的高频探针上添加一个50 Ω的片状电阻，组成一个高频信号加载探针；在原有的电源探针上添加一个10 μF的片状电容器，组成一个新的电源探针。

2.根据权利要求1所述的提高快速I_d-V_g测试精度的测试系统，其特征在于：所述高频信号加载探针由一个50 Ω片状电阻，其一端接触原高频探针上大片的金属接触面，另一端接触原高频探针针芯而构成；所述新的电源探针由一个10 μF的片状电容器，其一端接触原电源探针上大片的金属接触面，另一端接触电源原探针针芯而构成。

3.一种用于提高快速I_d-V_g测试系统测试精度的高频信号加载探针，其特征在于将原有的高频探针上添加一个50 Ω的片状电阻而组成，所述50 Ω片状电阻的一端接触原高频探针上大片的金属接触面，另一端接触高频原探针针芯。

4.一种用于提高快速I_d-V_g测试系统测试精度的新的电源探针，其特征在于在原有的电源探针上添加一个10 μF的片状电容器而组成，所述10 μF的片状电容器的一端接触原电源探针上大片的金属接触面，另一端接触电源原探针针芯。