CN108198821A - 阵列基板及其制备方法、显示装置 - Google Patents

阵列基板及其制备方法、显示装置 Download PDF

Info

Publication number
CN108198821A
CN108198821A CN201711460896.1A CN201711460896A CN108198821A CN 108198821 A CN108198821 A CN 108198821A CN 201711460896 A CN201711460896 A CN 201711460896A CN 108198821 A CN108198821 A CN 108198821A
Authority
CN
China
Prior art keywords
electrode
layer
array substrate
drain electrode
semiconductor active
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201711460896.1A
Other languages
English (en)
Inventor
周志超
夏慧
陈梦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen China Star Optoelectronics Semiconductor Display Technology Co Ltd
Original Assignee
Shenzhen China Star Optoelectronics Semiconductor Display Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen China Star Optoelectronics Semiconductor Display Technology Co Ltd filed Critical Shenzhen China Star Optoelectronics Semiconductor Display Technology Co Ltd
Priority to CN201711460896.1A priority Critical patent/CN108198821A/zh
Priority to PCT/CN2018/073095 priority patent/WO2019127726A1/zh
Priority to US16/003,845 priority patent/US10319749B1/en
Publication of CN108198821A publication Critical patent/CN108198821A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明公开了一种阵列基板，包括形成于衬底基板上的像素结构，所述像素结构设置有晶体管区和像素区，所述像素结构包括：透明电极层，其包括数据线、源电极、漏电极和像素电极，所述源电极和漏电极位于晶体管区中并相互绝缘，所述数据线电性连接到漏电极，所述像素电极位于像素区中并电性连接到源电极；铜金属层，沉积在所述数据线和漏电极上；半导体有源层，形成在所述源电极和漏电极之间并分别连接所述源电极和漏电极；栅极绝缘层，覆设于所述透明电极层、铜金属层以及半导体有源层上；相互电性连接的栅极线和栅电极，形成于所述栅极绝缘层上。本发明还公开了如上所述阵列基板的制备方法以及包含该阵列基板的显示装置。

Description

阵列基板及其制备方法、显示装置
技术领域
本发明涉及平板显示技术领域,尤其涉及一种阵列基板及其制备方法，还涉及一种包含所述阵列基板的显示装置。
背景技术
平板显示装置具有机身薄、省电、无辐射等众多优点，得到了广泛的应用。现有的平板显示装置主要包括液晶显示装置(Liquid Crystal Display，LCD)及有机电致发光显示装置(Organic Light Emitting Display，OLED)。薄膜晶体管(Thin Film Transistor，TFT)阵列基板是是平板显示装置的重要组成部分，可形成在玻璃基板或塑料基板上。
在制造阵列基板的过程中，通过减少所使用的光罩(Mask)工艺的数量，可显著减少阵列基板的制造成本，进而能减少TFT-LCD的制造成本。现有技术中，制造阵列基板的工艺已从最初的7Mask技术发展为目前的4Mask技术，4个Mask分别用于形成：图案化的栅极、图案化的有源层及源/漏电极、像素电极过孔、图案化的像素电极。
另外，随着显示面板的分辨率升高和尺寸的增大，信号延迟现象将更加严重，降低布线电阻成为一项迫切的需求。铜(Cu)的导电性仅次于银(Ag)，而且原材料价格低廉，被认为是最有希望的低电阻率布线材料，现有技术中已有使用铜作为阵列基板上的布线材料。然而，使用铜作为阵列基板上的布线材料，其面临的一个问题是会增加光罩工艺的数量或者是增大光罩工艺的难度。因此，如何优化阵列基板的结构，使得可以在较为简单的工艺条件下实现使用铜作为布线材料，是业内一直在探索解决的问题。
发明内容
有鉴于此，本发明提供了一种阵列基板及其制备方法，通过对阵列基板的结构进行优化，使得可以在较为简单的工艺条件下实现使用铜作为布线材料。
为了实现上述目的，本发明采用了如下的技术方案：
一种阵列基板，包括形成于衬底基板上的像素结构，所述像素结构设置有晶体管区和像素区，其中，所述像素结构包括：
透明电极层，所述透明电极层包括数据线、源电极、漏电极和像素电极，所述源电极和漏电极位于所述晶体管区中并相互绝缘，所述数据线电性连接到所述漏电极，所述像素电极位于所述像素区中并电性连接到所述源电极；
铜金属层，沉积在所述数据线和所述漏电极上；
半导体有源层，形成在所述源电极和所述漏电极之间并分别连接所述源电极和所述漏电极；
栅极绝缘层，覆设于所述透明电极层、所述铜金属层以及所述半导体有源层上；
相互电性连接的栅极线和栅电极，形成于所述栅极绝缘层上，所述栅电极与所述半导体有源层具有相互重叠的部分。
其中，所述透明电极层的材料为ITO。
其中，所述半导体有源层的材料为碳纳米管。
其中，所述半导体有源层的材料为氧化物半导体材料。
其中，所述氧化物半导体材料选自ZnO、InZnO、ZnSnO、GaInZnO和ZrInZnO中的任意一种或两种以上。
其中，所述半导体有源层形成在所述源电极和所述漏电极之间，所述半导体有源层的一端延伸至所述铜金属层上以连接到所述漏电极，另一端延伸至所述源电极上以连接到所述源电极。
其中，所述栅极绝缘层的材料为SiOx或SiNx或两者的组合。
其中，所述栅极线和栅电极的材料为钼或钛或两者的组合。
本发明提供了一种如上所述的阵列基板的制备方法，其包括：
应用第一道光罩工艺，在衬底基板制备形成图形化的所述透明电极层；
应用电镀工艺，在所述数据线和所述漏电极上沉积形成所述铜金属层；
应用第二道光罩工艺，在所述衬底基板上制备形成图形化的所述半导体有源层；
在所述衬底基板上沉积形成栅极绝缘层，所述栅极绝缘层覆盖所述透明电极层、所述铜金属层以及所述半导体有源层；
应用第三道光罩工艺，在所述栅极绝缘层上制备形成图形化的所述栅极线和栅电极。
本发明还提供了一种显示装置，其包括如上所述的阵列基板。
本发明实施例中提供的阵列基板，使用铜材料作为一部分电极和信号线的布线材料，降低了布线电阻，提升了阵列基板的信号传输性能。另外，所述阵列基板可以通过三道光罩工艺即可制备获得，相比于现有技术减少了光罩工艺数量，降低了生产成本。
附图说明
图1是本发明实施例提供的阵列基板的平面结构示意图；
图2是如图1中沿X-X线的剖面示意图；
图3本发明实施例提供的阵列基板的制备方法的工艺流程图；
图4a-图4i本发明实施例的阵列基板的制备方法中，各个步骤得到的器件结构的示例性图示；
图5是本发明实施例提供的显示装置的结构示意图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚，下面结合附图对本发明的具体实施方式进行详细说明。这些优选实施方式的示例在附图中进行了例示。附图中所示和根据附图描述的本发明的实施方式仅仅是示例性的，并且本发明并不限于这些实施方式。
在此，还需要说明的是，为了避免因不必要的细节而模糊了本发明，在附图中仅仅示出了与根据本发明的方案密切相关的结构和/或处理步骤，而省略了与本发明关系不大的其他细节。
本实施例提供了一种阵列基板，参阅图1和图2，图1是本实施例提供的阵列基板的平面结构示意图，图2是如图1中沿X-X线的剖面示意图。所述阵列基板包括形成于衬底基板10上的像素结构11，所述像素结构11设置有晶体管区11a和像素区11b。其中，所述像素结构11包括图形化的透明电极层20、铜金属层30、图形化的半导体有源层40、栅极绝缘层50、图形化的栅极线60和栅电极70。
其中，所述透明电极层20形成在所述衬底基板10上，所述透明电极层20包括数据线21、源电极22、漏电极23和像素电极24。所述源电极22和所述漏电极23位于所述晶体管区11a中并相互绝缘，所述数据线21延伸至所述晶体管区11a中并电性连接到所述漏电极23，所述像素电极24位于所述像素区11b中并电性连接到所述源电极22。
所述铜金属层30沉积在所述数据线21和所述漏电极23上。
所述半导体有源层40形成在所述源电极22和所述漏电极23之间并分别连接所述源电极22和所述漏电极23。
所述栅极绝缘层50形成在所述衬底基板10上，所述栅极绝缘层50覆盖所述透明电极层20、所述铜金属层30以及所述半导体有源层40。需要说明的是，图1的平面结构图中未示出所述栅极绝缘层50。
所述栅极线60和所述栅电极70形成于所述栅极绝缘层50上，所述栅电极70位于所述晶体管区11a中并与所述半导体有源层40具有相互重叠的部分。
如上所述的阵列基板，其中，所述铜金属层30沉积在所述数据线21和所述漏电极23上，其作为所述数据线21和所述漏电极23布线结构的一部分，降低了数据线和漏电极的布线电阻，提升了阵列基板的信号传输性能。
其中，如图2所示，所述半导体有源层40形成在所述源电极22和所述漏电极23之间，所述半导体有源层40的一端延伸至所述铜金属层30上以连接到所述漏电极23，另一端延伸至所述源电极22上以连接到所述源电极22。需要说明的是，在薄膜晶体管的结构中，源电极和漏电极的位置是可以互换的，即，如上所述的阵列基板中，与所述数据线21连接的电极也可以是设置为源电极，与所述像素电极24连接的电极则设置为漏电极，此时，所述铜金属层30沉积在数据线和源电极上。
其中，所述透明电极层20的材料可以选择为ITO。所述半导体有源层40的材料可以选择为碳纳米管或氧化物半导体材料或者是其他半导体材料，例如非晶硅或多晶硅等。所述栅极绝缘层50的材料可以选择为SiOx或SiNx或两者的组合。所述栅极线60和栅电极70的材料可以选择为钼(Mo)或钛(Ti)或两者的结合。
优选的，所述半导体有源层40的材料选择为氧化物半导体材料，具体可以选自ZnO、InZnO、ZnSnO、GaInZnO和ZrInZnO中的任意一种或两种以上。
本实施例还提供了如上所述的薄膜晶体管阵列基板的制备方法，下面参阅图3以及图4a-图4i、并结合图1和图2介绍所述制备方法的工艺过程。如图3所示，所述制备方法包括步骤：
S10、如图4a和图4b所示，应用第一道光罩工艺，在衬底基板10制备形成图形化的所述透明电极层20。其中，图4b是图4a的平面结构示意图，图4a是如图4b中沿X-X线的剖面示意图。
具体地，首先提供衬底基板10并在所述衬底基板10上沉积透明导电薄膜，然后将所述透明导电薄膜图形化形成所述透明电极层20，包括图形化形成所述数据线21、源电极22、漏电极23和像素电极24。
S20、如图4c和图4d所示，应用电镀工艺，在所述数据线21和所述漏电极23上沉积形成所述铜金属层30。其中，图4d是图4c的平面结构示意图，图4c是如图4d中沿X-X线的剖面示意图。
具体地，针对所述数据线21和所述漏电极23进行铜金属电镀，在所述数据线21和所述漏电极23的顶面和侧面获得铜镀层，形成所述铜金属层30。
S30、如图4e和图4f所示，应用第二道光罩工艺，在所述衬底基板10上制备形成图形化的所述半导体有源层40。其中，图4f是图4e的平面结构示意图，图4e是如图4f中沿X-X线的剖面示意图。
具体地，首先在所述衬底基板10上沉积半导体薄膜，然后将所述半导体薄膜图形化形成所述半导体有源层40。其中，所述半导体有源层40形成在所述源电极22和所述漏电极23之间，所述半导体有源层40的一端延伸至所述铜金属层30上以连接到所述漏电极23，另一端延伸至所述源电极22上以连接到所述源电极22。
S40、如图4g所示，在所述衬底基板10上沉积形成栅极绝缘层50。具体地，可以使用化学气相沉积工艺制备获得所述栅极绝缘层50，所述栅极绝缘层50覆盖所述透明电极层20、铜金属层30以及半导体有源层40。
S50、如图4h和图4i所示，应用第三道光罩工艺，在所述栅极绝缘层50上制备形成图形化的所述栅极线60和栅电极70。其中，图4i是图4h的平面结构示意图，图4h是如图4i中沿X-X线的剖面示意图。
具体地，首先在所述栅极绝缘层50沉积导电金属薄膜，然后将所述导电金属薄膜图形化形成所述栅极线60和栅电极70，最后形成如图1和图2所示的阵列基板。需要说明的是，图4i的平面结构图中未示出所述栅极绝缘层50。
如上所述的阵列基板的制备方法，采用光罩工艺(构图工艺)与电镀工艺相结合，通过三道光罩工艺即可制备获得包含铜材料布线结构的阵列基板，相比于现有技术减少了光罩工艺数量，在较为简单的工艺条件下实现使用铜作为布线材料，降低了生成成本。
本实施例还提供了一种显示装置，其中采用了本发明实施例提供的薄膜晶体管阵列基板。具体地，本实施例提供的显示装置为液晶显示装置为例，参阅图5，所述液晶显示装置包括液晶面板100及背光模组200，所述液晶面板100与所述背光模组200相对设置，所述背光模组200提供显示光源给所述液晶面板100，以使所述液晶面板100显示影像。其中，液晶面板100包括相对设置的阵列基板101和滤光基板102，还包括位于阵列基板101和滤光基板102之间的液晶层103。其中，阵列基板101即采用了本发明实施例提供的阵列基板。
综上所述，本发明实施例提供的阵列基板，使用铜材料作为一部分电极和信号线的布线材料，降低了布线电阻，提升了阵列基板的信号传输性能。另外，所述阵列基板可以通过三道光罩工艺即可制备获得，相比于现有技术减少了光罩工艺数量，降低了生产成本。
需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
以上所述仅是本申请的具体实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本申请原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本申请的保护范围。

Claims (10)

1.一种阵列基板，包括形成于衬底基板上的像素结构，所述像素结构设置有晶体管区和像素区，其特征在于，所述像素结构包括：
透明电极层，所述透明电极层包括数据线、源电极、漏电极和像素电极，所述源电极和漏电极位于所述晶体管区中并相互绝缘，所述数据线电性连接到所述漏电极，所述像素电极位于所述像素区中并电性连接到所述源电极；
铜金属层，沉积在所述数据线和所述漏电极上；
半导体有源层，形成在所述源电极和所述漏电极之间并分别连接所述源电极和所述漏电极；
栅极绝缘层，覆设于所述透明电极层、所述铜金属层以及所述半导体有源层上；
相互电性连接的栅极线和栅电极，形成于所述栅极绝缘层上，所述栅电极与所述半导体有源层具有相互重叠的部分。
2.根据权利要求1所述的阵列基板，其特征在于，所述透明电极层的材料为ITO。
3.根据权利要求1或2所述的阵列基板，其特征在于，所述半导体有源层的材料为碳纳米管。
4.根据权利要求1或2所述的阵列基板，其特征在于，所述半导体有源层的材料为氧化物半导体材料。
5.根据权利要求4所述的阵列基板，其特征在于，所述氧化物半导体材料选自ZnO、InZnO、ZnSnO、GaInZnO和ZrInZnO中的任意一种或两种以上。
6.根据权利要求1所述的阵列基板，其特征在于，所述半导体有源层形成在所述源电极和所述漏电极之间，所述半导体有源层的一端延伸至所述铜金属层上以连接到所述漏电极，另一端延伸至所述源电极上以连接到所述源电极。
7.根据权利要求1所述的阵列基板，其特征在于，所述栅极绝缘层的材料为SiOx或SiNx或两者的组合。
8.根据权利要求1所述的阵列基板，其特征在于，所述栅极线和栅电极的材料为钼或钛或两者的组合。
9.一种如权利要求1-8任一所述的阵列基板的制备方法，其特征在于，包括：
应用第一道光罩工艺，在衬底基板制备形成图形化的所述透明电极层；
应用电镀工艺，在所述数据线和所述漏电极上沉积形成所述铜金属层；
应用第二道光罩工艺，在所述衬底基板上制备形成图形化的所述半导体有源层；
在所述衬底基板上沉积形成栅极绝缘层，所述栅极绝缘层覆盖所述透明电极层、所述铜金属层以及所述半导体有源层；
应用第三道光罩工艺，在所述栅极绝缘层上制备形成图形化的所述栅极线和栅电极。
10.一种显示装置，其特征在于，包括权利要求1-8任一所述的阵列基板。
CN201711460896.1A 2017-12-28 2017-12-28 阵列基板及其制备方法、显示装置 Pending CN108198821A (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201711460896.1A CN108198821A (zh) 2017-12-28 2017-12-28 阵列基板及其制备方法、显示装置
PCT/CN2018/073095 WO2019127726A1 (zh) 2017-12-28 2018-01-17 阵列基板及其制备方法、显示装置
US16/003,845 US10319749B1 (en) 2017-12-28 2018-06-08 Array substrate, fabricating method for the same and display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201711460896.1A CN108198821A (zh) 2017-12-28 2017-12-28 阵列基板及其制备方法、显示装置

Publications (1)

Publication Number Publication Date
CN108198821A true CN108198821A (zh) 2018-06-22

Family

ID=62585237

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201711460896.1A Pending CN108198821A (zh) 2017-12-28 2017-12-28 阵列基板及其制备方法、显示装置

Country Status (2)

Country Link
CN (1) CN108198821A (zh)
WO (1) WO2019127726A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110233154A (zh) * 2018-11-26 2019-09-13 友达光电股份有限公司 元件基板
WO2020258023A1 (en) * 2019-06-25 2020-12-30 Boe Technology Group Co., Ltd. Array substrate, display apparatus, and method of fabricating array substrate

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101051644A (zh) * 2006-04-06 2007-10-10 三星电子株式会社 薄膜晶体管基板及其制造方法
CN102148196A (zh) * 2010-04-26 2011-08-10 北京京东方光电科技有限公司 Tft-lcd阵列基板及其制造方法
CN102903675A (zh) * 2012-10-12 2013-01-30 京东方科技集团股份有限公司 一种tft阵列基板、制作方法及显示装置

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100333180B1 (ko) * 1998-06-30 2003-06-19 주식회사 현대 디스플레이 테크놀로지 Tft-lcd제조방법
KR101183361B1 (ko) * 2006-06-29 2012-09-14 엘지디스플레이 주식회사 액정 표시 장치용 어레이 기판 및 그 제조 방법
CN102646792B (zh) * 2011-05-18 2015-07-22 京东方科技集团股份有限公司 有机薄膜晶体管阵列基板及其制备方法
CN102637636A (zh) * 2011-08-24 2012-08-15 京东方科技集团股份有限公司 有机薄膜晶体管阵列基板及其制作方法和显示装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101051644A (zh) * 2006-04-06 2007-10-10 三星电子株式会社 薄膜晶体管基板及其制造方法
CN102148196A (zh) * 2010-04-26 2011-08-10 北京京东方光电科技有限公司 Tft-lcd阵列基板及其制造方法
CN102903675A (zh) * 2012-10-12 2013-01-30 京东方科技集团股份有限公司 一种tft阵列基板、制作方法及显示装置

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110233154A (zh) * 2018-11-26 2019-09-13 友达光电股份有限公司 元件基板
WO2020258023A1 (en) * 2019-06-25 2020-12-30 Boe Technology Group Co., Ltd. Array substrate, display apparatus, and method of fabricating array substrate
CN112437985A (zh) * 2019-06-25 2021-03-02 京东方科技集团股份有限公司 阵列基板、显示器装置和制造阵列基板的方法
CN112437985B (zh) * 2019-06-25 2024-02-13 京东方科技集团股份有限公司 阵列基板、显示器装置和制造阵列基板的方法

Also Published As

Publication number Publication date
WO2019127726A1 (zh) 2019-07-04

Similar Documents

Publication Publication Date Title
CN104217994B (zh) 一种薄膜晶体管阵列基板及其制备方法、显示装置
CN107482064B (zh) 薄膜晶体管及其制作方法以及阵列基板
CN106816473A (zh) 薄膜晶体管及其制备方法、阵列基板和显示装置
CN102033343B (zh) 阵列基板及其制造方法
CN105452949B (zh) 半导体装置、显示装置和半导体装置的制造方法
CN105870125A (zh) 显示装置
CN102315165B (zh) 边缘电场型液晶显示器阵列基板及其制造方法
CN102820319A (zh) 氧化物薄膜晶体管及其制造方法
CN103872060B (zh) 阵列基板及其制造方法
CN105956584A (zh) 指纹识别模组及其制作方法和驱动方法、显示装置
CN109326609A (zh) 一种阵列基板及其制作方法
CN109273365A (zh) 薄膜晶体管的制备方法、薄膜晶体管及显示面板
CN105470196A (zh) 薄膜晶体管、阵列基板及其制造方法、和显示装置
CN106847868A (zh) 一种全屏指纹识别和触控一体的amoled显示器
CN206348571U (zh) 一种阵列基板、显示面板及显示装置
CN110416257A (zh) 显示面板背板结构、其制备方法及顶发射型显示面板
CN109638050A (zh) 显示面板及其制作方法
CN106298815A (zh) 薄膜晶体管及其制作方法、阵列基板和显示装置
CN107591413A (zh) 一种tft基板的制备方法、tft基板以及oled显示面板
CN113629070B (zh) 阵列基板、阵列基板的制作方法及显示面板
CN108336027A (zh) 一种阵列基板、oled显示面板及oled显示器
CN108198821A (zh) 阵列基板及其制备方法、显示装置
CN100590854C (zh) 像素结构及其制造方法
CN102956715B (zh) 一种薄膜晶体管及其制作方法、阵列基板和显示装置
CN108039353A (zh) 阵列基板及其制备方法、显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20180622

WD01 Invention patent application deemed withdrawn after publication