KR101357042B1 - 액정표시장치의 제조방법 - Google Patents
액정표시장치의 제조방법 Download PDFInfo
- Publication number
- KR101357042B1 KR101357042B1 KR1020070024185A KR20070024185A KR101357042B1 KR 101357042 B1 KR101357042 B1 KR 101357042B1 KR 1020070024185 A KR1020070024185 A KR 1020070024185A KR 20070024185 A KR20070024185 A KR 20070024185A KR 101357042 B1 KR101357042 B1 KR 101357042B1
- Authority
- KR
- South Korea
- Prior art keywords
- pattern
- forming
- electrode
- film
- substrate
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 108
- 239000004973 liquid crystal related substance Substances 0.000 title claims abstract description 37
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 20
- 239000010408 film Substances 0.000 claims abstract description 142
- 239000002184 metal Substances 0.000 claims abstract description 76
- 229910052751 metal Inorganic materials 0.000 claims abstract description 76
- 239000000758 substrate Substances 0.000 claims abstract description 62
- 238000005530 etching Methods 0.000 claims abstract description 34
- 239000010409 thin film Substances 0.000 claims abstract description 23
- 239000004065 semiconductor Substances 0.000 claims abstract description 13
- 229920002120 photoresistant polymer Polymers 0.000 claims description 40
- 238000004380 ashing Methods 0.000 claims description 11
- 238000002161 passivation Methods 0.000 claims description 8
- 230000001681 protective effect Effects 0.000 claims description 3
- 230000015572 biosynthetic process Effects 0.000 claims description 2
- 230000005684 electric field Effects 0.000 description 7
- 238000000059 patterning Methods 0.000 description 5
- 238000002834 transmittance Methods 0.000 description 4
- 238000000206 photolithography Methods 0.000 description 3
- 229910000838 Al alloy Inorganic materials 0.000 description 2
- 229910001182 Mo alloy Inorganic materials 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- 229910021417 amorphous silicon Inorganic materials 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 229910052750 molybdenum Inorganic materials 0.000 description 2
- 229910052715 tantalum Inorganic materials 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
- H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
- H01L27/1285—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor using control of the annealing or irradiation parameters, e.g. using different scanning direction or intensity for different transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/1292—Multistep manufacturing methods using liquid deposition, e.g. printing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/6675—Amorphous silicon or polysilicon transistors
- H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Nonlinear Science (AREA)
- Ceramic Engineering (AREA)
- Liquid Crystal (AREA)
- Mathematical Physics (AREA)
- Optics & Photonics (AREA)
- Thin Film Transistor (AREA)
Abstract
본 발명은 액정표시장치 및 그 제조방법에 관해 개시한다. 개시된 본 발명의 방법은 박막 트랜지스터부가 정의된 기판을 제공하는 단계와, 상기 기판 상에 게이트전극용 금속막을 형성하는 단계와, 제 1프린팅 공정에 의해 상기 금속막을 식각하여 게이트전극을 형성하는 단계와, 상기 기판 상에 게이트 절연막, 반도체층 및 소스/드레인전극용 금속막을 차례로 형성하는 단계와, 제 2프린팅 공정에 의해 상기 소스/드레인전극용 금속막, 반도체층 및 게이트 절연막을 선택적으로 식각하여 차례로 적층된 게이트 절연막 패턴, 예비 액티브 패턴 및 금속막 패턴을 형성하되, 상기 게이트 절연막 패턴은 상기 예비 액티브 패턴의 측면으로부터 오버 식각되도록 형성하는 단계와, 상기 금속막 패턴을 가진 기판 위에 절연막을 형성하는 단계와, 상기 금속막 패턴을 노출하는 시점까지 상기 절연막을 식각하는 단계와, 상기 금속막 패턴 및 잔류된 절연막 위에 투명도전막을 형성하는 단계와, 상기 투명도전막, 금속막 패턴 및 예비 액티브패턴을 선택적으로 식각하여 액티브 패턴, 소오스전극, 드레인전극 및 드레인전극과 연결되는 화소전극을 형성하는 단계를 포함한다.
Description
도 1은 종래 기술에 따른 FFS 타입 액정표시장치의 개략적인 구성을 보여 주는단면도.
도 2a 내지 도 2e는 종래 기술에 따른 FFS 타입 액정표시장치를 제조하는 것을 보인 공정별 단면도.
도 3a 내지 도 3i는 본 발명에 따른 FFS 타입 액정표시장치의 개략적인 구성을 보인 공정별 단면도.
본 발명은 액정표시장치의 제조방법에 관한 것으로서, 보다 구체적으로는 공정을 단순화할 수 있는 액정표시장치의 제조방법에 관한 것이다.
일반적으로 알려진 바와 같이, 액정표시장치는 전계를 이용하여 액정의 광투과율을 조절함으로써 화상을 표시하게 된다. 이러한 액정표시장치는 액정을 구동시키는 전계의 방향에 따라 수직전계 인가형과 수평전계 인가형으로 대별된다.
상기 수직전계 인가형 액정표시장치는 상부 및 하부기판에 대향하게 배치된 화소전극과 공통전극 사이에 형성되는 수직전계에 의해 TN(Twisted Nemastic) 모드의 액정을 구동하게 된다. 이러한 수직전계 인가형 액정표시장치는 개구율이 큰 장점을 가지는 반면 시야각이 90°정도로 좁은 단점을 가진다.
한편, 상기 수평전계 인가형 액정표시장치는 하부기판에 나란하게 배치된 화소전극과 공통전극 간의 수평전계에 의해 인 플레인 스위치(In Plane Switch : 이하 “IPS”라 함) 모드의 액정을 구동하게 된다. 이러한 수평전계 인가형 액정표시장치는 시야각이 160°정도로 넓은 장점을 가지나 개구율 및 투과율이 낮은 단점을 가진다.
따라서, 이러한 수평전계 인가형 액정표시장치의 단점을 개선하기 위하여 프린지 필드(Fringe Field)에 의해 동작되는 프린지 필드 스위칭(Fringe Field Switching : 이하, “FFS”라 함) 타입의 액정표시장치가 제안되었다.
상기 FFS 타입의 액정표시장치는 화소영역에 절연막을 사이에 둔 공통전극판과 화소전극을 구비하고, 그 공통전극판과 화소전극의 간격을 상부 및 하부기판의 간격보다 좁게 형성하여 프린지 필드가 형성되게 한다. 그리고, 프린지 필드에 의해 상부 및 하부기판 사이에 채워진 액정 분자들이 동작되게 함으로써 개구율 및 투과율을 향상시키게 된다.
도 1은 종래 기술에 따른 FFS 타입 액정표시장치의 개략적인 구성을 보여주는단면도이다. 또한, 도 2a 내지 도 2e는 종래 기술에 따른 FFS 타입 액정표시장치를 제조하는 것을 보인 공정별 단면도이다. 이하, 도 1 및 도 2a 내지 도 2e를 참 고로 하여 종래 기술에 따른 FFS 타입 액정표시장치 및 그 제조방법에 대해 설명한다.
도 1에 도시된 바와 같이, 종래의 FFS 타입의 박막 트랜지스터 기판은 기판(20) 위에 게이트 절연막(22)을 사이에 두고 교차하게 형성된 게이트라인(6) 및 데이터라인(미도시)과, 게이트라인(6)과 데이터라인의 교차부마다 형성된 박막 트랜지스터(Thin Flim Transister : 이하 “TFT”라 함)와, 게이트라인(6)과 데이터라인의 교차구조로 마련된 화소영역에 프린지 필드를 형성하도록 게이트 절연막(22) 및 보호막(28)을 사이에 두고 형성된 공통전극판(14) 및 화소전극 슬릿(18)과, 공통전극판(14)과 접속된 공통라인(16)을 구비한다.
상기 공통전극판(14)은 각 화소영역에 형성되어 공통전극판(14) 위에 형성되어 접속된 공통라인(16)을 통해 액정 구동을 위한 기준전압(이하, 공통전압)을 공급받는다. 이러한 공통전극판(14)은 투명도전층으로, 공통라인(16)은 게이트라인과 함께 게이트금속층으로 형성된다.
상기 TFT는 게이트라인의 게이트신호에 응답하여 데이터라인(4)의 화소신호가 화소전극 슬릿(18)에 충전되어 유지되게 한다.
이를 위하여, TFT는 게이트라인에 접속된 게이트전극(6)과, 데이터라인(4)에 접속된 소스전극(8)과, 화소전극 슬릿(18)에 접속된 드레인전극(10)과, 게이트전극(6)과 게이트 절연막(22)을 사이에 두고 중첩되면서 소스전극(8) 및 드레인전극 (10) 사이에 채널을 형성하는 활성층(24)과, 소스전극(8) 및 드레인전극(10)과 활성층(24)과의 오믹 접촉을 위한 오믹 접촉층(26)을 포함한다.
화소전극 슬릿(18)은 보호막(28)을 관통하는 컨택홀(12)을 통해 TFT의 드레인전극(10)과 접속되어 공통전극판(14)과 중첩되게 형성된다. 이러한 화소전극 슬릿(18)은 공통전극판(14)과 프린지 필드를 형성하여 TFT 기판과 칼라필터 기판 사이에서 수평방향으로 배열된 액정 분자들이 유전 이방성에 의해 회전하게 된다. 그리고, 액정 분자들의 회전 정도에 따라 화소영역을 투과하는 광 투과율이 달라지게 됨으로써 계조를 구현하게 된다.
그리고, 공통전극판(14)과 화소전극 슬릿(18)의 중첩부에는 화소전극 슬릿(18)에 공급된 비디오 신호를 안정적으로 유지시키는 스토리지 캐패시터가 형성된다.
이하, FFS 타입의 TFT 기판의 제조방법을 도 2a 내지 도 2e를 참조하여 설명하면 다음과 같다.
도 2a에 도시된 바와 같이, 기판(20)의 각 화소영역에 공통전극판(14)을 형성한다. 상기 공통전극판(14)은 기판(20) 위에 투명도전막을 형성한 다음, 제 1포토 마스크 공정으로 상기 투명도전막을 패터닝함으로써 각 화소 영역에 형성된다.
도 2b에 도시된 바와 같이, 제2 포토마스크 공정으로 공통전극판(14)이 형성된 기판(20) 위에 게이트전극(6)을 포함하는 게이트배선 및 공통라인(16)을 형성한다. 이러한 게이트배선 및 공통라인(16)은 공통전극판(14)이 형성된 기판(20) 위에 게이트 배선용 금속막을 형성한 다음, 제2포토 마스크 공정으로 상기 금속막을 패터닝함으로써 형성된다.
도 2c에 도시된 바와 같이, 게이트금속 패턴이 형성된 기판(20) 위에 게이트 절연막(22)이 형성되고, 제3 마스크 공정으로 게이트 절연막(22) 위에 활성층(24) 및 오믹 접촉층(26)을 포함하는 반도체패턴과, 데이터라인(4)과, 소스전극(8) 및 드레인전극(10)을 포함하는 소스/드레인금속 패턴이 형성된다.
이를 상세히 설명하면, 게이트금속 패턴이 형성된 기판(20) 위에 게이트 절연막(22), 비정질 실리콘층, n+ 비정질 실리콘층, 그리고 소스/드레인금속층이 순차적으로 형성된다. 그 다음, 소스/드레인금속층 위에 회절노광 마스크인 제3 마스크를 이용한 포토리소그래피 공정으로 단차를 갖는 포토레지스트 패턴을 형성하게 된다. 단차를 갖는 포토레지스트 패턴은 TFT의 채널부에서 상대적으로 낮은 높이를 갖는다. 이러한 포토레지스트 패턴을 이용한 식각공정으로 소스/드레인 패턴과, 그 아래에 반도체패턴이 형성된다. 이어서, 포토레지스트 패턴을 애싱(Ashing)하고 노출된 소스/드레인 패턴을 그 아래의 오믹 접촉층(26)과 함께 제거함으로써 소스전극(8) 및 드레인전극(10)을 분리시킨다.
도 2d에 도시된 바와 같이, 소스/드레인금속 패턴이 형성된 게이트 절연막(22) 위에 제 4포토 마스크 공정으로 개구부(12)을 가진 보호막(28)을 형성한다. 즉, 소스/드레인 전극(8)(10) 및 게이트 절연막(22) 위에 보호막(28)을 형성하고, 제 4포토 마스크 공정으로 상기 보호막(28)을 패터닝함으로써 상기 드레인전극(10)을 노출시키는 개구부(12)가 형성된다.
도 2e에 도시된 바와 같이, 제 5포토 마스크를 공정으로 보호막(28) 위에 화소전극 슬릿(18)을 형성한다. 상기 화소전극 슬릿(18)은 보호막(28) 위에 투명도전층을 형성한 다음, 제 5포토 마스크를 이용한 포토리소그래피 공정 및 식각공정으 로 패터닝함으로써 형성된다.
이와 같이 종래의 FFS 타입의 TFT 기판 제조는 마스크 수는 5장이 사용되고 있으며, 여기서 마스크의 수가 어레이 기판을 제조하는 공정 수를 나타낸다. 이때, 상기 사진 식각 공정에는 세정과 감광막의 도포, 노광 및 현상, 식각 등 여러 공정이 수반되므로, 공정시간이 많이 소요되고 제조비용이 상승하는 문제점이 있다.
따라서, 사진 식각 공정을 1회만 단축해도 제조 시간이 상당히 많이 줄어들고, 제조 비용을 감소시킬 수 있으며 불량 발생율이 적어지므로, 마스크 수를 줄이는 방안이 연구되어야 한다.
따라서, 상기한 문제점을 해결하고자, 본 발명의 목적은 포토 마스크 수를 절감하여 공정을 단순화할 수 있는 액정표시장치의 제조 방법을 제공하려는 것이다.
상기 목적을 달성하고자, 본 발명에 따른 액정표시장치의 제조방법은 박막 트랜지스터부가 정의된 기판을 제공하는 단계와, 상기 기판 상에 게이트전극용 금속막을 형성하고, 제1 프린팅 공정으로 상기 게이트전극용 금속막의 일부를 덮는 제1 레지스트 패턴을 형성하는 단계와, 상기 제1 레지스트 패턴을 마스크로 상기 게이트전극용 금속막을 식각하여 게이트전극을 형성하는 단계와, 상기 기판 상에 게이트 절연막, 반도체층 및 소스/드레인전극용 금속막을 차례로 형성하는 단계와, 상기 소스/드레인전극용 금속막을 가진 기판 상에 제2프린팅 공정으로 상기 박막 트랜지스터부의 일부를 덮는 제2 레지스트 패턴을 형성하는 단계와, 상기 제2 레지스트 패턴을 마스크로 상기 소스/드레인전극용 금속막, 반도체층 및 게이트 절연막을 선택적으로 식각하여 차례로 적층된 게이트 절연막 패턴, 예비 액티브 패턴 및 금속막 패턴을 형성하되, 상기 게이트 절연막 패턴은 상기 예비 액티브 패턴의 측면으로부터 오버 식각되도록 형성하는 단계와, 상기 금속막 패턴을 가진 기판 위에 절연막을 형성하는 단계와, 상기 금속막 패턴을 노출하는 시점까지 상기 절연막을 식각하는 단계와, 상기 금속막 패턴 및 잔류된 절연막 위에 투명도전막을 형성하는 단계와, 상기 투명도전막, 금속막 패턴 및 예비 액티브 패턴을 선택적으로 식각하여 액티브 패턴, 소오스전극, 드레인전극 및 드레인전극과 연결되는 화소전극을 형성하는 단계를 포함한다.
삭제
상기 절연막은 상기 금속막 패턴을 가진 기판 위에 상기 레지스트 패턴을 덮도록 형성하는 것이 바람직하다. 상기 절연막은 유기절연막으로 형성하는 것이 바람직하다.
상기 절연막을 식각한 다음, 상기 레지스트 패턴을 제거하는 단계를 더 포함한다. 이때, 상기 절연막 식각 공정은 플라즈마 에싱공정으로 진행하는 것이 바람직하다. 상기 플라즈마 에싱 공정은 O2가스를 이용한다.
상기 레지스트 패턴 제거 공정은 상기 레지스트 패턴 및 상기 레지스트 패턴 상부의 공통전극막을 리프트 오프법으로 진행하는 것이 바람직하다.
상기 투명도전막을 형성한 다음, 상기 투명도전막을 가진 기판 상에 서로 다른 두께를 가지되, 상기 박막 트랜지스터부의 채널 형성영역이 다른 영역에 비해 두께가 얇게 형성된 포토 레지스트 패턴을 형성하는 단계를 더 포함한다.
상기 소스/드레인전극 및 화소전극을 형성하는 단계는 상기 포토 레지스트 패턴을 이용하여 투명도전막, 금속막 패턴 및 예비 액티브 패턴을 식각하여 예비 화소전극 패턴, 예비 소스/드레인전극 패턴 및 액티브 패턴을 각각 형성하는 단계와, 상기 포토 레지스트 패턴을 에싱하는 단계와, 상기 에싱된 포토 레지스트 패턴을 이용하여 상기 예비 화소전극 패턴 및 예비 소스 및 드레인전극 패턴을 식각하는 단계와, 상기 에싱된 포토 레지스트 패턴을 제거하는 단계를 더 포함한다.
상기 소스/드레인전극 및 화소전극을 형성한 다음, 상기 화소전극을 가진 기판 상에 보호막을 형성하는 단계를 더 포함한다.
삭제
삭제
(실시예)
이하, 첨부된 도면을 참고로 하여 본 발명에 따른 액정표시장치 및 그 제조방법에 대해 설명하기로 한다.
본 발명은 포토 마스크 수를 절감하여 공정을 단순화하기 위해, 포토 공정 대신 프린팅 공정을 적용한다. 즉, 본 발명은 제 1프린팅 공정을 이용하여 게이트전극 및 게이트 패드를 구비한 게이트 배선 형성하고, 제 2프린팅 공정을 이용하여 소오스전극 및 드레인전극을 형성하기 위한 금속막 패턴 형성하고, 제 3프린팅 공정을 이용하여 상기 게이트 패드를 노출하는 개구부를 형성하고, 포토 마스크 공정을 이용하여 소오스전극, 드레인전극 및 화소전극 형성하는 순으로 진행된다.
따라서, 본 발명은 3회의 프린팅 공정 및 1회의 포토 마스크 공정으로 FFS타입 액정표시장치를 제조함으로써, 포토 마스크 공정을 단순화할 수 있고, 이에 따라 재료비 및 설비 투자비 절감과 아울러 수율을 향상시킬 수 있다.
도 3a 내지 도 3i는 본 발명에 따른 FFS 타입 액정표시장치의 개략적인 구성을 보인 공정별 단면도이다. 여기서, 도면의 왼쪽 부분은 박막 트랜지스터부 및 픽셀부를, 중간부분은 게이트 패드부를, 그리고 오른쪽 부분은 데이터 패드부를 각각 나타낸 것이다.
도 3a에 도시된 바와 같이, 박막 트랜지스터부, 픽셀부, 게이트 패드부 및 데이터 패드부가 각각 정의된 기판(201)을 제공한다. 이때, 상기 기판(201)은 박막 트랜지스터 어레이기판에 해당된다. 이어, 상기 기판(201) 전면에 게이트배선용 금 속막(미도시)을 형성한다. 이때, 상기 기판(201)과 상기 금속막 사이에 완충막(205)이 개재될 수 있다. 또한, 상기 게이트배선용 금속막은 Al, Cu, Ta, Ti,Mo, Mo합금 또는 Al합금 등의 금속일 수 있다.
그 다음, 상기 게이트배선용 금속막을 패터닝하여 게이트전극(203G), 게이트패드(203P)를 구비한 게이트배선(270)을 형성한다. 이때, 상기 게이트배선(270)은 상기 게이트배선용 금속막을 프린팅 공정에 의해 패터닝하여 형성할 수 있다. 상기 프린팅 공정은 게이트배선용 금속막 상의 게이트배선(270)이 형성될 영역에 선택적으로 감광막 패턴(미도시)을 형성하는 공정이며, 게이트배선(270)은 이러한 감광막 패턴을 마스크로 하여 게이트배선용 금속막을 식각함으로써 형성된다. 상기 프린팅 공정은 롤 프린팅 방식 또는 인플레인 프린팅방식 중 어느 하나를 이용하여 진행될 수 있다. (1회 프린팅 공정)
이후, 도 3b에 도시된 바와 같이, 상기 게이트배선(203)을 가진 기판 상에 게이트 절연막(207), 반도체층(209) 및 데이터배선용 금속막(213)을 차례로 형성한다. 이때, 상기 게이트 절연막(207)은 실리콘 질화막일 수 있다. 또한, 상기 반도체층(209)은 실리콘막일 수 있다. 그리고, 상기 데이터배선용 금속막(213)은 상기 게이트배선용 금속막과 동일한 Al, Cu, Ta, Ti,Mo, Mo합금 또는 Al합금 등의 금속일 수 있다.
계속하여, 상기 데이터배선용 금속막(213)을 가진 기판 상에 제 1감광막 패턴(251)을 형성한다. 이때, 상기 제 1감광막 패턴(251)은 박막 트랜지스터부 및 데이터 패드부의 일부위를 선택적으로 덮도록 패터닝된다. 여기서, 상기 제 1감광막 패턴(251)은 프린팅 공정에 의해 형성될 수 있다. 상기 프린팅 공정은 롤 프린팅 방식 또는 인플레인 프린팅방식 중 어느 하나를 이용하여 진행될 수 있다. (2회 프린팅 공정)
이어, 도 3c에 도시된 바와 같이, 상기 제 1감광막 패턴(251)을 마스크로 하여 상기 데이터배선용 금속막, 반도체층 및 게이트 절연막을 식각하여 차례로 적층된 게이트 절연막 패턴(207P), 예비 액티브 패턴(209A) 및 데이터 배선(280)을 형성한다. 이때, 상기 데이터 배선(280)은 박막 트랜지스터부에 형성된 금속막 패턴(213P1) 및 상기 데이터 패드부에 형성된 데이터 패드(213P2)를 포함한다. 또한, 상기 게이트 절연막 패턴(207P)은 게이트 절연막을 오버 식각(over etch)하여 상기 예비 액티브 패턴(209A)의 측면으로부터 언더컷된 형상을 갖도록 형성된다.
그 다음, 도 3d에 도시된 바와 같이, 상기 금속막 패턴(213P1)을 가진 기판 상에 상기 제 1감광막 패턴(251)을 덮도록 제 1투명도전막(215) 및 절연막(217)을 차례로 형성한다. 이때, 상기 제 1투명도전막(215)은 공통전극을 형성하기 위한 공통전극막에 해당되는 것으로서, ITO 등을 이용할 수 있다. 또한, 상기 절연막(217)은 유기절연막을 코팅처리하여 형성할 수 있다. 상기 절연막(217)은 상기 제 1투명도전막(215)를 가진 기판 전면을 평탄화할 수 있다.
이 후, 도 3e에 도시된 바와 같이, 상기 금속막 패턴(213P1)을 노출하는 시점까지 상기 절연막을 1차 식각한다. 이때, 상기 절연막의 1차 식각 공정은 플라즈마를 이용한 에싱 공정(281)으로 진행할 수 있다. 상기 플라즈마 공정은 O2가스를 이용할 수 있다.
한편, 상기 플라즈마를 이용한 에싱 공정(281)을 통해 상기 1차 식각된 절연막(217P)은 제 1감광막 패턴(251) 상부의 제 1투명도전막 및 제 1감광막 패턴의 측면을 노출하되, 상기 금속막 패턴(213P1)을 덮도록 1차 식각될 수도 있다. 도 3e에 서, 점선처리된 부분은 1차 식각되기 이전의 최초 절연막 두께를 나타낸 것이다.
이어, 도 3f에 도시된 바와 같이, 상기 제 1감광막 패턴 및 상기 제 1감광막 패턴 상의 제 1투명도전막을 제거한다. 여기서, 상기 제 1감광막 패턴 및 상기 제 1감광막 패턴 상의 제 1투명도전막을 제거하는 공정은 리프트 오프법에 의해 진행하거나, 또는 상기 제 1감광막 패턴 상의 제 1투명도전막을 제거한 다음 상기 제 1감광막 패턴을 제거하는 방법을 이용하여 진행할 수도 있다. 이때, 상기 제 1감광막 패턴 및 상기 제 1감광막 패턴 상의 제 1투명도전막이 제거되는 동안, 상기 식각 후 잔류된 절연막은 상기 금속막 패턴(213P1)을 지지해주는 역할을 한다. 이하에서는, 상기 게이트배선과 평행하게 배열된 제 1투명도전막은 공통전극(215P1)으로 칭하고, 상기 게이트 패드부 및 상기 데이터 패드부에 각각 잔류된 제 1투명도전막은 제 1투명도전막 패턴들(215P1)(215P1)로 칭하기로 한다.
한편, 상기 픽셀부에 잔류된 제 1투명도전막은 공통전극(215P1)에 해당된다.
또한, 게이트 패드부 및 데이터 패드부에 잔류된 제 1투명도전막은 제 1투명도전막 패턴(215P2)(215P3)에 해당된다.
그리고, 상기 1차 식각된 절연막(217P)을 가진 기판 상에 제 2감광막 패턴(253))을 형성한다. 이때, 상기 제 2감광막 패턴(253)은 박막트랜지스터부, 픽셀부 및 데이터 패드부 전체를 덮고 게이트 패드부의 소정영역을 노출하도록 패터닝된다. 이때, 상기 제 2감광막 패턴(253)은 프린팅 공정에 의해 형성될 수 있다. (3회 프린팅 공정) 상기 프린팅 공정은 롤 프린팅 방식 또는 인플레인 프린팅방식 중 어느 하나를 이용하여 진행될 수 있다.
이어, 상기 제2감광막 패턴(253)을 마스크로 상기 1차 식각된 절연막을 2차 식각하여 상기 게이트 패드부에 개구부(217PO)를 형성한다. (포토 마스크 공정)
그 다음, 도 3g에 도시된 바와 같이, 상기 제 2감광막 패턴을 제거한다. 이후, 상기 개구부(217PO)를 가진 기판 전면에 제 2투명도전막을 형성한다. 이때, 상기 제 2투명도전막은 화소전극 형성을 위한 것으로서, ITO 또는 IZO를 이용할 수 있다.
이어, 상기 제 2투명도전막 상에 감광막을 도포하고 노광 및 현상 공정을 거쳐 박막 트랜지스터부의 채널 형성 및 화소전극 형성을 위한 제 3감광막 패턴(255)을 형성한다. (1회 포토 마스크 공정) 이때, 상기 제 3감광막 패턴(255)은 서로 다른 두께를 가지되, 박막 트랜지스터부의 채널 형성영역이 다른 영역에 비해 두께가 얇게 형성될 수 있다.
그 다음, 상기 제 3감광막 패턴(255)을 마스크로 상기 제 2투명도전막을 식각하여 화소전극(219P1)을 형성함과 동시에 게이트 패드부 및 데이터 패드부에 각각 제 2투명도전막 패턴들(219P2)(219P3)을 형성한다. 이때, 상기 게이트 패드부에서, 상기 제 2투명도전막 패턴(219P2)은 상기 개구부(217PO)를 통해 상기 게이트 패드(203P) 상의 제 1투명도전막 패턴(215P2)과 전기적으로 연결된다.
계속하여, 상기 제 3감광막 패턴(255)을 마스크로 잔류된 절연막, 금속막 패턴 및 예비 액티브 패턴을 식각하여 차례로 적층된 액티브 패턴(209A1) 및 예비 소오스/드레인전극 패턴(213P1A)을 형성한다.
이어, 도 3h에 도시된 바와 같이, 상기 제 3감광막 패턴을 에싱하여 박막 트 랜지스터부의 채널 형성영역에 해당되는 제 2투명도전막을 노출한다. 그 다음, 상기 에싱된 제 3감광막 패턴(255P)을 마스크로 상기 제 2투명도전막 및 예비 소오스/드레인전극 패턴을 식각하여 각각의 소오스/드레인전극(213S)(213D)을 형성한다.
이후, 도 3i에 도시된 바와 같이, 상기 에싱된 제 3감광막 패턴을 제거한다. 이어, 상기 소오스/드레인전극(213S)(213D)을 가진 기판 상에 보호막(221)을 형성한다.
상술한 방법에 의해 형성된 본 발명에 따른 액정표시장치는, 도 3i에 도시된 바와 같이, 박막 트랜지스터부, 픽셀부, 게이트 패드부 및 데이터 패드부가 각각 정의된 기판(201)과, 상기 기판(201) 상에 형성되며 게이트전극(203G) 및 게이트패드(203P)와, 상기 게이트 패드(203)를 가진 기판 상에 차례로 형성된 게이트 절연막 패턴(207P), 액티브 패턴(209PA1), 소스/드레인전극(213S)(213D)과, 상기 소스/드레인전극(213S)(213D)을 가진 기판에 공통전극(215P1) 및 상기 게이트 패드(203P)를 덮되 상기 공통전극(215P1)과 동일층으로 이루어진 제 1투명도전막 패턴(215P2)과, 상기 제 1투명도전막 패턴(215P2)을 가진 기판을 덮되 상기 소오스/드레인전극(213S)(213D)을 노출하고 상기 게이트 패드(203P)와 대응된 일부위를 노출하는 개구부(217P0)를 가진 절연막(217P)과, 상기 절연막(217P) 상에 형성되며 상기 드레인전극(213D)을 덮는 화소전극(219P1) 및 상기 화소전극(219P1)과 동일층으로 이루어진 제2투명도전막 패턴(219P2)을 포함한다.
이때, 상기 게이트 절연막 패턴(207P)은 상기 액티브 패턴(209PA1)의 측면으로부터 언더 컷된 형상을 가지도록 형성된다.
상술한 바와 같이, 본 발명은 3회의 프린팅 공정 및 1회의 포토 마스크 공정으로 FFS타입 액정표시장치를 제조하는 것으로서, 구체적으로는 제 1프린팅 공정을 이용하여 게이트전극 및 게이트 패드를 구비한 게이트 배선 형성하고, 제 2프린팅 공정을 이용하여 소오스전극 및 드레인전극을 형성하기 위한 금속막 패턴 형성하고, 제 3프린팅 공정을 이용하여 상기 게이트 패드를 노출하는 개구부를 형성하고, 포토 마스크 공정을 이용하여 소오스전극, 드레인전극 및 화소전극 형성하는 순으로 진행된다. 따라서, 포토 마스크 공정을 단순화할 수 있다.
본 발명에 따르면, 3회의 프린팅 공정 및 1회의 포토 마스크 공정으로 제조된 액정표시장치 및 그 제조방법을 제공한다. 따라서, 포토 마스크 공정을 단순화할 수 있고, 이에 따라 재료비 및 설비 투자비 절감과 아울러 수율을 향상시킬 수 있는 이점이 있다.
Claims (23)
- 박막 트랜지스터부가 정의된 기판을 제공하는 단계와,상기 기판 상에 게이트전극용 금속막을 형성하고, 제1 프린팅 공정으로 상기 게이트전극용 금속막의 일부를 덮는 제1 레지스트 패턴을 형성하는 단계와,상기 제1 레지스트 패턴을 마스크로 상기 게이트전극용 금속막을 식각하여 게이트전극을 형성하는 단계와,상기 기판 상에 게이트 절연막, 반도체층 및 소스/드레인전극용 금속막을 차례로 형성하는 단계와,상기 소스/드레인전극용 금속막을 가진 기판 상에 제 2프린팅 공정으로 상기 박막 트랜지스터부의 일부를 덮는 제2 레지스트 패턴을 형성하는 단계와,상기 제2 레지스트 패턴을 마스크로 상기 소스/드레인전극용 금속막, 반도체층 및 게이트 절연막을 선택적으로 식각하여 차례로 적층된 게이트 절연막 패턴, 예비 액티브 패턴 및 금속막 패턴을 형성하되, 상기 게이트 절연막 패턴은 상기 예비 액티브 패턴의 측면으로부터 오버 식각되도록 형성하는 단계와,상기 금속막 패턴을 가진 기판 위에 절연막을 형성하는 단계와,상기 금속막 패턴을 노출하는 시점까지 상기 절연막을 식각하는 단계와,상기 금속막 패턴 및 잔류된 절연막 위에 투명도전막을 형성하는 단계와,상기 투명도전막, 금속막 패턴 및 예비 액티브패턴을 선택적으로 식각하여 액티브 패턴, 소오스전극, 드레인전극 및 상기 드레인전극과 연결되는 화소전극을 형성하는 단계를 포함한 액정표시장치의 제조방법.
- 삭제
- 제 1항에 있어서, 상기 절연막은 상기 금속막 패턴을 가진 기판 위에 상기 제2 레지스트 패턴을 덮도록 형성하는 것을 특징으로 하는 액정표시장치의 제조방법.
- 제 1항에 있어서, 상기 절연막을 식각한 다음, 상기 제2 레지스트 패턴을 제거하는 단계를 더 포함하는 액정표시장치의 제조방법.
- 제 1항에 있어서, 상기 절연막은 유기절연막으로 형성하는 것을 액정표시장치의 제조방법.
- 제 1항에 있어서, 상기 절연막은 플라즈마 에싱공정으로 식각하는 것을 특징으로 하는 액정표시장치의 제조방법.
- 제 6항에 있어서, 상기 플라즈마 에싱 공정은 O2가스를 이용하는 것을 특징으로 하는 액정표시장치의 제조방법.
- 제 4항에 있어서, 상기 제2 레지스트 패턴은 리프트 오프법으로 제거하는 것을 특징으로 하는 액정표시장치의 제조방법.
- 제 1항에 있어서, 상기 투명도전막을 형성한 다음,상기 투명도전막을 가진 기판 상에 서로 다른 두께를 가지되, 상기 박막 트랜지스터부의 채널 형성영역이 다른 영역에 비해 두께가 얇게 형성된 포토 레지스트 패턴을 형성하는 단계를 더 포함하는 액정표시장치의 제조방법.
- 제 9항에 있어서, 상기 액티브 패턴, 소스/드레인전극 및 화소전극을 형성하는 단계는상기 포토 레지스트 패턴을 이용하여 상기 투명도전막, 금속막 패턴 및 예비 액티브 패턴을 식각하여 예비 화소전극 패턴, 예비 소스/드레인전극 패턴 및 상기 액티브 패턴을 각각 형성하는 단계와,상기 포토 레지스트 패턴을 에싱하는 단계와,에싱된 포토 레지스트 패턴을 이용하여 상기 예비 화소전극 패턴 및 예비 소스 및 드레인전극 패턴을 식각하는 단계와,상기 에싱된 포토 레지스트 패턴을 제거하는 단계를 더 포함하는 액정표시장치의 제조방법.
- 제 1항에 있어서, 상기 소스/드레인전극 및 화소전극을 형성한 다음, 상기 화소전극을 가진 기판 상에 보호막을 형성하는 단계를 더 포함하는 액정표시장치의 제조방법.
- 박막 트랜지스터부, 픽셀부 및 게이트 패드부가 각각 정의된 기판을 제공하는 단계와,상기 기판 상에 게이트배선용 금속막을 형성하고, 제 1프린팅 공정으로 상기 게이트배선용 금속막의 일부를 덮는 제1 레지스트 패턴을 형성하는 단계와,상기 제1 레지스트 패턴을 마스크로 상기 게이트배선용 금속막을 식각하여 상기 박막 트랜지스터부 및 패드부에 게이트전극, 게이트패드를 구비한 게이트배선을 형성하는 단계와,상기 기판 상에 게이트 절연막, 반도체층 및 데이터배선용 금속막을 차례로 형성하는 단계와,상기 데이터배선용 금속막을 가진 기판 위에 제 2프린팅 공정으로 상기 박막 트랜지스터부의 일부를 덮는 제2 레지스트 패턴을 형성하는 단계와,상기 제2 레지스트 패턴을 마스크로 상기 데이터배선용 금속막, 상기 반도체층 및 상기 게이트 절연막을 식각하여 차례로 적층된 게이트 절연막 패턴, 예비 액티브 패턴 및 금속막 패턴을 형성하되, 상기 게이트 절연막 패턴은 상기 예비 액티브 패턴의 측면으로부터 언더 컷되도록 형성하는 단계와,상기 금속막 패턴을 가진 기판 상에 상기 제2 레지스트 패턴을 덮도록 제 1투명도전막 및 절연막을 차례로 형성하는 단계와,상기 금속막 패턴을 노출하는 시점까지 상기 절연막, 상기 제1 투명도전막 및 상기 제2 레지스트 패턴을 식각하여 상기 게이트전극과 평행하게 배열되는 공통전극과, 상기 공통전극과 연결되며 상기 게이트패드를 덮는 제1투명도전막 패턴을 형성하는 단계와,제 3프린팅 공정으로 상기 게이트패드 상에 잔류된 절연막이 노출되도록 제3 레지스트 패턴을 형성하고, 상기 제3 레지스트 패턴을 마스크로 상기 잔류된 절연막을 식각하여 상기 게이트패드 상의 상기 제 1투명도전막 패턴 일부를 노출하는 개구부를 형성하는 단계와,상기 개구부를 가진 기판 상에 제 2투명도전막을 형성하는 단계와,상기 제 2투명도전막, 금속막 패턴 및 예비 액티브패턴을 선택적으로 식각하여 액티브 패턴, 소오스전극, 드레인전극, 상기 드레인전극과 연결되는 화소전극 및 상기 개구부를 통해 상기 제1투명도전막 패턴과 연결되는 제2투명도전막 패턴을 형성하는 단계를 포함한 액정표시장치의 제조방법.
- 삭제
- 제 12항에 있어서, 상기 절연막은 유기절연막으로 형성하는 것을 특징으로 하는 액정표시장치의 제조방법.
- 제 12항에 있어서, 상기 절연막은 플라즈마 에싱공정으로 식각하는 것을 특징으로 하는 액정표시장치의 제조방법.
- 제 15항에 있어서, 상기 플라즈마 에싱 공정은 O2가스를 이용하는 것을 특징으로 하는 액정표시장치의 제조방법.
- 제 12항에 있어서, 상기 제1 투명도전막 및 상기 제2 레지스트 패턴은 리프트 오프법으로 식각하는 것을 특징으로 하는 액정표시장치의 제조방법.
- 제 12항에 있어서, 상기 제 2투명도전막을 형성한 다음,상기 제 2투명도전막을 가진 기판 상에 서로 다른 두께를 가지되, 상기 박막 트랜지스터부의 채널 형성영역이 다른 영역에 비해 두께가 얇게 형성된 포토 레지스트 패턴을 형성하는 단계를 더 포함하는 액정표시장치의 제조방법.
- 제 18항에 있어서, 상기 액티브 패턴, 소오스전극, 드레인전극 및 화소전극을 형성하는 단계는상기 포토 레지스트 패턴을 이용하여 상기 제 2투명도전막, 금속막 패턴 및 예비 액티브 패턴을 식각하여 예비 화소전극 패턴, 예비 소스/드레인전극 패턴 및 상기 액티브 패턴을 각각 형성하는 단계와,상기 포토 레지스트 패턴을 에싱하는 단계와,에싱된 포토 레지스트 패턴을 이용하여 상기 예비 화소전극 패턴, 예비 소오스전극 패턴 및 드레인전극 패턴을 식각하는 단계와,상기 에싱된 포토 레지스트 패턴을 제거하는 단계를 더 포함하는 액정표시장치의 제조방법.
- 제 12항에 있어서, 상기 액티브 패턴, 소오스전극, 드레인전극 및 화소전극을 형성한 다음, 상기 화소전극을 가진 기판 상에 보호막을 형성하는 단계를 더 포함하는 액정표시장치의 제조방법.
- 삭제
- 삭제
- 삭제
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020070024185A KR101357042B1 (ko) | 2007-03-12 | 2007-03-12 | 액정표시장치의 제조방법 |
| US11/968,065 US7867796B2 (en) | 2007-03-12 | 2007-12-31 | Liquid crystal display and fabrication method thereof |
| US12/963,403 US8187927B2 (en) | 2007-03-12 | 2010-12-08 | Liquid crystal display and fabrication method thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020070024185A KR101357042B1 (ko) | 2007-03-12 | 2007-03-12 | 액정표시장치의 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20080083515A KR20080083515A (ko) | 2008-09-18 |
| KR101357042B1 true KR101357042B1 (ko) | 2014-02-03 |
Family
ID=39761742
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020070024185A KR101357042B1 (ko) | 2007-03-12 | 2007-03-12 | 액정표시장치의 제조방법 |
Country Status (2)
| Country | Link |
|---|---|
| US (2) | US7867796B2 (ko) |
| KR (1) | KR101357042B1 (ko) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI358820B (en) * | 2008-02-29 | 2012-02-21 | Chunghwa Picture Tubes Ltd | Active device array substrate and fabrication meth |
| CN102148196B (zh) * | 2010-04-26 | 2013-07-10 | 北京京东方光电科技有限公司 | Tft-lcd阵列基板及其制造方法 |
| JP2012038924A (ja) * | 2010-08-06 | 2012-02-23 | Sony Corp | 半導体装置、表示装置、および電子機器 |
| KR101969429B1 (ko) * | 2011-09-09 | 2019-04-16 | 엘지디스플레이 주식회사 | 에프에프에스 방식 액정표시장치용 어레이기판 및 그 제조방법 |
| CN102769040B (zh) * | 2012-07-25 | 2015-03-04 | 京东方科技集团股份有限公司 | 薄膜晶体管、阵列基板及其制作方法、显示装置 |
| CN102881688B (zh) * | 2012-09-19 | 2015-04-15 | 北京京东方光电科技有限公司 | 一种阵列基板、显示面板及阵列基板的制造方法 |
| CN103779232B (zh) * | 2014-01-28 | 2016-08-17 | 北京京东方光电科技有限公司 | 一种薄膜晶体管的制作方法 |
| CN104409415B (zh) * | 2014-12-03 | 2017-03-15 | 重庆京东方光电科技有限公司 | 一种阵列基板及其制备方法、显示装置 |
| KR102507151B1 (ko) * | 2015-08-27 | 2023-03-08 | 티씨엘 차이나 스타 옵토일렉트로닉스 테크놀로지 컴퍼니 리미티드 | 표시 장치 및 그 제조 방법 |
| TWI573062B (zh) * | 2015-10-22 | 2017-03-01 | 恆顥科技股份有限公司 | 觸控面板及其製造方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20060079040A (ko) * | 2004-12-31 | 2006-07-05 | 엘지.필립스 엘시디 주식회사 | 프린지 필드 스위칭 타입의 박막 트랜지스터 기판 및 그제조 방법 |
| JP2006301560A (ja) | 2005-03-25 | 2006-11-02 | Quanta Display Japan Inc | 液晶表示装置とその製造方法 |
| KR101126344B1 (ko) | 2004-06-30 | 2012-03-26 | 엘지디스플레이 주식회사 | 프린지 필드 스위칭 타입의 박막 트랜지스터 기판 제조 방법 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7569153B2 (en) * | 2002-05-23 | 2009-08-04 | Lg Display Co., Ltd. | Fabrication method of liquid crystal display device |
| KR100770258B1 (ko) * | 2005-04-22 | 2007-10-25 | 삼성에스디아이 주식회사 | 유기 박막트랜지스터 및 그의 제조 방법 |
| KR101192073B1 (ko) * | 2005-06-28 | 2012-10-17 | 엘지디스플레이 주식회사 | 프린지 필드 스위칭 모드 액정표시장치 및 그 제조방법 |
| TWI319911B (en) * | 2005-08-11 | 2010-01-21 | Liquid crystal display device and manufacturing method thereof | |
| KR101182322B1 (ko) * | 2006-06-30 | 2012-09-20 | 엘지디스플레이 주식회사 | 수평 전계 인가형 박막 트랜지스터 기판 및 그 제조 방법 |
-
2007
- 2007-03-12 KR KR1020070024185A patent/KR101357042B1/ko active IP Right Grant
- 2007-12-31 US US11/968,065 patent/US7867796B2/en not_active Expired - Fee Related
-
2010
- 2010-12-08 US US12/963,403 patent/US8187927B2/en active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101126344B1 (ko) | 2004-06-30 | 2012-03-26 | 엘지디스플레이 주식회사 | 프린지 필드 스위칭 타입의 박막 트랜지스터 기판 제조 방법 |
| KR20060079040A (ko) * | 2004-12-31 | 2006-07-05 | 엘지.필립스 엘시디 주식회사 | 프린지 필드 스위칭 타입의 박막 트랜지스터 기판 및 그제조 방법 |
| JP2006301560A (ja) | 2005-03-25 | 2006-11-02 | Quanta Display Japan Inc | 液晶表示装置とその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US8187927B2 (en) | 2012-05-29 |
| KR20080083515A (ko) | 2008-09-18 |
| US20080224141A1 (en) | 2008-09-18 |
| US7867796B2 (en) | 2011-01-11 |
| US20110079853A1 (en) | 2011-04-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101357042B1 (ko) | 액정표시장치의 제조방법 | |
| US7733453B2 (en) | Method of fabricating a liquid crystal display device using a three mask process and double layer electrodes | |
| US6927105B2 (en) | Thin film transistor array substrate and manufacturing method thereof | |
| US7241648B2 (en) | Array substrates for use in liquid crystal displays and fabrication methods thereof | |
| US6818923B2 (en) | Thin film transistor array substrate and manufacturing method thereof | |
| US7960199B2 (en) | Thin film transistor (TFT) array substrate and fabricating method thereof that protect the TFT and a pixel electrode without a protective film | |
| US7872721B2 (en) | Horizontal electric field switching liquid crystal display device and fabricating method thereof | |
| US20160276375A1 (en) | Array substrate and method of manufacturing the same, and display device | |
| KR101137861B1 (ko) | 프린지 필드 스위칭 타입의 박막 트랜지스터 기판 및 그제조방법 | |
| US7663710B2 (en) | Liquid crystal display device of horizontal electric field type and fabricating method thereof | |
| KR100480333B1 (ko) | 액정표시장치용 어레이기판과 그 제조방법 | |
| JP2004334214A (ja) | 薄膜トランジスタ・アレイ基板及びその製造方法 | |
| US8184251B2 (en) | Thin film transistor array and method of manufacturing the same | |
| KR20060119574A (ko) | 횡전계 방식 액정표시소자 및 그 제조방법 | |
| JP4578402B2 (ja) | 薄膜トランジスタ基板及びその製造方法 | |
| KR100886241B1 (ko) | 액정표시소자의 제조방법 | |
| KR100464204B1 (ko) | 그레이톤 마스크 및 이를 이용한 액정디스플레이 제조방법 | |
| KR20080000751A (ko) | 액정표시장치용 어레이 기판 및 그 제조방법 | |
| JP4238960B2 (ja) | 薄膜トランジスタの製造方法 | |
| KR20060001165A (ko) | 수평 전계 인가형 박막 트랜지스터 기판 및 그 제조 방법 | |
| US8003451B2 (en) | Method of manufacturing array substrate of liquid crystal display device | |
| KR101953832B1 (ko) | 액정표시장치용 어레이 기판의 제조방법 | |
| KR20030056531A (ko) | 액정표시장치의 제조방법 | |
| KR20080057921A (ko) | 수평 전계형 박막 트랜지스터 기판 및 그 제조방법 | |
| KR101126344B1 (ko) | 프린지 필드 스위칭 타입의 박막 트랜지스터 기판 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| AMND | Amendment | ||
| E601 | Decision to refuse application | ||
| AMND | Amendment | ||
| J201 | Request for trial against refusal decision | ||
| E90F | Notification of reason for final refusal | ||
| B701 | Decision to grant | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20161214 Year of fee payment: 4 |
|
| FPAY | Annual fee payment |
Payment date: 20171218 Year of fee payment: 5 |
|
| FPAY | Annual fee payment |
Payment date: 20181226 Year of fee payment: 6 |