CN104714343B - 边缘场开关模式的薄膜晶体管阵列基板及其制造方法 - Google Patents
边缘场开关模式的薄膜晶体管阵列基板及其制造方法 Download PDFInfo
- Publication number
- CN104714343B CN104714343B CN201510119221.5A CN201510119221A CN104714343B CN 104714343 B CN104714343 B CN 104714343B CN 201510119221 A CN201510119221 A CN 201510119221A CN 104714343 B CN104714343 B CN 104714343B
- Authority
- CN
- China
- Prior art keywords
- electrode
- insulating layer
- layer
- film transistor
- protrusion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 60
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 15
- 239000000758 substrate Substances 0.000 claims abstract description 44
- 239000004973 liquid crystal related substance Substances 0.000 claims description 57
- 238000000034 method Methods 0.000 claims description 23
- 230000005611 electricity Effects 0.000 claims description 11
- 239000010408 film Substances 0.000 claims description 9
- 238000009413 insulation Methods 0.000 claims description 9
- 230000008569 process Effects 0.000 claims description 9
- 230000003287 optical effect Effects 0.000 claims description 6
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 claims description 2
- 230000000630 rising effect Effects 0.000 claims 2
- 239000000463 material Substances 0.000 description 11
- 229920002120 photoresistant polymer Polymers 0.000 description 10
- 239000012535 impurity Substances 0.000 description 7
- 230000014759 maintenance of location Effects 0.000 description 7
- 238000005530 etching Methods 0.000 description 6
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 6
- 229910052581 Si3N4 Inorganic materials 0.000 description 5
- 230000005684 electric field Effects 0.000 description 5
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 5
- 230000008901 benefit Effects 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 4
- 238000000151 deposition Methods 0.000 description 4
- 230000008021 deposition Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- MRNHPUHPBOKKQT-UHFFFAOYSA-N indium;tin;hydrate Chemical compound O.[In].[Sn] MRNHPUHPBOKKQT-UHFFFAOYSA-N 0.000 description 3
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 239000004744 fabric Substances 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 230000009471 action Effects 0.000 description 1
- 230000004075 alteration Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 238000001914 filtration Methods 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 150000002500 ions Chemical group 0.000 description 1
- 238000010422 painting Methods 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 238000004062 sedimentation Methods 0.000 description 1
- 238000002834 transmittance Methods 0.000 description 1
- 230000000007 visual effect Effects 0.000 description 1
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Mathematical Physics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Optics & Photonics (AREA)
- Power Engineering (AREA)
- Liquid Crystal (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Geometry (AREA)
- Thin Film Transistor (AREA)
Abstract
一种边缘场开关模式的薄膜晶体管阵列基板及其制造方法,阵列基板包括第一绝缘层,形成于透明基板上;第二绝缘层,形成于第一绝缘层上,第二绝缘层包括间隔排列的多个绝缘凸起部,多个绝缘凸起部凸出于第一绝缘层的表面上;第一电极层,形成于第二绝缘层上,第一电极层包括多个电极平部和多个电极凸部,多个电极平部覆盖第一绝缘层的未形成有绝缘凸起部的表面上,多个电极凸部分别覆盖多个绝缘凸起部;第三绝缘层,形成于第一电极层上,多个电极凸部的上表面未被第三绝缘层覆盖而露出;第二电极层,形成于第三绝缘层上,第二电极层包括间隔排列的多个电极部,多个电极部分别位于多个电极平部的上方,多个电极部与多个电极凸部相互错开且交替设置。
Description
技术领域
本发明涉及显示技术领域,尤其涉及一种边缘场开关模式的薄膜晶体管阵列基板及其制造方法。
背景技术
液晶显示器(Liquid Crystal Display,LCD)具有画质好、体积小、重量轻、低驱动电压、低功耗、无辐射和制造成本相对较低的优点,在平板显示领域占主导地位,且随着技术的发展,人们对高穿透率,高对比度,宽视角,低功耗的液晶显示器的需求不断提高,传统的扭曲向列模式(Twisted Nematic,TN)的液晶显示面板存在窄视角的问题,为了实现广视角的液晶显示,利用横向电场的面内切换模式(In-Plane Switch,IPS)的液晶显示面板以及利用边缘电场的边缘场开关模式(Fringe Field Switching,FFS)的液晶显示面板均被开发出来,边缘场开关模式的液晶显示面板相对于面内切换模式的液晶显示面板来说既有广视角也有高透过率的优点。
图1是现有的边缘场开关模式的液晶显示面板的局部平面图,为了图示的清楚和简化起见,省略了其中的彩色滤光片基板;图2是沿图1中II-II线的局部剖面示意图。请参图1和图2,该边缘场开关模式的液晶显示面板包括薄膜晶体管阵列基板10、彩色滤光片基板(图未示)以及夹设于薄膜晶体管阵列基板10与彩色滤光片基板之间的液晶分子(图未示),薄膜晶体管阵列基板10包括透明基底11以及形成于透明基底11上的多条扫描线101和多条数据线102,多条扫描线101和多条数据线102交叉限定多个像素区域。每个像素区域包括第一电极12、绝缘层13、第二电极14以及薄膜晶体管103,第一电极12与第二电极14极性相反,分别设置于绝缘层13的不同侧。第二电极14包括多个条形开槽140以及借由所述多个条形开槽140形成的并且彼此电性连接的多个条形电极部141。第一电极12与第二电极14其中之一为像素电极,另一为公共电极。例如,第一电极12为公共电极,第二电极14为像素电极。薄膜晶体管103用于控制像素电极。薄膜晶体管103的栅极为对应扫描线101的一部分或与对应的扫描线101电性连接,薄膜晶体管103的源极与对应的数据线102电性连接,薄膜晶体管103的漏极通过位于绝缘层13上的通孔104与像素电极电性连接。
如此将极性相反的两电极层通过绝缘层分离而重叠设置,这样通电时,下侧的第一电极12与上侧的第二电极14形成边缘电场,在该电场作用下,电极间和电极上的液晶分子均在平行于面板的水平面内旋转,保证在各个方向上光均穿过液晶分子的短轴,没有方向依赖性而扩大视角。在实现广视角的前提下,同时实现了高透光效率、高对比度、高亮度、低色差等优良特性。
然而,在该边缘场开关模式的液晶显示面板中,由于第一电极12是平坦的一层且位于第二电极14的下方,第一电极12与第二电极14之间隔有绝缘层13而在垂直面板的方向上相距较远,第一电极12与第二电极14之间需要较大的电压差才能正常驱动液晶分子在水平面内的扭转,尤其是第二电极14的条形电极部141正上方处具有较强的竖直方向电场分量,而水平方向电场分量较弱,需要较大的电压才能驱使条形电极部141正上方处的液晶分子在水平面内扭转,从而导致这种边缘场开关模式的液晶显示面板需要采用较大的驱动电压,造成功耗偏大。
另外,受结构及制程技术的限制,液晶显示面板在驱动时不可避免地存在直流偏置电压(即DC偏置)。由于薄膜晶体管中寄生电容的影响,在像素区域会出现交流驱动不对称的地方,即像素电极上的驱动电压以中间电压值为对称中心而产生一定的偏移量,偏离对称中心的那部分电压即为DC偏置。由于驱动上存在DC偏置以及显示屏内存在离子型不纯物,液晶显示面板会存在残像问题,残像是长时间显示同一静止画面,在改变显示内容后留下之前画面的现象。为了便于液晶分子的配向,薄膜晶体管阵列基板10在最靠向液晶分子的表面上会覆盖一层配向层(图未示),配向层覆盖在第二电极14上。当存在DC偏置时,在配向层上残留的离子型不纯物由于不能及时释放而混入液晶分子中,形成离子残留,造成残像。也就是说,由于DC偏置的存在,使液晶分子中累积的离子型不纯物不能通过配向层快速释放掉,容易造成离子型不纯物在液晶分子内残留,造成残像问题。
发明内容
本发明实施例提供了一种边缘场开关模式的薄膜晶体管阵列基板及其制造方法,可以降低驱动电压,降低功耗,并有效改善显示时的残像问题。
本发明实施例提供一种边缘场开关模式的薄膜晶体管阵列基板,包括透明基板以及形成在透明基板上的多条扫描线和多条数据线,所述多条扫描线和所述多条数据线交叉限定多个像素区域,所述像素区域包括:
第一绝缘层,形成于所述透明基板上;
第二绝缘层,形成于所述第一绝缘层上,所述第二绝缘层包括间隔排列的多个绝缘凸起部,所述多个绝缘凸起部凸出于所述第一绝缘层的表面上;
第一电极层,形成于所述第二绝缘层上,所述第一电极层包括多个电极平部和多个电极凸部,所述多个电极平部覆盖所述第一绝缘层的未形成有所述绝缘凸起部的表面上,所述多个电极凸部分别覆盖所述多个绝缘凸起部;
第三绝缘层,形成于所述第一电极层上,所述多个电极凸部的上表面未被所述第三绝缘层覆盖而露出;以及
第二电极层,形成于所述第三绝缘层上,所述第二电极层包括间隔排列的多个电极部,所述多个电极部分别位于所述多个电极平部的上方,所述多个电极部与所述多个电极凸部相互错开且交替设置。
本发明实施例还提供一种液晶显示面板,包括薄膜晶体管阵列基板、彩色滤光片基板以及夹设于所述薄膜晶体管阵列基板与所述彩色滤光片基板之间的液晶分子,所述薄膜晶体管阵列基板为上述的边缘场开关模式的薄膜晶体管阵列基板。
本发明实施例还提供一种边缘场开关模式的薄膜晶体管阵列基板的制造方法,包括:
在透明基板上形成第一绝缘层;
在所述第一绝缘层上形成第二绝缘层,所述第二绝缘层包括间隔排列的多个绝缘凸起部,所述多个绝缘凸起部凸出于所述第一绝缘层的表面上;
在所述第二绝缘层上形成第一电极层,所述第一电极层包括多个电极平部和多个电极凸部,所述多个电极平部覆盖所述第一绝缘层的未形成有所述绝缘凸起部的表面上,所述多个电极凸部分别覆盖所述多个绝缘凸起部;
在所述第一电极层上形成第三绝缘层,所述多个电极凸部的上表面未被所述第三绝缘层覆盖而露出;以及
在所述第三绝缘层上形成第二电极层,所述第二电极层包括间隔排列的多个电极部,所述多个电极部分别位于所述多个电极平部的上方,所述多个电极部与所述多个电极凸部相互错开且交替设置。
本发明实施例具有以下优点:本发明实施例的边缘场开关模式的薄膜晶体管阵列基板,第一电极层的多个电极凸部和第二电极层的多个电极部相互错开,并可以使第二电极层的多个电极部的上表面与第一电极层的多个电极凸部的上表面接近于同一水平面上,大大降低了第一电极层和第二电极层之间在垂直面板的方向上的距离,从而增强边缘电场,由于边缘电场得到了增强,因此使用较小的电压即能驱使液晶分子在水平面内扭转,即可以相应降低液晶分子的驱动电压,从而降低功耗。另外,第一电极层的多个电极凸部未被第三绝缘层覆盖,使多个电极凸部的上表面露出,薄膜晶体管阵列基板上的配向层可以与露出的第一电极层和第二电极层接触导通,使混入液晶分子中的离子型不纯物可以通过第一电极层和第二电极层及时地释放掉,从而有效改善残像问题。
附图说明
图1是现有的边缘场开关模式的液晶显示面板的局部平面图。
图2为沿图1中II-II线的局部剖面示意图。
图3为本发明第一实施例的边缘场开关模式的薄膜晶体管阵列基板的局部剖面示意图。
图4为现有的液晶显示装置与采用本发明的薄膜晶体管阵列基板的液晶显示装置的电压-穿透率曲线图。
图5为本发明第一实施例的边缘场开关模式的薄膜晶体管阵列基板制造方法的流程示意图。
图6a-6e为本发明第一实施例的边缘场开关模式的薄膜晶体管阵列基板的制作流程中的剖面示意图。
图7为本发明第二实施例的边缘场开关模式的薄膜晶体管阵列基板的局部剖面示意图。
具体实施方式
本发明实施例提供了一种边缘场开关模式的薄膜晶体管阵列基板及其制造方法,有利于增强边缘电场,降低液晶分子的驱动电压,从而降低功耗,并有效改善显示时的残像问题。以下分别予以详细说明。
图3是本发明第一实施例的边缘场开关模式的薄膜晶体管阵列基板的局部剖面示意图,请参图3,第一实施例提供的边缘场开关模式的薄膜晶体管阵列基板20包括透明基板21以及形成在透明基板21上的多条扫描线101(图1)和多条数据线102(图1),多条扫描线101和多条数据线102交叉限定多个像素区域,每个像素区域包括形成在透明基板21上的第一绝缘层22、第二绝缘层23、第一电极层24、第三绝缘层25、第二电极层26以及薄膜晶体管103(图1)。
其中,第一绝缘层22形成于透明基板21上。第一绝缘层22可以是栅极绝缘层,形成于透明基板21上且与透明基板21接触。
第二绝缘层23形成于第一绝缘层22的上表面221上。本实施例中,第二绝缘层23包括间隔排列的多个绝缘凸起部231(图2中仅绘示出两个,但并不以此为限)。第二绝缘层23的各绝缘凸起部231向上凸出于第一绝缘层22的上表面221。第二绝缘层23只在第一绝缘层22部分的上表面221形成有绝缘凸起部231,第一绝缘层22的其余部分的上表面221未形成有绝缘凸起部231。本实施例中,多个绝缘凸起部231例如是平行设置的条状结构。
第一电极层24形成于第二绝缘层23上。第一电极层24包括多个电极平部241和多个电极凸部242,多个电极平部241和多个电极凸部242相互连成一体。多个电极平部241覆盖第一绝缘层22的未形成有绝缘凸起部231的表面上,多个电极凸部242分别覆盖第二绝缘层23的多个绝缘凸起部231。
第三绝缘层25形成于第一电极层24上,第一电极层24的多个电极凸部242的上表面242a未被第三绝缘层25覆盖,从而露出第一电极层24的多个电极凸部242的上表面242a。本实施例中,第三绝缘层25覆盖第一电极层24的多个电极平部241的上表面241a以及第一电极层24的多个电极凸部242的侧表面242b,而多个电极凸部242的上表面242a未被第三绝缘层25覆盖。
第二电极层26形成于第三绝缘层25上。第二电极层26包括间隔排列的多个电极部261,多个电极部261分别位于多个电极平部241的上方,多个电极部261与多个电极凸部242相互错开且交替设置。本实施例中,多个电极部261例如是平行设置的条状结构,且多个电极部261之间彼此电性连接在一起。第二电极层26的每相邻两个电极部261之间具有一个第一电极层24的电极凸部242,第一电极层24的每相邻两个电极凸部242之间具有一个第二电极层26的电极部261。
本实施例中,各电极部261的宽度W1小于各电极平部241的W2宽度,第三绝缘层25上于对应各电极平部241的上方形成有凹陷251,各电极部261收容在对应的凹陷251中,并可以控制使多个电极部261的上表面262与多个电极凸部242的上表面242a位于同一水平面上。
本发明实施例中,第三绝缘层25覆盖于除了多个电极凸部242之外的第一电极层24上,露出第一电极层24的多个电极凸部242,而形成于第三绝缘层25上的第二电极层26包括间隔排列的多个电极部261,多个电极部261分别位于多个电极平部241的上方,使多个电极部261与多个电极凸部242相互错开且交替设置,且第二电极层26的多个电极部261的上表面262与第一电极层24的多个电极凸部242的上表面242a可设置位于同一水平面上,从而第一电极层24的多个电极凸部242的上表面242a与第二电极层26的多个电极部261的上表面262平齐,使得第一电极层24的多个电极凸部242和第二电极层26的多个电极部261相互错开但几乎位于同一水平线上,大大降低了第一电极层24和第二电极层26之间在垂直面板的方向上的距离,从而使第一电极层24的多个电极凸部242和第二电极层26的多个电极部261上方的水平方向电场分量得到增强,由于边缘电场得到了增强,因此使用较小的电压即能驱使液晶分子在水平面内扭转,即可以相应降低液晶分子的驱动电压,从而降低功耗。
另外,第一电极层24的多个电极凸部242未被第三绝缘层25覆盖,使多个电极凸部242的上表面242a露出,当薄膜晶体管阵列基板20在最靠向液晶分子的表面上形成配向层(图未示)时,配向层覆盖在第一电极层24的多个电极凸部242和第二电极层26的多个电极部261上,使配向层与第一电极层24和第二电极层26接触导通。这样,当液晶显示面板在驱动时存在DC偏置时,混入液晶分子中的离子型不纯物可以通过第一电极层24和第二电极层26及时地释放掉,以克服配向层释放电荷较慢的弱点,这样无论液晶显示面板内存在正的DC偏置还是负的DC偏置,均能及时将液晶分子内的离子型不纯物及时释放掉,从而改善残像问题。
以上,第一电极层24和第二电极层26其中之一为像素电极,另一为公共电极。例如,第一电极层24为公共电极,第二电极层26为像素电极。薄膜晶体管103用于控制像素电极。薄膜晶体管103的栅极为对应扫描线101的一部分或与对应的扫描线101电性连接,薄膜晶体管103的源极与对应的数据线102电性连接,薄膜晶体管103的漏极通过位于绝缘层13上的通孔104(图1)与像素电极电性连接。第一电极层24和第二电极层26材质是透明的导电层,例如可以为氧化铟锡。第一绝缘层22和第三绝缘层25的材质可以无机绝缘材料,例如可以是氮化硅。第二绝缘层23的材质可以是氮化硅或树脂材料。
图4是现有的液晶显示装置与采用本实施例的边缘场开关模式的薄膜晶体管阵列基板20的液晶显示装置的电压—穿透率曲线图。其中,所用的液晶为负性液晶。表1为采用以上不同的液晶显示装置的电压—穿透率的具体测试值。表1中FFS为现有的液晶显示装置的穿透率、阈值电压、饱和电压的测试结果,HFFS为采用本实施例的边缘场开关模式的薄膜晶体管阵列基板20的液晶显示装置的穿透率、阈值电压、饱和电压的测试结果,HFFS(Horizontal Fringe Field Switching)即代表本发明实施例所具有的水平边缘场开关模式。其中,采用现有的液晶显示装置的穿透率是25.449%,采用本实施例的边缘场开关模式的薄膜晶体管阵列基板20的液晶显示装置的穿透率是25.309%,后者的穿透率是前者的99.1%,两者穿透率几乎没有差别。采用现有的液晶显示装置的阈值电压是3.14v,采用本实施例的边缘场开关模式的薄膜晶体管阵列基板20的液晶显示装置的阈值电压是2.45v。采用现有的液晶显示装置的饱和电压是5v,采用本实施例的边缘场开关模式的薄膜晶体管阵列基板20的液晶显示装置的饱和电压是4.4v。
表1
从上述图4和表1中可以看出,采用本实施例中的边缘场开关模式的薄膜晶体管阵列基板20的液晶显示装置的饱和电压略有降低,但是阈值电压降低明显,这样在几乎不影响产品穿透率的情况下,使用较小的驱动电压便可使得液晶显示面板工作正常,从而有效的降低功耗,降低使用成本。同时,本发明实施例的薄膜晶体管阵列基板20中,第一电极层24的多个电极凸部242和第二电极层26的多个电极部261均裸露在最外层,当存在DC偏置时能够将面板内的离子型不纯物及时释放掉,有效地改善残像问题。
图5为本发明第一实施例的边缘场开关模式的薄膜晶体管阵列基板制造方法的流程示意图,图6a-6e为本发明第一实施例的边缘场开关模式的薄膜晶体管阵列基板的制作流程中的剖面示意图。如前所述,薄膜晶体管阵列基板20包括透明基板21以及形成在透明基板21上的多条扫描线101(图1)和多条数据线102(图1),多条扫描线101和多条数据线102交叉限定多个像素区域。每个像素区域包括形成在透明基板21上的第一绝缘层22、第二绝缘层23、第一电极层24、第三绝缘层25、第二电极层26以及薄膜晶体管103(图1)。因此,可以理解在薄膜晶体管阵列基板20的制作方法中还应包括扫描线101、数据线102、薄膜晶体管103等结构的制作步骤,在此不赘述。请参图5和6a-6e,以下仅针对透明基板21上对应像素区域的部分的做描述,该制造方法包括如下步骤:
步骤301、在透明基板21上形成第一绝缘层22。
如图6a所示,在透明基板21上形成第一绝缘层22。第一绝缘层22可以是栅极绝缘层,形成于透明基板21上且与透明基板21接触。第一绝缘层22的材质可以是氮化硅,第一绝缘层22可以通过等离子体增强化学气相沉积法(Plasma Enhanced Chemical VaporDeposition,PECVD)沉积形成。
步骤302、在第一绝缘层22上形成第二绝缘层23。
如图6b所示,在第一绝缘层22上形成第二绝缘层23。本实施例中,第二绝缘层23包括间隔排列的多个绝缘凸起部231(图6b中仅绘示出两个,但并不以此为限)。第二绝缘层23的各绝缘凸起部231向上凸出于第一绝缘层22的表面上。绝缘凸起部231只形成在第一绝缘层22的部分的上表面221上,第一绝缘层22的其余部分的上表面221上未形成有绝缘凸起部231。本实施例中,多个绝缘凸起部231例如是平行设置的条状结构。第二绝缘层23的材质可以是氮化硅,第二绝缘层23可以通过一道光罩制程形成,具体步骤包括PECVD沉积成膜、涂布光阻、曝光、蚀刻、剥离光阻等工艺制作形成。
步骤303、在第二绝缘层23上形成第一电极层24。
如图6c所示,在第二绝缘层23上形成第一电极层24,第一电极层24包括多个电极平部241和多个电极凸部242,多个电极平部241和多个电极凸部242交替连成一体。多个电极平部241覆盖第一绝缘层22的未形成有第二绝缘层23的表面上,多个电极凸部242分别覆盖第二绝缘层23的多个绝缘凸起部231。第一电极层24的材质可以为氧化铟锡,第一电极层24可以通过溅射(Sputter)沉积成膜、涂布光阻、曝光、蚀刻、剥离光阻等工艺制作形成。
步骤304、在第一电极层24上形成第三绝缘层25。
首先,如图6c所示,先在第一电极层24上形成绝缘层材料层25’。然后,通过蚀刻等方法去除位于第一电极层24的多个电极凸部242的上表面242a的部分绝缘层材料层25’,以形成如图6d所示第三绝缘层25,这样多个电极凸部242的上表面242a未被第三绝缘层覆盖,从而露出第一电极层24的多个电极凸部242的上表面242a。本实施例中,第三绝缘层25覆盖第一电极层24的多个电极平部241的上表面241a以及第一电极层24的多个电极凸部242的侧表面242b,但露出第一电极层24的多个电极凸部242的上表面242a。第三绝缘层25的材质可以是氮化硅,第三绝缘层25可以通过PECVD沉积成膜、涂布光阻、曝光、蚀刻、剥离光阻等工艺制作形成。
步骤305、在第三绝缘层25上形成第二电极层26。
如图6e所示,在第三绝缘层25上形成第二电极层26,第二电极层26包括间隔排列的多个电极部261,多个电极部261分别位于多个电极平部241的上方,多个电极部261与多个电极凸部242相互错开且交替设置。本实施例中,多个电极部261例如是平行设置的条状结构,且多个电极部261之间彼此电性连接在一起。第二电极层26的每相邻两个电极部261之间具有一个第一电极层24的电极凸部242,第一电极层24的每相邻两个电极凸部242之间具有一个第二电极层26的电极部261。
本实施例中,各电极部261的宽度W1小于各电极平部241的宽度W2,第三绝缘层25上于对应各电极平部241的上方形成有凹陷251,各电极部261收容在对应的凹陷251中。第二电极层26的多个电极部261的上表面262与第一电极层24的多个电极凸部242的上表面242a可设置位于同一水平面上。第二电极层26的材质可以为氧化铟锡,第二电极层26可以通过溅射沉积成膜、涂布光阻、曝光、蚀刻、剥离光阻等工艺制作形成。
图7为本发明第二实施例的边缘场开关模式的薄膜晶体管阵列基板的局部剖面示意图。本实施例的薄膜晶体管阵列基板30在每个像素区域包括形成在透明基板31上的第一绝缘层32、第二绝缘层33、第一电极层34、第三绝缘层35以及第二电极层36,本实施例的薄膜晶体管阵列基板30与上述第一实施例的薄膜晶体管阵列基板20的结构大致相同,二者的区别在于,第一绝缘层32和第二绝缘层33为同一层结构,第一绝缘层32和第二绝缘层33的各绝缘凸起部331为一体成型。也就是说,在形成第一绝缘层32和第二绝缘层33时,是利用同一道光罩制程同时制作形成第一绝缘层32和第二绝缘层33,例如通过PECVD沉积成膜、涂布光阻、曝光、蚀刻、剥离光阻等工艺在同一道光罩制程同时制作形成第一绝缘层32和第二绝缘层33。相较于分别制作形成第一绝缘层32和第二绝缘层33而言,本实施例通过在一道光罩制程同时制作形成第一绝缘层32和第二绝缘层33,可以精简制程步骤,降低生产成本。关于本实施例的更多内容可以参见上述第一实施例,在此不再赘述。
需要说明的是,在本文中,诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来,而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且,术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含,从而使得包括一系列要素的过程、方法、物品或者装置不仅包括那些要素,而且还包括没有明确列出的其他要素,或者是还包括为这种过程、方法、物品或者装置所固有的要素。在没有更多限制的情况下,由语句“包括一个……”限定的要素,并不排除在包括所述要素的过程、方法、物品或者装置中还存在另外的相同要素。
以上对本发明所提供的一种边缘场开关模式的薄膜晶体管阵列基板及其制造方法进行了详细介绍,对于本领域的技术人员,依据本发明实施例的思想,在具体实施方式及应用范围上均会有改变之处,综上所述,本说明书内容不应理解为对本发明的限制。
Claims (6)
1.一种边缘场开关模式的薄膜晶体管阵列基板,包括透明基板以及形成在透明基板上的多条扫描线和多条数据线,所述多条扫描线和所述多条数据线交叉限定多个像素区域,其特征在于,所述像素区域包括:
第一绝缘层,形成于所述透明基板上;
第二绝缘层,形成于所述第一绝缘层上,所述第二绝缘层包括间隔排列的多个绝缘凸起部,所述多个绝缘凸起部凸出于所述第一绝缘层的表面上;
第一电极层,形成于所述第二绝缘层上,所述第一电极层包括多个电极平部和多个电极凸部,所述多个电极平部覆盖所述第一绝缘层的未形成有所述绝缘凸起部的表面上,所述多个电极凸部分别覆盖所述多个绝缘凸起部;
第三绝缘层,形成于所述第一电极层上,所述第三绝缘层覆盖所述多个电极平部的上表面以及所述多个电极凸部的侧表面,所述多个电极凸部的上表面未被所述第三绝缘层覆盖而露出;以及
第二电极层,形成于所述第三绝缘层上,所述第二电极层包括间隔排列的多个电极部,所述多个电极部分别位于所述多个电极平部的上方,所述多个电极部与所述多个电极凸部相互错开且交替设置,所述多个电极部的上表面与所述多个电极凸部的上表面位于同一水平面上,各所述电极部的宽度小于各所述电极平部的宽度,所述第三绝缘层上于对应各所述电极平部的上方形成有凹陷,各所述电极部收容在所述凹陷中。
2.根据权利要求1所述的边缘场开关模式的薄膜晶体管阵列基板,其特征在于,所述第一绝缘层和所述第二绝缘层为同一层结构,所述第一绝缘层和所述第二绝缘层的各绝缘凸起部为一体成型。
3.根据权利要求1所述的边缘场开关模式的薄膜晶体管阵列基板,其特征在于,所述第一电极层和所述第二电极层其中之一为像素电极,另一为公共电极,且所述多个电极部之间彼此电性连接在一起。
4.一种液晶显示面板,包括薄膜晶体管阵列基板、彩色滤光片基板以及夹设于所述薄膜晶体管阵列基板与所述彩色滤光片基板之间的液晶分子,其特征在于,所述薄膜晶体管阵列基板为权利要求1至3任一项所述的边缘场开关模式的薄膜晶体管阵列基板。
5.一种边缘场开关模式的薄膜晶体管阵列基板的制造方法,其特征在于,包括:
在透明基板上形成第一绝缘层;
在所述第一绝缘层上形成第二绝缘层,所述第二绝缘层包括间隔排列的多个绝缘凸起部,所述多个绝缘凸起部凸出于所述第一绝缘层的表面上;
在所述第二绝缘层上形成第一电极层,所述第一电极层包括多个电极平部和多个电极凸部,所述多个电极平部覆盖所述第一绝缘层的未形成有所述绝缘凸起部的表面上,所述多个电极凸部分别覆盖所述多个绝缘凸起部;
在所述第一电极层上形成第三绝缘层,所述多个电极凸部的上表面未被所述第三绝缘层覆盖而露出;以及
在所述第三绝缘层上形成第二电极层,所述第二电极层包括间隔排列的多个电极部,所述多个电极部分别位于所述多个电极平部的上方,所述多个电极部与所述多个电极凸部相互错开且交替设置,所述多个电极部的上表面与所述多个电极凸部的上表面设置位于同一水平面上。
6.根据权利要求5所述的边缘场开关模式的薄膜晶体管阵列基板的制造方法,其特征在于,在形成第一绝缘层和第二绝缘层时,利用一道光罩制程同时制作形成所述第一绝缘层和所述第二绝缘层。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201510119221.5A CN104714343B (zh) | 2015-03-18 | 2015-03-18 | 边缘场开关模式的薄膜晶体管阵列基板及其制造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201510119221.5A CN104714343B (zh) | 2015-03-18 | 2015-03-18 | 边缘场开关模式的薄膜晶体管阵列基板及其制造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN104714343A CN104714343A (zh) | 2015-06-17 |
CN104714343B true CN104714343B (zh) | 2018-06-01 |
Family
ID=53413806
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201510119221.5A Active CN104714343B (zh) | 2015-03-18 | 2015-03-18 | 边缘场开关模式的薄膜晶体管阵列基板及其制造方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN104714343B (zh) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105652496B (zh) * | 2016-01-25 | 2018-03-09 | 武汉华星光电技术有限公司 | 一种阵列基板及触摸屏 |
CN106647059B (zh) * | 2017-01-04 | 2021-01-22 | 京东方科技集团股份有限公司 | 阵列基板、显示面板及其制造方法 |
EP3846221A4 (en) * | 2018-08-28 | 2022-08-24 | Global Energy Interconnection Research Institute Co., Ltd | SEMICONDUCTOR DEVICE AND METHOD FOR PREPARING THEREOF, AND RAPID RECOVERY DIODE AND METHOD FOR PREPARING IT |
CN109856869B (zh) * | 2019-03-26 | 2021-09-21 | 昆山龙腾光电股份有限公司 | 阵列基板及制作方法和液晶显示装置及驱动方法 |
CN110764321B (zh) * | 2019-10-16 | 2022-08-05 | 深圳市华星光电半导体显示技术有限公司 | 薄膜晶体管像素电极层结构及显示面板 |
CN115755470B (zh) * | 2022-11-15 | 2024-06-14 | 京东方科技集团股份有限公司 | 一种阵列基板、制作方法和显示面板 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101995707A (zh) * | 2010-08-30 | 2011-03-30 | 昆山龙腾光电有限公司 | 边缘场开关型液晶显示面板、其制造方法及液晶显示器 |
WO2011134389A1 (zh) * | 2010-04-26 | 2011-11-03 | 北京京东方光电科技有限公司 | Ffs型tft-lcd阵列基板的制造方法 |
CN103913904A (zh) * | 2013-05-09 | 2014-07-09 | 上海中航光电子有限公司 | 像素结构、tft阵列基板、液晶显示面板和液晶显示装置 |
-
2015
- 2015-03-18 CN CN201510119221.5A patent/CN104714343B/zh active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2011134389A1 (zh) * | 2010-04-26 | 2011-11-03 | 北京京东方光电科技有限公司 | Ffs型tft-lcd阵列基板的制造方法 |
EP2565916A1 (en) * | 2010-04-26 | 2013-03-06 | Beijing BOE Optoelectronics Technology Co., Ltd. | Manufacturing method for array substrate with fringe field switching type thin film transistor liquid crystal display |
CN101995707A (zh) * | 2010-08-30 | 2011-03-30 | 昆山龙腾光电有限公司 | 边缘场开关型液晶显示面板、其制造方法及液晶显示器 |
CN103913904A (zh) * | 2013-05-09 | 2014-07-09 | 上海中航光电子有限公司 | 像素结构、tft阵列基板、液晶显示面板和液晶显示装置 |
Also Published As
Publication number | Publication date |
---|---|
CN104714343A (zh) | 2015-06-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN104714343B (zh) | 边缘场开关模式的薄膜晶体管阵列基板及其制造方法 | |
CN102129142B (zh) | 横向电场模式液晶显示装置 | |
CN105159001B (zh) | 阵列基板及其制造方法、显示面板以及显示装置 | |
CN105629612B (zh) | 薄膜晶体管阵列基板及其制作方法 | |
CN102411242B (zh) | 像素结构及其驱动方法 | |
CN103529608B (zh) | 用于液晶显示设备的阵列基板及其制造方法 | |
CN101847641B (zh) | 阵列基板及其制造方法和宽视角液晶显示器 | |
US9164340B2 (en) | Pixel structure and liquid crystal panel | |
CN102135691A (zh) | 阵列基板及其制造方法和液晶显示器 | |
CN105093750B (zh) | Tft阵列基板结构及其制作方法 | |
CN206002819U (zh) | 阵列基板及显示器件 | |
CN106094366B (zh) | Ips型阵列基板的制作方法及ips型阵列基板 | |
CN105470269A (zh) | Tft阵列基板及其制作方法 | |
CN103311253B (zh) | 薄膜晶体管阵列基板及其制作方法以及液晶显示装置 | |
CN102998856B (zh) | 一种阵列基板及其制作方法、显示装置 | |
WO2013104300A1 (zh) | 阵列基板及包括该阵列基板的显示装置 | |
CN102468308A (zh) | 阵列基板及其制造方法和液晶显示器 | |
CN104216183A (zh) | 一种阵列基板及其制备方法、显示装置 | |
CN104570525B (zh) | 液晶显示装置及其制造方法 | |
CN103246117A (zh) | 一种双栅型薄膜晶体管液晶显示装置的像素结构 | |
CN202126557U (zh) | 一种阵列基板 | |
CN101384951B (zh) | 半透型液晶显示装置及其制造方法 | |
CN106610550A (zh) | 显示面板 | |
KR100975470B1 (ko) | Ffs 모드 액정표시장치 | |
CN107863320B (zh) | Va型薄膜晶体管阵列基板及其制作方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant | ||
CP01 | Change in the name or title of a patent holder | ||
CP01 | Change in the name or title of a patent holder |
Address after: 215301, 1, Longteng Road, Kunshan, Jiangsu, Suzhou Patentee after: InfoVision Optoelectronics(Kunshan)Co.,Ltd. Address before: 215301, 1, Longteng Road, Kunshan, Jiangsu, Suzhou Patentee before: INFOVISION OPTOELECTRONICS (KUNSHAN) Co.,Ltd. |