CN104779201A - 阵列基板及其制作方法、显示装置 - Google Patents

阵列基板及其制作方法、显示装置 Download PDF

Info

Publication number
CN104779201A
CN104779201A CN201510176895.9A CN201510176895A CN104779201A CN 104779201 A CN104779201 A CN 104779201A CN 201510176895 A CN201510176895 A CN 201510176895A CN 104779201 A CN104779201 A CN 104779201A
Authority
CN
China
Prior art keywords
data wire
public electrode
passivation layer
layer
connecting line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201510176895.9A
Other languages
English (en)
Other versions
CN104779201B (zh
Inventor
孙志
宋瑞涛
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Beijing BOE Optoelectronics Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Beijing BOE Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Beijing BOE Optoelectronics Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201510176895.9A priority Critical patent/CN104779201B/zh
Publication of CN104779201A publication Critical patent/CN104779201A/zh
Application granted granted Critical
Publication of CN104779201B publication Critical patent/CN104779201B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods

Abstract

本发明提供了一种阵列基板及其制作方法、显示装置，该方法包括：在基底上形成栅绝缘层；在所述栅绝缘层上形成数据线图形；在形成数据线图形的结构之上形成像素电极图形；在所述像素电极图形、所述数据线图形和所述栅绝缘层之上形成钝化层，所述钝化层中形成有狭缝，所述狭缝位于期望的像素电极图形与期望的数据线图形之间；对形成了钝化层的结构进行刻蚀，以刻蚀掉可能形成在所述狭缝下方的数据线图形；在钝化层上形成公共电极图形。本发明提供的阵列制作方法，能够使得数据线图形不与像素电极图形连接。

Description

阵列基板及其制作方法、显示装置
技术领域
本发明涉及显示技术领域，尤其涉及一种阵列基板及其制作方法、显示装置。
背景技术
高级超维场转换((Advanced Super Dimension Switch，即ADSDS，简称ADS)技术是通过同一平面内狭缝电极边缘所产生的电场以及狭缝电极层与板状电极层间产生的电场形成多维电场，使液晶盒内狭缝电极间、电极正上方所有取向液晶分子都能够产生旋转，从而提高了液晶工作效率并增大了透光效率。高级超维场转换技术可以提高薄膜场效应晶体管液晶显示器(Thin Film Transistor-Liquid Crystal Display，TFT-LCD)产品的画面品质，具有高分辨率、高透过率、低功耗、宽视角、高开口率、低色差、无挤压水波纹(push Mura)等优点。
如图1所示，为理想的ADS阵列基板在数据线区域(数据线及其周边区域)和边框区域的结构示意图，在数据线区域，该阵列基板：包括基底1、形成在基底1上的栅绝缘层3、同层形成在栅绝缘层3之上的数据线图形4a和像素电极图形5a、形成在有数据线图形4a和像素电极图形5a以及栅绝缘层3之上的钝化层6以及形成在钝化层6之上的公共电极图形7。在边框区域，该阵列基板包括形成在基底1上的公共电极片2，形成在公共电极片2之上的栅绝缘层3、形成在栅绝缘层3之上的公共电极连接线图形4b，所述栅绝缘层3在对应于公共电极片2的位置具有过孔，公共电极连接线图形4b通过该过孔连接到公共电极片2；还包括形成在公共电极连接线图形4b上方的钝化层6，该钝化层6在对应于公共电极片2b的位置中也具有过孔，公共电极图形7通过该过孔连接到公共电极连接线图形4b。在显示时，公共电极片2通过公共电极连接线图形4b向公共电极图形7供电。
在理想的ADS阵列基板中，为了实现显示控制，如图1所示，数据线图形4a和像素电极图形5a应相互独立，不应连接在一起。但是现有的刻蚀工艺难以保证对数据线图形的精确刻蚀，可能会导致刻蚀出的数据线图形4a过宽，并与像素电极图形5a连接在一起(参见图2)，无法实现显示控制。
发明内容
本发明的一个目的在于提供避免数据线图形和像素电极图形连接在一起。
第一方面，本发明提供了一种阵列基板的制作方法，包括：
在基底上形成栅绝缘层；
在所述栅绝缘层上形成数据线图形；
在形成数据线图形的结构之上形成像素电极图形；
在所述像素电极图形、所述数据线图形和所述栅绝缘层之上形成钝化层，所述钝化层中形成有狭缝，所述狭缝位于期望的像素电极图形与期望的数据线图形之间；
对形成了钝化层的结构进行刻蚀，以刻蚀掉可能形成在所述狭缝下方的数据线图形；
在钝化层上形成公共电极图形。
进一步的，在形成钝化层之前，所述方法还包括：在所述栅绝缘层上形成位于边框区域的公共电极连接线图形；
在所述公共电极连接线图形之上形成刻蚀防护层图形；
在所述像素电极图形、所述数据线图形和所述栅绝缘层之上形成的钝化层在对应于所述刻蚀防护层图形的位置还形成有公共电极过孔；
在钝化层上形成的公共电极图形通过所述公共电极过孔连接到公共电极连接线图形。
进一步的，在所述像素电极图形、所述数据线图形和所述栅绝缘层之上形成钝化层，包括：
在所述像素电极图形、所述数据线图形、所述栅绝缘层和公共电极连接线图形之上沉积钝化层材料；
对所述钝化层材料进行一次图案化工艺形成公共电极过孔和狭缝。
进一步的，在所述栅绝缘层上形成位于边框区域的公共电极连接线图形，具体包括：
在形成所述数据线图形的同一工艺中形成公共电极连接线图形。
进一步的，所述在所述公共电极连接线图形之上形成刻蚀防护层图形，具体包括：
利用导体材料形成所述刻蚀防护层图形。
进一步的，所述在所述公共电极连接线图形之上利用导体材料形成刻蚀防护层图形，具体包括：
在形成所述像素电极图形的同一工艺中形成刻蚀阻挡层图形。
进一步的，所述数据线图形的材料为金属，所述刻蚀阻挡层图形的材料为氧化铟锡；
所述对形成了钝化层的结构进行刻蚀，以刻蚀掉可能形成在所述狭缝下方的数据线图形，包括：
使用金属刻蚀液对形成了钝化层的结构进行刻蚀。
进一步的，所述数据线图形的材料为钼。
进一步的，在所述钝化层上形成公共电极图形具体包括：
在所述钝化层上沉积公共电极材料层；
对所述公共电极材料层进行刻蚀，形成公共电极图形；其中，对所述公共电极材料层进行刻蚀包括对所述狭缝内的公共电极材料的刻蚀。
第二方面，本发明还提供了一种阵列基板，所述阵列基板利用上述任一项所述的阵列基板制作方法制作。
第三方面，本发明还提供了一种显示装置，该显示装置包括上述的阵列基板。
本发明提供的阵列基板的制作方法中，在所述像素电极图形、所述数据线图形和所述栅绝缘层之上形成钝化层，所述钝化层中形成有狭缝，所述狭缝位于期望的像素电极图形与期望的数据线图形之间；对形成了钝化层的结构进行刻蚀，以刻蚀掉可能形成在所述狭缝下方的数据线图形。这样能够有效的刻蚀掉可能形成在期望的像素电极图形与期望的数据线图形之间的数据线图形，使得数据线图形不与像素电极图形连接。
附图说明
图1为理想的ADS阵列基板在数据线区域和边框区域的结构示意图；
图2为利用显示现有技术制作的ADS阵列基板在数据线区域和边框区域的结构示意图；
图3为本发明一实施例提供的阵列基板的制作方法的流程示意图；
图4-图13为本发明一实施例提供的阵列基板的制作方法中所形成的结构的示意图。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整的描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他的实施例，都属于本发明保护的范围。
本发明一实施例提供了一种阵列基板的制作方法，可用于制作ADS阵列基板，如图3所示，该方法包括：
步骤S1，在基底上形成栅绝缘层；
步骤S2，在所述栅绝缘层上形成数据线图形；
步骤S3，在形成数据线图形的结构之上形成像素电极图形；
步骤S4，在所述像素电极图形、所述数据线图形和所述栅绝缘层之上形成钝化层，所述钝化层中形成有狭缝，所述狭缝位于期望的像素电极图形与期望的数据线图形之间；
步骤S5，对形成了钝化层的结构进行刻蚀，以刻蚀掉可能形成在所述狭缝下方的数据线图形；
步骤S6，在钝化层上形成公共电极图形。
本发明提供的阵列基板的制作方法中，在所述像素电极图形、所述数据线图形和所述栅绝缘层之上形成钝化层，所述钝化层中形成有狭缝，所述狭缝位于期望的像素电极图形与期望的数据线图形之间；对形成了钝化层的结构进行刻蚀，以刻蚀掉可能形成在所述狭缝下方的数据线图形。这样即使实际形成的数据线图形的宽度过大超出了期望的宽度，并与像素电极图形连接在一起，超出期望宽度的部分也会被刻蚀掉，从而使得数据线图形不与像素电极图形连接。
在具体实施时，这里的基底可以为透明玻璃等。这里的栅绝缘层与现有技术中的理解一致，均是指用于实现栅电极图形与有源层图形之间的绝缘的层结构，具体可以由SiNx(x为正整数)等材料制作。
在具体实施时，上述的方法中，在步骤S1之前，还可以包括在TFT区域制作栅电极图形以及在边框区域形成公共电极片的步骤，在步骤S1中，所制作的栅绝缘层具体形成在TFT区域的栅电极图形、公共电极片以及数据线区域的基底之上。在步骤S1之后步骤S2之前，还应包含在TFT区域的栅绝缘层之上制作有源层图形的步骤，这里的数据线图形形成在数据线区域的栅绝缘层之上。然而这些并不是本发明所关注的重点，在此亦不再进行详细说明。
在具体实施时，在步骤S1之后，步骤S4之前，上述的方法还可以包括图中未示出的：步骤S2’，在所述栅绝缘层上形成位于边框区域的公共电极连接线图形；
步骤S3’，在所述公共电极连接线图形之上形成刻蚀防护层图形；
此时，步骤S4中所形成的钝化层在对应于所述刻蚀防护层图形的位置还形成有公共电极过孔；
步骤S6中所形成的公共电极图形还通过所述公共电极过孔连接到公共电极连接线图形。
这样做的好处是，对形成有钝化层的结构进行刻蚀时，由于公共电极过孔下方的公共电极连接线图形的上方形成有刻蚀防护层图形，能够很好避免在步骤S5中对形成有钝化层的结构进行刻蚀时刻蚀到公共电极连接线图形，避免公共电极连接线图形被刻蚀断。
在具体实施时，上述的步骤S2’和步骤S2’可以通过同一工艺实现。即在形成所述数据线图形的同一工艺中形成公共电极连接线图形。这样也能够降低制作工艺的复杂度。具体来说，可以在栅绝缘层之上形成导体材料，之后通过同一图案化工艺形成公共电极连接线图形和数据线图形。
在具体实施时，这里的刻蚀防护层图形可以采用导体材料制作，这样在步骤S5的刻蚀工艺中，无需将刻蚀防护层图形刻蚀掉或者无需将刻蚀防护层图形完全刻蚀掉，在步骤S6中所形成的公共电极图形能够经过该刻蚀防护层图形连接到公共电极连接线图形。这样就降低了刻蚀工艺的复杂度。当然在实际应用中，也可以采用非导体材料制作刻蚀防护层图形，此时在步骤S5中，可以同时将该刻蚀防护层图形刻蚀掉，以保证步骤S6中形成的公共电极图形能够与公共电极连接线图形电连接。
更进一步的，上述的步骤S3’和步骤S3’可以通过同一工艺实现。即在形成所述像素电极图形的同一工艺中形成刻蚀阻挡层图形。这样也能够降低制作工艺的复杂度。具体来说，可以在栅绝缘层之上形成电极材料层，之后通过同一图案化工艺形成像素电极图形和刻蚀阻挡层图形。
下面对在形成所述像素电极图形的同一工艺中形成刻蚀阻挡层图形的具体过程进行详细说明。
假设经步骤S2和步骤S2’得到的结构如图4所示，包括：
基底1、形成在基底1上的边框区域的公共电极片2、形成在公共电极片2和基底1之上的栅绝缘层3、形成在栅绝缘层3的数据线图形4a和公共电极连接线图形4b，其中数据线图形4a位于数据线区域，公共电极连接线图形4b位于边框区域；
则在形成所述像素电极图形的同一工艺中形成刻蚀阻挡层图形的具体过程可以包括：
步骤S31，在图4所示的结构沉积一层电极材料层5，并在电极材料5上涂覆一层光刻胶，通过曝光显影工艺形成光刻胶图案。经步骤31得到的结构可以如图5所示，该光刻胶图案主要由两部分8a和8b构成，第一部分8a位于数据线区域，用于刻蚀像素电极图形，第二部分8b位于边框区域的公共电极连接线图形4b的上方，用于形成刻蚀阻挡层图形。
步骤S32，以步骤S31中形成的光刻胶图案为掩膜对电极材料5进行刻蚀，形成像素电极图形5a和刻蚀阻挡层图形5b。经步骤S32之后得到的结构可以如图6所示，电极材料层5经刻蚀后的剩余部分包括位于数据线区域的像素电极图形5a和位于边框区域的公共电极连接线图形4b上方的刻蚀阻挡层图形5b。
步骤S33，剥离光刻胶图案。经步骤S33后得到的结构如图7所示，与图6不同的是，不包括光刻胶图案8a和8b。
在具体实施时，上述的步骤S4可以具体包括：
步骤S41，在所述像素电极图形、所述数据线图形、所述栅绝缘层和公共电极连接线图形之上沉积钝化层材料；
步骤S42，对所述钝化层材料进行一次图案化工艺形成公共电极过孔和狭缝。
这样做的好处是，能够在形成公共电极过孔的同一图案化工艺中形成狭缝，避免了单独采用一次图案化工艺制作下狭缝，降低了制作工作工艺的复杂度。
下面结合附图对步骤S41和步骤42的详细过程进行说明：
经步骤S41之后得到的结构可以参考图8，与图7不同的是，还包括覆盖图7所示的结构上的钝化材料6。在步骤S42中，首先在图8所示的结构之上涂覆一层光刻胶材料，并对光刻胶材料进行曝光显影得到如图9所示的光刻胶图案9，该光刻胶图案9中形成有狭缝a和过孔b，狭缝a位于数据线图形4a的上方，过孔b位于刻蚀阻挡层图形5b的上方。之后以光刻胶图案9为掩膜对钝化材料8进行刻蚀，形成如图10所示结构，该结构中钝化层8中狭缝A和过孔B。在形成具有狭缝A和过孔B的钝化层8之后，去除光刻胶得到如图11所示的结构。
在具体实施时，这里的钝化层材料也可以为SiNx等具有绝缘性能的材料。
在具体实施时，这里所指的期望的数据线图形可以是指具有制作人员所期望的形状(宽度)且位于制作人员所期望的位置的数据线图形，这里所指的期望的像素电极图形可以是指具有制作人员所期望的形状(宽度)且位于制作人员所期望的位置的像素电极图形。
在具体实施时，在步骤S2中形成的数据线图形的材料为金属，在步骤S3’中所形成的刻蚀阻挡层图形的材料为氧化铟锡；此时，步骤S5可以具体包括：使用金属刻蚀液对形成了钝化层的结构进行刻蚀。由于金属刻蚀液仅能对金属进行刻蚀，这样在步骤S5的刻蚀过程中，不会对刻蚀由氧化铟锡材料形成的刻蚀阻挡层图形。在具体实施时，这里的金属刻蚀液可以是指酸性溶液等可以刻蚀掉金属层的溶液。
进一步的，这里的成的数据线图形的材料可以具体为钼。
不难理解的是，在具体实施时，上述的步骤S5所指的刻蚀也可以为干法刻蚀，此时会同时刻蚀钝化层、狭缝下方的数据线图形以及公共电极过孔下方的刻蚀阻挡层图形。
使用金属刻蚀液对形成了钝化层的结构进行刻蚀得到的结构可以参考图12，由于狭缝下方的数据线图形4a被刻蚀掉，剩余的数据线图形4a与像素电极图形5a相互独立。
在具体实施时，上述的步骤S6可以包括图中未示出的：
步骤S61，在所述钝化层上沉积公共电极材料层；
步骤S62，对所述公共电极材料层进行刻蚀，形成公共电极图形；其中，对所述公共电极材料层进行刻蚀包括对所述狭缝内的公共电极材料的刻蚀。
在步骤S62中，将狭缝内的公共电极材料的刻蚀可以避免数据线图形通过该狭缝与公共电极图形相连，避免干扰像素电极图形与公共电极图形所形成的电场。
经步骤S6之后得到的结构可以参考图13，与图12相比，还包括公共电极图形7。
另一方面，本发明还提供了一种阵列基板，该阵列基板采用上述任一项所述的阵列基板制作方法制作，其具体结构可以参考图13。本发明提供的阵列基板，数据线图形与像素电极图形相互独立，能够正常的实现显示控制。
第三方面，本发明还提供了一种显示装置，该显示装置包括上述的阵列基板。
这里的显示装置可以为：电子纸、手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。
以上所述，仅为本发明的具体实施方式，但是，本发明的保护范围不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到的变化或替代，都应涵盖在本发明的保护范围之
内。因此，本发明的保护范围应以所述权利要求的保护范围为准。

Claims (11)

1.一种阵列基板的制作方法，其特征在于，包括：
在基底上形成栅绝缘层；
在所述栅绝缘层上形成数据线图形；
在形成数据线图形的结构之上形成像素电极图形；
在所述像素电极图形、所述数据线图形和所述栅绝缘层之上形成钝化层，所述钝化层中形成有狭缝，所述狭缝位于期望的像素电极图形与期望的数据线图形之间；
对形成了钝化层的结构进行刻蚀，以刻蚀掉可能形成在所述狭缝下方的数据线图形；
在钝化层上形成公共电极图形。
2.如权利要求1所述的方法，其特征在于，在形成钝化层之前，所述方法还包括：在所述栅绝缘层上形成位于边框区域的公共电极连接线图形；
在所述公共电极连接线图形之上形成刻蚀防护层图形；
在所述像素电极图形、所述数据线图形和所述栅绝缘层之上形成的钝化层在对应于所述刻蚀防护层图形的位置还形成有公共电极过孔；
在钝化层上形成的公共电极图形通过所述公共电极过孔连接到公共电极连接线图形。
3.如权利要求2所述的方法，其特征在于，在所述像素电极图形、所述数据线图形和所述栅绝缘层之上形成钝化层，包括：
在所述像素电极图形、所述数据线图形、所述栅绝缘层和公共电极连接线图形之上沉积钝化层材料；
对所述钝化层材料进行一次图案化工艺形成公共电极过孔和狭缝。
4.如权利要求2所述的方法，其特征在于，在所述栅绝缘层上形成位于边框区域的公共电极连接线图形，具体包括：
在形成所述数据线图形的同一工艺中形成公共电极连接线图形。
5.如权利要求2所述的方法，其特征在于，所述在所述公共电极连接线图形之上形成刻蚀防护层图形，具体包括：
利用导体材料形成所述刻蚀防护层图形。
6.如权利要求5所述的方法，其特征在于，所述在所述公共电极连接线图形之上利用导体材料形成刻蚀防护层图形，具体包括：
在形成所述像素电极图形的同一工艺中形成刻蚀阻挡层图形。
7.如权利要求2-6所述的方法，其特征在于，所述数据线图形的材料为金属，所述刻蚀阻挡层图形的材料为氧化铟锡；
所述对形成了钝化层的结构进行刻蚀，以刻蚀掉可能形成在所述狭缝下方的数据线图形，包括：
使用金属刻蚀液对形成了钝化层的结构进行刻蚀。
8.如权利要求7所述的方法，其特征在于，所述数据线图形的材料为钼。
9.如权利要求1所述的方法，其特征在于，在所述钝化层上形成公共电极图形具体包括：
在所述钝化层上沉积公共电极材料层；
对所述公共电极材料层进行刻蚀，形成公共电极图形；其中，对所述公共电极材料层进行刻蚀包括对所述狭缝内的公共电极材料的刻蚀。
10.一种阵列基板，其特征在于，所述阵列基板利用如权利要求1-9任一项所述的阵列基板制作方法制作。
11.一种显示装置，其特征在于，包括如权利要求10所述的阵列基板。
CN201510176895.9A 2015-04-14 2015-04-14 阵列基板及其制作方法、显示装置 Active CN104779201B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510176895.9A CN104779201B (zh) 2015-04-14 2015-04-14 阵列基板及其制作方法、显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510176895.9A CN104779201B (zh) 2015-04-14 2015-04-14 阵列基板及其制作方法、显示装置

Publications (2)

Publication Number Publication Date
CN104779201A true CN104779201A (zh) 2015-07-15
CN104779201B CN104779201B (zh) 2018-07-20

Family

ID=53620600

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510176895.9A Active CN104779201B (zh) 2015-04-14 2015-04-14 阵列基板及其制作方法、显示装置

Country Status (1)

Country Link
CN (1) CN104779201B (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN201974616U (zh) * 2010-12-30 2011-09-14 北京京东方光电科技有限公司 阵列基板和液晶显示面板
KR20130026842A (ko) * 2011-09-06 2013-03-14 엘지디스플레이 주식회사 액정 표시장치와 이의 제조방법
US20130228772A1 (en) * 2012-03-02 2013-09-05 Samsung Display Co., Ltd. Thin film transistor substrate and method of manufacturing the same
CN104037126A (zh) * 2014-05-16 2014-09-10 京东方科技集团股份有限公司 一种阵列基板的制备方法、阵列基板和显示装置
CN104362152A (zh) * 2014-09-16 2015-02-18 京东方科技集团股份有限公司 一种阵列基板及其制备方法、显示装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN201974616U (zh) * 2010-12-30 2011-09-14 北京京东方光电科技有限公司 阵列基板和液晶显示面板
KR20130026842A (ko) * 2011-09-06 2013-03-14 엘지디스플레이 주식회사 액정 표시장치와 이의 제조방법
US20130228772A1 (en) * 2012-03-02 2013-09-05 Samsung Display Co., Ltd. Thin film transistor substrate and method of manufacturing the same
CN104037126A (zh) * 2014-05-16 2014-09-10 京东方科技集团股份有限公司 一种阵列基板的制备方法、阵列基板和显示装置
CN104362152A (zh) * 2014-09-16 2015-02-18 京东方科技集团股份有限公司 一种阵列基板及其制备方法、显示装置

Also Published As

Publication number Publication date
CN104779201B (zh) 2018-07-20

Similar Documents

Publication Publication Date Title
CN102881688B (zh) 一种阵列基板、显示面板及阵列基板的制造方法
CN103151359B (zh) 一种显示装置、阵列基板及其制作方法
US20190051667A1 (en) An array substrate and a manufacturing method thereof, a display panel, as well as a display device
WO2017054394A1 (zh) 阵列基板及其制作方法、显示装置
CN104238207A (zh) 阵列基板及其制备方法、显示装置
US10209594B2 (en) Thin film transistor array substrate, manufacturing method therefor, and display device
US20170052418A1 (en) Array substrate, manufacturing method thereof, liquid crystal display panel and display device
CN103021940B (zh) 阵列基板及其制造方法、显示装置
CN105448824B (zh) 阵列基板及其制作方法、显示装置
CN103309105B (zh) 阵列基板及其制备方法、显示装置
CN103345092B (zh) 阵列基板及其制作方法、显示装置
CN104280951A (zh) 阵列基板及其制造方法、显示装置
CN103226272A (zh) 一种阵列基板及其制备方法、显示装置
US10254609B2 (en) Array substrate including pixel electrode and drain electrode in direct contact to each other, and method of manufacturing the same, display panel, and display device
CN204101855U (zh) 阵列基板、显示面板及显示装置
CN104934443A (zh) 阵列基板及其制造方法、显示装置
CN103824865A (zh) 一种阵列基板及其制备方法和显示装置
CN104465672A (zh) 阵列基板和显示装置
CN104157696A (zh) 一种薄膜晶体管及制备方法、阵列基板、液晶显示装置
CN105161504B (zh) 阵列基板及其制作方法、显示装置
CN102629058B (zh) 一种阵列基板、液晶显示装置及取向摩擦方法
US9524989B2 (en) Array substrate and method of manufacturing the same, and liquid crystal display screen
CN105068340A (zh) 阵列基板、显示装置及其制作方法
CN103995408B (zh) 阵列基板及其制造方法、显示装置
CN108873501A (zh) 一种阵列基板及其制备方法、显示面板

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
EXSB Decision made by sipo to initiate substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant