CN109346526A - 氧化物薄膜晶体管及其制备方法、阵列基板及显示装置 - Google Patents
氧化物薄膜晶体管及其制备方法、阵列基板及显示装置 Download PDFInfo
- Publication number
- CN109346526A CN109346526A CN201811222657.7A CN201811222657A CN109346526A CN 109346526 A CN109346526 A CN 109346526A CN 201811222657 A CN201811222657 A CN 201811222657A CN 109346526 A CN109346526 A CN 109346526A
- Authority
- CN
- China
- Prior art keywords
- layer
- photoresist
- thin film
- active layer
- film transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 73
- 239000010409 thin film Substances 0.000 title claims abstract description 55
- 238000002360 preparation method Methods 0.000 title claims abstract description 32
- 238000005530 etching Methods 0.000 claims abstract description 61
- 230000004888 barrier function Effects 0.000 claims abstract description 54
- 238000000034 method Methods 0.000 claims abstract description 49
- 230000008569 process Effects 0.000 claims abstract description 34
- 238000000059 patterning Methods 0.000 claims abstract description 25
- 239000000463 material Substances 0.000 claims abstract description 18
- 239000004065 semiconductor Substances 0.000 claims abstract description 12
- 238000000151 deposition Methods 0.000 claims abstract description 8
- 229920002120 photoresistant polymer Polymers 0.000 claims description 50
- 229910052782 aluminium Inorganic materials 0.000 claims description 10
- 239000010949 copper Substances 0.000 claims description 10
- 239000004411 aluminium Substances 0.000 claims description 8
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 8
- 239000010936 titanium Substances 0.000 claims description 8
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 7
- 229910052802 copper Inorganic materials 0.000 claims description 7
- 229910052750 molybdenum Inorganic materials 0.000 claims description 7
- DTSBBUTWIOVIBV-UHFFFAOYSA-N molybdenum niobium Chemical compound [Nb].[Mo] DTSBBUTWIOVIBV-UHFFFAOYSA-N 0.000 claims description 7
- 230000015572 biosynthetic process Effects 0.000 claims description 6
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical group [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 claims description 5
- 229910000583 Nd alloy Inorganic materials 0.000 claims description 5
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 5
- VVTQWTOTJWCYQT-UHFFFAOYSA-N alumane;neodymium Chemical compound [AlH3].[Nd] VVTQWTOTJWCYQT-UHFFFAOYSA-N 0.000 claims description 5
- 239000011733 molybdenum Substances 0.000 claims description 5
- 229910052719 titanium Inorganic materials 0.000 claims description 5
- 229910045601 alloy Inorganic materials 0.000 claims description 2
- 239000000956 alloy Substances 0.000 claims description 2
- 230000008021 deposition Effects 0.000 claims description 2
- 238000005516 engineering process Methods 0.000 abstract description 3
- 239000010410 layer Substances 0.000 description 139
- 239000010408 film Substances 0.000 description 22
- 238000005229 chemical vapour deposition Methods 0.000 description 11
- 238000004519 manufacturing process Methods 0.000 description 10
- MWUXSHHQAYIFBG-UHFFFAOYSA-N nitrogen oxide Inorganic materials O=[N] MWUXSHHQAYIFBG-UHFFFAOYSA-N 0.000 description 9
- 229910052710 silicon Inorganic materials 0.000 description 9
- 239000010703 silicon Substances 0.000 description 9
- MRNHPUHPBOKKQT-UHFFFAOYSA-N indium;tin;hydrate Chemical group O.[In].[Sn] MRNHPUHPBOKKQT-UHFFFAOYSA-N 0.000 description 8
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 7
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 7
- 229910001257 Nb alloy Inorganic materials 0.000 description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 6
- 239000002131 composite material Substances 0.000 description 6
- 229910052814 silicon oxide Inorganic materials 0.000 description 6
- 238000001259 photo etching Methods 0.000 description 5
- 238000004544 sputter deposition Methods 0.000 description 5
- 229910052581 Si3N4 Inorganic materials 0.000 description 4
- 239000013078 crystal Substances 0.000 description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 4
- 239000002356 single layer Substances 0.000 description 4
- OFIYHXOOOISSDN-UHFFFAOYSA-N tellanylidenegallium Chemical compound [Te]=[Ga] OFIYHXOOOISSDN-UHFFFAOYSA-N 0.000 description 4
- 229910017107 AlOx Inorganic materials 0.000 description 3
- 229910004205 SiNX Inorganic materials 0.000 description 3
- 230000008859 change Effects 0.000 description 3
- 229910052735 hafnium Inorganic materials 0.000 description 3
- VBJZVLUMGGDVMO-UHFFFAOYSA-N hafnium atom Chemical compound [Hf] VBJZVLUMGGDVMO-UHFFFAOYSA-N 0.000 description 3
- 229910052738 indium Inorganic materials 0.000 description 3
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 3
- 238000001755 magnetron sputter deposition Methods 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 239000000203 mixture Substances 0.000 description 3
- 150000004767 nitrides Chemical class 0.000 description 3
- 238000002161 passivation Methods 0.000 description 3
- 239000000126 substance Substances 0.000 description 3
- 238000002207 thermal evaporation Methods 0.000 description 3
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 2
- HCHKCACWOHOZIP-UHFFFAOYSA-N Zinc Chemical compound [Zn] HCHKCACWOHOZIP-UHFFFAOYSA-N 0.000 description 2
- 238000001505 atmospheric-pressure chemical vapour deposition Methods 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 230000018109 developmental process Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 229910052733 gallium Inorganic materials 0.000 description 2
- YZZNJYQZJKSEER-UHFFFAOYSA-N gallium tin Chemical compound [Ga].[Sn] YZZNJYQZJKSEER-UHFFFAOYSA-N 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- 229910052709 silver Inorganic materials 0.000 description 2
- 239000004332 silver Substances 0.000 description 2
- 229910052725 zinc Inorganic materials 0.000 description 2
- 239000011701 zinc Substances 0.000 description 2
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 2
- 238000004140 cleaning Methods 0.000 description 1
- 229910052681 coesite Inorganic materials 0.000 description 1
- 229910052906 cristobalite Inorganic materials 0.000 description 1
- 230000002708 enhancing effect Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 229910003437 indium oxide Inorganic materials 0.000 description 1
- GRPQBOKWXNIQMF-UHFFFAOYSA-N indium(3+) oxygen(2-) tin(4+) Chemical group [Sn+4].[O-2].[In+3] GRPQBOKWXNIQMF-UHFFFAOYSA-N 0.000 description 1
- PJXISJQVUVHSOJ-UHFFFAOYSA-N indium(iii) oxide Chemical compound [O-2].[O-2].[O-2].[In+3].[In+3] PJXISJQVUVHSOJ-UHFFFAOYSA-N 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 229910052682 stishovite Inorganic materials 0.000 description 1
- 239000012780 transparent material Substances 0.000 description 1
- 229910052905 tridymite Inorganic materials 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
- H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
Abstract
本发明提供一种氧化物薄膜晶体管及其制备方法、阵列基板及显示装置，属于显示技术领域。本发明的氧化物薄膜晶体管的制备方法，包括：在基底上依次沉积氧化物半导体材料层和刻蚀阻挡层，并通过一次构图工艺形成包括有源层，以及图案化的刻蚀阻挡层的步骤；其中，所述图案化的刻蚀阻挡层包括与所述有源层的源极接触区对应的源极接触过孔，以及与所述有源层的漏极接触区对应的漏极接触过孔。
Description
技术领域
本发明属于显示技术领域，具体涉及一种氧化物薄膜晶体管及其制备方法、阵列基板及显示装置。
背景技术
目前氧化物技术已经逐渐成为大尺寸、高画质、低功耗平板显示产品的主流技术，各大面板商都在量产或者积极开发。在传统的氧化物阵列基板制造工艺过程中，一般需要7～9道曝光。对现有技术的氧化物阵列制造工艺进行说明。
通过等离子体增强化学气相沉积(PECVD)，在整个基底上形成二氧化硅(SiO2)和氮化硅(SiN)薄膜的缓冲层。其后通过构图工艺在缓冲层上形成包括有源层的图形。
在形成有源层的基底上形成刻蚀阻挡层(ESL)，并形成用于源极和漏极与有源层连接的过孔。
使用磁控溅射沉积一种或多种低电阻的金属薄膜，通过曝光和刻蚀工艺形成源极和漏极。
通过PECVD沉积SiO2或SiO2和SiN薄膜，在形成有源层的基底上形成栅极绝缘层。通过磁控溅射等物理气相沉积方法在栅极绝缘层上沉积一种或者多种低电阻的金属材料薄膜，利用光刻工艺形成栅极。
在形成栅极的基底上，通过PECVD沉积SiO2和SiN薄膜，通过曝光和刻蚀工艺形成钝化层(PVX)，以及用于漏极与像素电极连接的过孔。
在完成上述步骤的基底上，通过磁控溅射沉积一层透明导电薄膜，通过光刻工艺形成像素区域的像素电极。
在完成上述步骤的基底上，形成平坦化层。
在完成上述步骤的基底上，通过构图工艺形成包括公共电极的图形。
发明人发现现有技术中至少存在如下问题：使用曝光次数一般是7-9次，成本较高。
发明内容
本发明旨在至少解决现有技术中存在的技术问题之一，提供一种减少工艺步骤、降低生产成本的氧化物薄膜晶体管及其制备方法、阵列基板及显示装置。
解决本发明技术问题所采用的技术方案是一种氧化物薄膜晶体管的制备方法，包括：
在基底上依次沉积氧化物半导体材料层和刻蚀阻挡层，并通过一次构图工艺形成包括有源层，以及图案化的刻蚀阻挡层的步骤；其中，所述图案化的刻蚀阻挡层包括与所述有源层的源极接触区对应的源极接触过孔，以及与所述有源层的漏极接触区对应的漏极接触过孔。
优选的是，所述在基底上依次沉积氧化物半导体材料层和刻蚀阻挡层，并通过一次构图工艺形成包括有源层，以及图案化的刻蚀阻挡层的步骤，包括：
在所述基底上依次沉积氧化物半导体材料层、刻蚀阻挡层，以及光刻胶层；
采用半色调掩膜版或者灰色调掩膜版对所述光刻胶层进行曝光，形成光刻胶保留区、光刻胶半保留区，以及光刻胶去除区；
去除所述光刻胶去除区的光刻胶，以及位于所述光刻胶半保留区的具有第一厚度的光刻胶，并通过刻蚀工艺去除位于所述光刻胶去除区的所述氧化物半导体材料层和所述刻蚀阻挡层；其中，所述光刻胶半保留区剩余第二厚度的光刻胶；
去除第二厚度的光刻胶，并通过刻蚀工艺去除位于光刻胶半保留区的所述刻蚀阻挡层；
去除所述基底上的剩余的光刻胶，以形成所述有源层，以及图案化的刻蚀阻挡层。
优选的是，在所述通过一次构图工艺形成包括有源层，以及图案化的刻蚀阻挡层的步骤之前，还包括：
在所述基底上通过构图工艺形成包括栅极的图形；
在所述栅极上形成栅极绝缘层。
优选的是，在所述通过一次构图工艺形成包括有源层，以及图案化的刻蚀阻挡层的步骤之后，还包括：
通过构图工艺，形成包括源极和漏极的步骤；其中，所述源极通过所述源极接触过孔与所述有源层的源极接触区连接；所述漏极通过所述漏极接触过孔与所述有源层的漏极接触区连接。
解决本发明技术问题所采用的技术方案是一种氧化物薄膜晶体管，包括：
基底；
有源层，位于所述基底上；
图案化的刻蚀阻挡层，位于所述有源层上，所述图案化的刻蚀阻挡层具有与所述有源层的源极接触区对应的源极接触过孔，以及与所述有源层的漏极接触区对应的漏极接触过孔；且所述图案化的刻蚀阻挡层在所述基底上的正投影所限定区域，与所述有源层在基底上的正投影所限定区域重合。
优选的是，在所述刻蚀阻挡层上设置有源极和漏极；所述源极通过所述源极接触过孔与所述有源层的源极接触区连接；所述漏极通过所述漏极接触过孔与所述有源层的漏极接触区连接。
优选的是，所述源极和漏极的材料为钼、钼铌合金、铝、铝钕合金、钛或铜中的任意一种或多种。
解决本发明技术问题所采用的技术方案是一种阵列基板，包括上述的薄膜晶体管。
优选的是，在所述薄膜晶体管的源极和漏极上还设置有平坦化层，并在所述平坦化层与所述漏极对应的位置设置有连接过孔；
在所述平坦化层上还设置有像素电极，所述像素电极通过所述连接过孔与所述漏极连接。
解决本发明技术问题所采用的技术方案是一种显示装置，其特征在于，包括上述的阵列基板。
附图说明
图1为本发明的实施例1的薄膜晶体管的制备方法的工艺流程图；
图2为本发明的实施例1的薄膜晶体管的制备方法中的步骤三的工艺流程图；
图3为本发明的实施例1阵列基板的制备方法的工艺流程图；
图4为本发明的实施例2的薄膜晶体管的结构示意图；
图5为本发明的实施例2的阵列基板的结构示意图。
其中附图标记为：10、基底；1、栅极；2、栅极绝缘层；30、半导体材料层；3、有源层；40、刻蚀阻挡层；4、图案化的刻蚀阻挡层；41、源极接触过孔；42、漏极接触过孔51、源极；52、漏极；60、光刻胶层；7、平坦化层；71、连接过孔；8、像素电极；Q1、光刻胶保留区；Q2、光刻胶半保留区；Q3、光刻胶去除区。
具体实施方式
为使本领域技术人员更好地理解本发明的技术方案，下面结合附图和具体实施方式对本发明作进一步详细描述。
实施例1：
本实施例提供一种氧化物薄膜晶体管的制备方法，该在该方法中氧化物薄膜晶体管的有源层3和图案化的刻蚀阻挡层4采用一次构图工艺制备，其中，图案化的刻蚀阻挡层4包括与所述有源层3的源极接触过区对应的源极接触过孔41，以及与所述有源层3的漏极接触过区对应的漏极接触过孔42。
氧化物薄膜晶体管可以是顶栅型薄膜晶体管，也可以是底栅型薄膜晶体管。而在本实施例中只是以底栅型薄膜晶体管的制备方法为例进行说明。为了更清楚本实施例中的薄膜晶体管的制备方法，以下进行具体说明。其中，在本实施例中以及下述各实施例中，构图工艺，可只包括光刻工艺，或，包括光刻工艺以及刻蚀步骤，同时还可以包括打印、喷墨等其他用于形成预定图形的工艺；光刻工艺，是指包括成膜、曝光、显影等工艺过程的利用光刻胶、掩模板、曝光机等形成图形的工艺。可根据本实施例中所形成的结构选择相应的构图工艺。
如图1所示，该薄膜晶体管的制备方法具体包括如下步骤：
步骤一、在基底10上，通过构图工艺形成包括薄膜晶体管的栅极1的图形。
在该步骤中，基底10采用玻璃等透明材料制成、且经过预先清洗。具体的，采用溅射方式、等离子体增强化学气相沉积(Plasma Enhanced：简称PECVD)方式、低压化学气相沉积(Low Pressure Chemical Vapor Deposition：简称LPCVD)方式、大气压化学气相沉积(Atmospheric Pressure Chemical Vapor Deposition：简称APCVD)方式或电子回旋谐振化学气相沉积(Electron Cyclotron Resonance Chemical Vapor Deposition:简称ECR-CVD)方式沉积栅金属薄膜，之后通过构图工艺形成包括栅极1的图形。
其中，栅金属薄膜包括：钼(Mo)、钼铌合金(MoNb)、铝(Al)、铝钕合金(AlNd)、钛(Ti)和铜(Cu)中的一种或它们中多种材料形成的单层或多层复合叠层，优选为Mo、Al或含Mo、Al的合金组成的单层或多层复合膜。
步骤二、在完成步骤一的基底10上，形成栅极绝缘层2。
在该步骤中，具体可以采用等离子体增强化学气相沉积方式、低压化学气相沉积方式、大气压化学气相沉积方式或电子回旋谐振化学气相沉积方式或溅射方式在完成步骤一的基底10上，形成栅极绝缘层2。
其中，栅极绝缘层2可以为硅的氧化物(SiOx)、硅的氮化物(SiNx)、铪的氧化物(HfOx)、硅的氮氧化物(SiON)、铝的氧化物(AlOx)等或由其中两种或三种组成的多层膜组成。
步骤三、在完成步骤二的基底10上，通过一次构图工艺形成包括薄膜晶体管的有源层3和图案化的刻蚀阻挡层4的图形。其中，图案化的刻蚀阻挡层4包括与所述有源层3的源极接触过区对应的源极接触过孔41，以及与所述有源层3的漏极接触过区对应的漏极接触过孔42。
如图2所示，在该步骤中，具体的，首先，采用溅射方式、热蒸发方式、等离子体增强化学气相沉积方式、低压化学气相沉积方式、大气压化学气相沉积方式或电子回旋谐振化学气相沉积方式沉积氧化物半导体薄膜；之后，可以采用等离子体增强化学气相沉积方式、低压化学气相沉积方式、大气压化学气相沉积方式或电子回旋谐振化学气相沉积方式或溅射方式沉积刻蚀阻挡层40，以及在刻蚀阻挡层40之上形成光刻胶层60。
接下来，通过采用半色调掩模版(Half Tone Mask，简称HTM)或灰色调掩模版(Gray Tone Mask，简称GTM)，对光刻胶层60进行曝光，形成光刻胶保留区Q1、光刻胶半保留区Q2，以及光刻胶去除区Q3。
去除光刻胶去除区Q3的光刻胶，以及位于光刻胶半保留区Q2的具有第一厚度的光刻胶，并通过刻蚀工艺去除位于光刻胶去除区Q3的氧化物半导体材料层30和刻蚀阻挡层40；其中，光刻胶半保留区Q2剩余第二厚度的光刻胶。
去除第二厚度的光刻胶，并通过刻蚀工艺去除位于光刻胶半保留区Q2的刻蚀阻挡层40。
去除基底10上的剩余的光刻胶，以形成有源层3，以及图案化的刻蚀阻挡层4。
其中，氧化物半导体薄膜的材料为ITO(氧化铟锡)、IZO(氧化铟锌)、IGZO(氧化铟镓锌)或InGaSnO(氧化铟镓锡)中的任意一种。
其中，刻蚀阻挡层40可以为硅的氧化物(SiOx)、硅的氮化物(SiNx)、铪的氧化物(HfOx)、硅的氮氧化物(SiON)、铝的氧化物(AlOx)等或由其中两种或三种组成的多层膜组成。
步骤四、在完成步骤三的基底10上，通过构图工艺形成薄膜晶体管的源极51和漏极52的图形。其中，源极51通过源极接触过孔41与有源层3的源极接触过区连接；漏极52通过漏极接触过孔42与有源层3的漏极接触过区连接。
在该步骤中，具体可以采用采用溅射方式、热蒸发方式、等离子体增强化学气相沉积方式、低压化学气相沉积方式、大气压化学气相沉积方式或电子回旋谐振化学气相沉积方式沉积源漏金属薄膜，并通过构图工艺形成包括薄膜晶体管的源极51和漏极52的图形。
其中，源漏金属薄膜可以采用钼(Mo)、钼铌合金(MoNb)、铝(Al)、铝钕合金(AlNd)、钛(Ti)和铜(Cu)中的一种或它们中多种材料形成的单层或多层复合叠层；优选的源漏金属薄膜采用钼铌合金和铜的复合叠层。
至此完成薄膜晶体管的制备。
由于在本实施例中薄膜集体管的有源层3和图案化的刻蚀阻挡层4采用一次构图工艺制备，故可以减少一次工艺步骤，从而提高了生成效率，以及降低了生产成本。而且，薄膜晶体管的源极51和漏极52分别通过图案化的刻蚀阻挡层4中的源极接触过孔41和漏极接触过孔42与有源层3连接的，这样一来，避免有源层3的源极接触过区和漏极接触过区未与源极51和漏极52连接的位置裸露，故可以有效的保护有源层3。
相应的，如图3所示，在本实施例中还提供了一种阵列基板的制备方法，该方法包括上述的薄膜晶体管的制备方法。而且，在该阵列基板的制备方法中还可以包括如下步骤：
在形成有薄膜晶体管的源极51和漏极52的基底10上，形成平坦化层7，并在平坦化层7与薄膜晶体管的漏极52对应的位置刻蚀形成连接过孔71。
在该步骤中，具体的可以采用等离子体增强化学气相沉积方式、低压化学气相沉积方式、大气压化学气相沉积方式或电子回旋谐振化学气相沉积方式或溅射方式沉积平坦化层7，通过构图工艺形成在平坦化层7与薄膜晶体管的漏极52对应的位置的连接过孔71。
其中，平坦化层7可以为硅的氧化物(SiOx)、硅的氮化物(SiNx)、铪的氧化物(HfOx)、硅的氮氧化物(SiON)、铝的氧化物(AlOx)等或由其中两种或三种组成的多层膜组成。
在形成有平坦化层7的基底10上，通过构图工艺形成包括像素电极8的图形。其中，像素电极8通过连接过孔71与薄膜晶体管的漏极52连接。
在该步骤中，具体的可以采用溅射方式、热蒸发方式、等离子体增强化学气相沉积方式、低压化学气相沉积方式、大气压化学气相沉积方式或电子回旋谐振化学气相沉积方式形成透明导电薄膜，并通过构图工艺形成包括像素电极8的图形。
其中，透明导电薄膜的材料为ITO(氧化铟锡)/Ag(银)/ITO(氧化铟锡)或者Ag(银)/ITO(氧化铟锡)结构中的任意一种；或者，把上述结构中的ITO换成IZO(氧化铟锌)、IGZO(氧化铟镓锌)或InGaSnO(氧化铟镓锡)中的任意一种。
当然，若本实施例中的阵列基板为ADS型或者IPS型阵列基板时，该阵列基板的制备方法还包括在形成像素电极8的基底10上形成层间绝缘，以及在层间绝缘层之上形成公共电极的步骤。
至此完成阵列基板的制备。
由于在本实施例的阵列基板的制备方法中包括上述的薄膜晶体管的制备方法，也即，薄膜晶体管的源极51和漏极52分别通过图案化的刻蚀阻挡层4中的源极接触过孔41和漏极接触过孔42与有源层3连接的，避免了有源层3的源极接触过区和漏极接触过区未与源极51和漏极52连接的位置裸露，有效的保护了有源层3，因此，在该阵列基板的制备方法中无需在薄膜晶体管源极51和漏极52所在层之上形成钝化层，以保护有源层3，可以直接设置一层平坦化层7即可，从而可以减小阵列基板的厚度，同时还可以降低生产成本，以及提高生产效率。
实施例2：
如图4所示，本实施例提供一种氧化物薄膜晶体管，该薄膜晶体管可以由实施例1中的制备方法制备。且该薄膜晶体管可以是顶栅型薄膜晶体管，也可以是底栅型薄膜晶体管。而在本实施例中只是以底栅型薄膜晶体管为例进行说明。
本实施例中的薄膜晶体管包括基底10，依次设置在基底10上的栅极1、栅极绝缘层2、有源层3、图案化的刻蚀阻挡层4，以及源极51和漏极52(源极51和漏极52同层)；其中，图案化的刻蚀阻挡层4具有与有源层3的源极接触过区对应的源极接触过孔41，以及与有源层3的漏极接触过区对应的漏极接触过孔42；且该图案化的刻蚀阻挡层4在所述基底10上的正投影所限定区域，与所述有源层3在基底10上的正投影所限定区域重合；源极51通过源极接触过孔41与有源层3的源极接触过区连接，漏极52通过漏极接触过孔42与有源层3的漏极接触过区连接。
由于在本实施例的薄膜晶体管中，图案化的刻蚀阻挡层4在所述基底10上的正投影所限定区域，与所述有源层3在基底10上的正投影所限定区域重合，这样一来，有源层3和图案化的刻蚀阻挡层4采用一次构图工艺制备，故可以减少一次工艺步骤，从而提高了生成效率，以及降低了生产成本。而且，薄膜晶体管的源极51和漏极52分别通过图案化的刻蚀阻挡层4中的源极接触过孔41和漏极接触过孔42与有源层3连接的，这样一来，避免有源层3的源极接触过区和漏极接触过区未与源极51和漏极52连接的位置裸露，故可以有效的保护有源层3。
其中，在本实施例中薄膜晶体管的源极51和漏极52可以采用钼(Mo)、钼铌合金(MoNb)、铝(Al)、铝钕合金(AlNd)、钛(Ti)和铜(Cu)中的一种或它们中多种材料形成的单层或多层复合叠层；优选的，源极51和漏极52采用钼铌合金和铜的复合叠层。
相应的，如图5所示，本实施例中还提供了一种阵列基板，其包括上述的薄膜晶体管。其中，在该阵列基板的薄膜晶体管的源极51和漏极52所在层上方还设置有平坦化层7，且在平坦化层7与薄膜晶体管的漏极52对应的位置还设置有连接过孔71；在平坦化层7上方设置有像素电极8，该像素电极8通过接触过孔与薄膜晶体管的漏极52连接。
当然，若本实施例中的阵列基板为ADS型或者IPS型阵列基板时，该阵列基板还包括设置在像素电极8上的层间绝缘，以及设置在层间绝缘层上的公共电极。
由于本实施例的阵列基板中的薄膜晶体管的源极51和漏极52分别通过图案化的刻蚀阻挡层4中的源极接触过孔41和漏极接触过孔42与有源层3连接的，避免了有源层3的源极接触过区和漏极接触过区未与源极51和漏极52连接的位置裸露，有效的保护了有源层3，因此，在该阵列基板中无需在薄膜晶体管源极51和漏极52所在层上设置钝化层，以保护有源层3，可以直接设置一层平坦化层7即可，从而可以减小阵列基板的厚度，同时还可以降低生产成本，以及提高生产效率。
实施例3：
本实施例提供一种显示装置，其包括实施例2中的阵列基板，故本实施例的显示装置的性能更好。
该显示装置可以为：液晶面板、电子纸、OLED面板、手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。
可以理解的是，以上实施方式仅仅是为了说明本发明的原理而采用的示例性实施方式，然而本发明并不局限于此。对于本领域内的普通技术人员而言，在不脱离本发明的精神和实质的情况下，可以做出各种变型和改进，这些变型和改进也视为本发明的保护范围。
Claims (10)
1.一种氧化物薄膜晶体管的制备方法，其特征在于，包括：
在基底上依次沉积氧化物半导体材料层和刻蚀阻挡层，并通过一次构图工艺形成包括有源层，以及图案化的刻蚀阻挡层的步骤；其中，所述图案化的刻蚀阻挡层包括与所述有源层的源极接触区对应的源极接触过孔，以及与所述有源层的漏极接触区对应的漏极接触过孔。
2.根据权利要求1所述的氧化物薄膜晶体管的制备方法，其特征在于，所述在基底上依次沉积氧化物半导体材料层和刻蚀阻挡层，并通过一次构图工艺形成包括有源层，以及图案化的刻蚀阻挡层的步骤，包括：
在所述基底上依次沉积氧化物半导体材料层、刻蚀阻挡层，以及光刻胶层；
采用半色调掩膜版或者灰色调掩膜版对所述光刻胶层进行曝光，形成光刻胶保留区、光刻胶半保留区，以及光刻胶去除区；
去除所述光刻胶去除区的光刻胶，以及位于所述光刻胶半保留区的具有第一厚度的光刻胶，并通过刻蚀工艺去除位于所述光刻胶去除区的所述氧化物半导体材料层和所述刻蚀阻挡层；其中，所述光刻胶半保留区剩余第二厚度的光刻胶；
去除第二厚度的光刻胶，并通过刻蚀工艺去除位于光刻胶半保留区的所述刻蚀阻挡层；
去除所述基底上的剩余的光刻胶，以形成所述有源层，以及图案化的刻蚀阻挡层。
3.根据权利要求1所述的氧化物薄膜晶体管的制备方法，其特征在于，在所述通过一次构图工艺形成包括有源层，以及图案化的刻蚀阻挡层的步骤之前，还包括：
在所述基底上通过构图工艺形成包括栅极的图形；
在所述栅极上形成栅极绝缘层。
4.根据权利要求1所述的氧化物薄膜晶体管的制备方法，其特征在于，在所述通过一次构图工艺形成包括有源层，以及图案化的刻蚀阻挡层的步骤之后，还包括：
通过构图工艺，形成包括源极和漏极的步骤；其中，所述源极通过所述源极接触过孔与所述有源层的源极接触区连接；所述漏极通过所述漏极接触过孔与所述有源层的漏极接触区连接。
5.一种氧化物薄膜晶体管，其特征在于，包括：
基底；
有源层，位于所述基底上；
图案化的刻蚀阻挡层，位于所述有源层上，所述图案化的刻蚀阻挡层具有与所述有源层的源极接触区对应的源极接触过孔，以及与所述有源层的漏极接触区对应的漏极接触过孔；且所述图案化的刻蚀阻挡层在所述基底上的正投影所限定区域，与所述有源层在基底上的正投影所限定区域重合。
6.根据权利要求5所述的薄膜晶体管，其特征在于，在所述刻蚀阻挡层上设置有源极和漏极；所述源极通过所述源极接触过孔与所述有源层的源极接触区连接；所述漏极通过所述漏极接触过孔与所述有源层的漏极接触区连接。
7.根据权利要求6所述的薄膜晶体管，其特征在于，所述源极和漏极的材料为钼、钼铌合金、铝、铝钕合金、钛或铜中的任意一种或多种。
8.一种阵列基板，其特征在于，包括权利要求7或8所述的薄膜晶体管。
9.根据权利要求8所述的阵列基板，其特征在于，在所述薄膜晶体管的源极和漏极上还设置有平坦化层，并在所述平坦化层与所述漏极对应的位置设置有连接过孔；
在所述平坦化层上还设置有像素电极，所述像素电极通过所述连接过孔与所述漏极连接。
10.一种显示装置，其特征在于，包括权利要求8或9所述的阵列基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811222657.7A CN109346526A (zh) | 2018-10-19 | 2018-10-19 | 氧化物薄膜晶体管及其制备方法、阵列基板及显示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811222657.7A CN109346526A (zh) | 2018-10-19 | 2018-10-19 | 氧化物薄膜晶体管及其制备方法、阵列基板及显示装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN109346526A true CN109346526A (zh) | 2019-02-15 |
Family
ID=65310532
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201811222657.7A Withdrawn CN109346526A (zh) | 2018-10-19 | 2018-10-19 | 氧化物薄膜晶体管及其制备方法、阵列基板及显示装置 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN109346526A (zh) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104037126A (zh) * | 2014-05-16 | 2014-09-10 | 京东方科技集团股份有限公司 | 一种阵列基板的制备方法、阵列基板和显示装置 |
| CN104167365A (zh) * | 2014-08-06 | 2014-11-26 | 京东方科技集团股份有限公司 | 金属氧化物薄膜晶体管、阵列基板及制作方法、显示装置 |
| CN105047607A (zh) * | 2015-08-11 | 2015-11-11 | 深圳市华星光电技术有限公司 | 氧化物半导体tft基板的制作方法及其结构 |
-
2018
- 2018-10-19 CN CN201811222657.7A patent/CN109346526A/zh not_active Withdrawn
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104037126A (zh) * | 2014-05-16 | 2014-09-10 | 京东方科技集团股份有限公司 | 一种阵列基板的制备方法、阵列基板和显示装置 |
| CN104167365A (zh) * | 2014-08-06 | 2014-11-26 | 京东方科技集团股份有限公司 | 金属氧化物薄膜晶体管、阵列基板及制作方法、显示装置 |
| CN105047607A (zh) * | 2015-08-11 | 2015-11-11 | 深圳市华星光电技术有限公司 | 氧化物半导体tft基板的制作方法及其结构 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR102458907B1 (ko) | 유기 발광 표시 장치 및 그 제조 방법 | |
| CN103354218B (zh) | 阵列基板及其制作方法和显示装置 | |
| CN103489826B (zh) | 阵列基板、制备方法以及显示装置 | |
| KR101447843B1 (ko) | 박막 트랜지스터 어레이 기판, 그 제조 방법, 디스플레이 패널 및 디스플레이 장치 | |
| CN103489876B (zh) | 一种阵列基板及其制备方法、显示装置 | |
| WO2021036840A1 (zh) | 显示基板及其制造方法、显示装置 | |
| CN105070684B (zh) | 阵列基板的制备方法、阵列基板及显示装置 | |
| CN102709234B (zh) | 薄膜晶体管阵列基板及其制造方法和电子器件 | |
| US10504943B2 (en) | Method for manufacturing an array substrate motherboard | |
| US10209595B2 (en) | Array substrate and manufacturing method therefor, and display panel | |
| CN102956713B (zh) | 一种薄膜晶体管及其制作方法、阵列基板和显示装置 | |
| CN105304478A (zh) | 图案化金属膜层的方法、晶体管和阵列基板的制备方法 | |
| CN103441100B (zh) | 显示基板及其制造方法、显示装置 | |
| CN103579115B (zh) | 互补式薄膜晶体管及其制备方法、阵列基板、显示装置 | |
| CN106057827A (zh) | 一种阵列基板及其制备方法、显示装置 | |
| WO2015192595A1 (zh) | 阵列基板及其制备方法、显示装置 | |
| CN105097548A (zh) | 氧化物薄膜晶体管、阵列基板及各自制备方法、显示装置 | |
| CN102629592A (zh) | 阵列基板及其制作方法、显示装置 | |
| WO2016065851A1 (zh) | 阵列基板、显示面板及显示装置 | |
| WO2016026207A1 (zh) | 阵列基板及其制作方法和显示装置 | |
| CN103928472A (zh) | 一种阵列基板及其制作方法和显示装置 | |
| CN109524476A (zh) | 氧化物薄膜晶体管的制备方法及阵列基板的制备方法 | |
| WO2017028493A1 (zh) | 薄膜晶体管及其制作方法、显示器件 | |
| CN104409415A (zh) | 一种阵列基板及其制备方法、显示装置 | |
| WO2015192549A1 (zh) | 阵列基板、其制作方法以及显示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| WW01 | Invention patent application withdrawn after publication |
Application publication date: 20190215 |
|
| WW01 | Invention patent application withdrawn after publication |