CN108598004A - 一种igzo阵列基板的制备方法及igzo阵列基板 - Google Patents
一种igzo阵列基板的制备方法及igzo阵列基板 Download PDFInfo
- Publication number
- CN108598004A CN108598004A CN201810233767.7A CN201810233767A CN108598004A CN 108598004 A CN108598004 A CN 108598004A CN 201810233767 A CN201810233767 A CN 201810233767A CN 108598004 A CN108598004 A CN 108598004A
- Authority
- CN
- China
- Prior art keywords
- layer
- igzo
- array substrates
- metal layer
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 64
- 238000002360 preparation method Methods 0.000 title claims abstract description 20
- 238000005530 etching Methods 0.000 claims abstract description 44
- 230000004888 barrier function Effects 0.000 claims abstract description 39
- 238000000034 method Methods 0.000 claims abstract description 28
- 238000000059 patterning Methods 0.000 claims abstract description 17
- 229910052751 metal Inorganic materials 0.000 claims description 54
- 239000002184 metal Substances 0.000 claims description 54
- 238000002161 passivation Methods 0.000 claims description 21
- 238000000137 annealing Methods 0.000 claims description 11
- 238000000151 deposition Methods 0.000 claims description 9
- 238000005516 engineering process Methods 0.000 claims description 6
- 238000001312 dry etching Methods 0.000 claims description 3
- 230000000694 effects Effects 0.000 abstract description 6
- 230000036961 partial effect Effects 0.000 abstract description 5
- 238000004519 manufacturing process Methods 0.000 description 8
- 230000015572 biosynthetic process Effects 0.000 description 3
- 238000012545 processing Methods 0.000 description 3
- 238000003491 array Methods 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 2
- 210000000988 bone and bone Anatomy 0.000 description 2
- 229910021419 crystalline silicon Inorganic materials 0.000 description 2
- 230000003628 erosive effect Effects 0.000 description 2
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 1
- HCHKCACWOHOZIP-UHFFFAOYSA-N Zinc Chemical compound [Zn] HCHKCACWOHOZIP-UHFFFAOYSA-N 0.000 description 1
- 230000002860 competitive effect Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
- 238000011056 performance test Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000002834 transmittance Methods 0.000 description 1
- 229910052725 zinc Inorganic materials 0.000 description 1
- 239000011701 zinc Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/401—Multistep manufacturing processes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
- H01L29/41725—Source or drain electrodes for field effect devices
- H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
- H01L29/41725—Source or drain electrodes for field effect devices
- H01L29/41775—Source or drain electrodes for field effect devices characterised by the proximity or the relative position of the source or drain electrode and the gate electrode, e.g. the source or drain electrode separated from the gate electrode by side-walls or spreading around or above the gate electrode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
Abstract
本发明提供一种IGZO阵列基板的制备方法及IGZO阵列基板，通过一次构图工艺对刻蚀阻挡层和栅极绝缘层同时图案化，通过部分刻蚀有源层的源/漏极区域，同时形成连接栅极的第一过孔(深孔)和两个连接有源层的第二过孔(浅孔)；进一步，通过控制有源层的源/漏极区域的刻蚀量在10～66.7％之间，可在保证IGZO阵列基板的性能的基础上，达到简化IGZO阵列基板的生产制程，节约成本的效果。
Description
技术领域
本发明涉及显示技术领域，尤其涉及一种IGZO阵列基板的制备方法及 IGZO阵列基板。
背景技术
IGZO是一种含有铟、镓和锌的非晶氧化物，其载流子迁移率是非晶硅的 20～30倍，可以大大提高TFT对像素电极的充放电速率，进而提高像素的响应速度，实现更快的刷新率，同时更快的响应也大大提高了像素的行扫描速率，使得超高分辨率在TFT-LCD中成为可能。另外，由于晶体管数量减少和提高了每个像素的透光率，IGZO显示器具有更高的能效水平，而且效率更高。IGZO 可以利用现有的非晶硅生产线生产，只需稍加改动，因此在成本方面比低温多晶硅(LTPS)更有竞争力。
在IGZO面板技术中，刻蚀阻挡型结构(ESL结构)相对背沟道蚀刻型结构 (BCE结构)的工艺制程更加复杂，但因为半导体层IGZO的沟道区域未受到源漏极金属层(SD层)刻蚀时的损伤，因而获得稳定TFT特性的工艺窗口更大，使得ESL结构更易实现量产化，因此如何在保证性能的基础上，减少ESL结构 IGZO面板的工艺制程显得意义深远。
发明内容
本发明所要解决的技术问题是：提供一种IGZO阵列基板的制备方法及 IGZO阵列基板，通过该方法制备IGZO阵列基板，在保证IGZO阵列基板的性能的基础上，可以简化IGZO阵列基板的生产制程，节约成本。
为了解决上述技术问题，本发明采用的技术方案为：
一种IGZO阵列基板的制备方法，包括如下步骤：
步骤1：在基板和栅极上沉积栅极绝缘层；
步骤2：在栅极绝缘层上沉积IGZO薄膜，通过构图工艺形成有源层的图形；
步骤3：在有源层和栅极绝缘层上沉积刻蚀阻挡层；
步骤4：通过一次构图工艺对刻蚀阻挡层和栅极绝缘层图案化，形成第一过孔和两个第二过孔，第一过孔与栅极连接，两个第二过孔均与有源层连接；两个第二过孔的深度相等且小于第一过孔的深度；IGZO薄膜的与两个第二过孔相对的区域被部分刻蚀，刻蚀后IGZO薄膜的与两个第二过孔相对的区域的厚度相等且为IGZO薄膜的未被刻蚀区域的厚度的33.3％～90％；
步骤5：在刻蚀阻挡层、第一过孔和两个第二过孔上沉积第二金属层；第二金属层在第一过孔处与栅极连接；第二金属层分别在两个第二过孔处与有源层连接，并在两个第二过孔处分别形成源极和漏极，源极和漏极之间的位置对应的有源层为沟道区域。
本发明采用的另一技术方案为：
一种IGZO阵列基板，包括基板和在所述基板上依次形成的栅极、栅极绝缘层、由IGZO薄膜形成的有源层、刻蚀阻挡层和第二金属层；
所述第二金属层通过第一过孔与所述栅极连接，所述第二金属层分别通过两个第二过孔与所述有源层连接；第二金属层在两个第二过孔处的部分分别为源极和漏极，所述源极和漏极之间的位置对应的有源层为沟道区域；与所述源极和漏极分别对应的IGZO薄膜的厚度相等且为沟道区域对应的IGZO薄膜的厚度的33.3％～90％。
本发明的有益效果在于：
有别于现有IGZO阵列基板的工艺制程中，第二金属层(源漏极金属层)与栅极金属层搭接、第二金属层与有源层搭接分别通过对栅极绝缘层和刻蚀阻挡层进行两次构图工艺形成两次过孔来实现(如图1)，本发明提供的IGZO阵列基板的制备方法，在沉积栅极绝缘层后不立即进行图案化，而是先在栅极绝缘层上形成有源层图案和刻蚀阻挡层，然后通过一次构图工艺对刻蚀阻挡层和栅极绝缘层同时图案化，通过部分刻蚀有源层的源/漏极区域，同时形成连接栅极的第一过孔(深孔)和两个连接有源层的第二过孔(浅孔)。进一步，通过控制有源层的源/漏极区域的刻蚀量在10～66.7％之间，即有源层的源/漏极区域被刻蚀的厚度占未被刻蚀区域的厚度的10～66.7％，可在保证IGZO阵列基板的性能的基础上，减少在沉积栅极绝缘层之后，对栅极绝缘层进行图案化的相关制程，达到简化IGZO阵列基板的生产制程，节约成本的效果。
附图说明
图1所示为现有IGZO阵列基板的工艺制程图；
图2所示为本发明实施例一的一种IGZO阵列基板的工艺制程图；
图3所示为本发明实施例二的一种IGZO阵列基板的工艺制程图；
标号说明：
1、基板；2、栅极；3、沉积栅极绝缘层；4、有源层；5、刻蚀阻挡层；
6、第一过孔；7、第二过孔；8、第二金属层；9、源极；10、漏极；11、钝化层；12、像素电极；13、平坦化层；14、底电极层；15、第四绝缘层。
具体实施方式
为详细说明本发明的技术内容、所实现目的及效果，以下结合实施方式并配合附图予以说明。
本发明最关键的构思在于：通过一次构图工艺对刻蚀阻挡层和栅极绝缘层同时图案化，通过部分刻蚀有源层的源/漏极区域，同时形成连接栅极的第一过孔(深孔)和两个连接有源层的第二过孔(浅孔)。进一步，通过控制有源层的源/漏极区域的刻蚀量在10～66.7％之间，可在保证IGZO阵列基板的性能的基础上，达到简化IGZO阵列基板的生产制程，节约成本的效果。
本发明提供一种IGZO阵列基板的制备方法，包括如下步骤：
步骤1：在基板和栅极(GE)上沉积栅极绝缘层(GI)；
步骤2：在栅极绝缘层(GI)上沉积IGZO薄膜，通过构图工艺形成有源层(SE) 的图形；
步骤3：在有源层(SE)和栅极绝缘层(GI)上沉积刻蚀阻挡层(ES)；
步骤4：通过一次构图工艺对刻蚀阻挡层(ES)和栅极绝缘层(GI)图案化，形成第一过孔和两个第二过孔，第一过孔与栅极(GE)连接，两个第二过孔均与有源层(SE)连接；两个第二过孔的深度相等且小于第一过孔的深度；IGZO薄膜的与两个第二过孔相对的区域被部分刻蚀，刻蚀后IGZO薄膜的与两个第二过孔相对的区域的厚度相等且为IGZO薄膜的未被刻蚀区域的厚度的33.3％～90％；
步骤5：在刻蚀阻挡层(ES)、第一过孔和两个第二过孔上沉积第二金属层(SD)；第二金属层(SD)在第一过孔处与栅极(GE)连接；第二金属层(SD)分别在两个第二过孔处与有源层(SE)连接，并在两个第二过孔处分别形成源极和漏极，源极和漏极之间的位置对应的有源层(SE)为沟道区域。
其中，在上述制备方法中，通过调节栅极绝缘层(GI)的厚度、调节栅极绝缘层(GI)和IGZO有源层(SE)的刻蚀速率比或者控制刻蚀时间等方式，来达到调节 IGZO有源层(SE)的源/漏极区域的刻蚀量的目的。
从上述描述可知，本发明的有益效果在于：
有别于现有制程中，第二金属层(源漏极金属层)与栅极金属层搭接、第二金属层与有源层搭接分别通过对栅极绝缘层和刻蚀阻挡层进行两次构图工艺形成两次过孔来实现(如图1)，本发明提供的IGZO阵列基板的制备方法，在沉积栅极绝缘层后不立即进行图案化，而是先在栅极绝缘层上形成有源层图案和刻蚀阻挡层，然后通过一次构图工艺对刻蚀阻挡层和栅极绝缘层同时图案化，由于栅极绝缘层的刻蚀速率大于IGZO有源层的刻蚀速率，这样通过部分刻蚀有源层的源/漏极区域，可以同时形成连接栅极的第一过孔(深孔)和两个连接有源层的第二过孔(浅孔)；
进一步，通过控制有源层的源/漏极区域的刻蚀量在10～66.7％之间，即有源层的源/漏极区域被刻蚀的厚度占未被刻蚀区域的厚度的10～66.7％，可在保证 IGZO阵列基板的性能的基础上，减少在沉积栅极绝缘层之后，对栅极绝缘层进行图案化的相关制程，达到简化IGZO阵列基板的生产制程，节约成本的效果。
进一步的，所述步骤4中构图工艺为：采用黄光、干刻蚀与剥离工艺对所述刻蚀阻挡层(ES)和栅极绝缘层(GI)图案化。
可选的，所述步骤4还包括：对IGZO薄膜的被部分刻蚀的区域进行退火处理。
进一步的，所述退火处理的温度为200～450℃，退火时间为20～120min。
从上述描述可知，对IGZO薄膜的被部分刻蚀的裸露区域进行退火处理，可改善裸露区域IGZO薄膜的表面特性，降低该区域与源漏极金属搭接的接触电阻，有利于进一步改善IGZO阵列基板的器件特性。
可选的，所述步骤4还包括：对IGZO薄膜的被部分刻蚀的区域进行掺杂或用等离子体导体化处理。
从上述描述可知，除了退火处理外，还可通过对IGZO薄膜的被部分刻蚀的裸露区域进行掺杂或用等离子体导体化处理等方式来改善表面特性，降低该区域与源漏极金属搭接的接触电阻，从而进一步改善IGZO阵列基板的器件特性。
进一步的，在步骤5之后还包括如下步骤：
在第二金属层(SD)和刻蚀阻挡层(ES)上形成钝化层(PV)；
以及在钝化层(PV)上形成像素电极(PE)，使像素电极(PE)与第二金属层(SD) 连接。
进一步的，在步骤5之后还包括如下步骤：
在第二金属层(SD)和刻蚀阻挡层(ES)上形成钝化层(PV)；
在钝化层(PV)上形成平坦化层(OC)；
在平坦化层(OC)上形成底电极层(BC)；
在底电极层(BC)和平坦化层(OC)上形成第四绝缘层(CH)；
以及在第四绝缘层(CH)上形成像素电极(PE)，使像素电极(PE)与第二金属层(SD)连接。
本发明还提供一种IGZO阵列基板，包括基板和在所述基板上依次形成的栅极(GE)、栅极绝缘层(GI)、由IGZO薄膜形成的有源层(SE)、刻蚀阻挡层(ES)和第二金属层(SD)；
所述第二金属层(SD)通过第一过孔与所述栅极(GE)连接，所述第二金属层 (SD)分别通过两个第二过孔与所述有源层(SE)连接；第二金属层(SD)在两个第二过孔处的部分分别为源极和漏极，所述源极和漏极之间的位置对应的有源层为沟道区域；与所述源极和漏极分别对应的IGZO薄膜的厚度相等且为沟道区域对应的IGZO薄膜的厚度的33.3％～90％。
进一步地，所述IGZO阵列基板还包括在所述第二金属层(SD)和刻蚀阻挡层 (ES)上形成的钝化层(PV)和在所述钝化层(PV)上形成的像素电极(PE)，所述像素电极(PE)与所述第二金属层(SD)连接。
进一步地，所述IGZO阵列基板还包括在所述第二金属层(SD)和刻蚀阻挡层 (ES)上形成的钝化层(PV)、在所述钝化层(PV)上形成的平坦化层(OC)、在所述平坦化层(OC)上形成的底电极层(BC)、在所述平坦化层(OC)和底电极层(BC)上形成的第四绝缘层(CH)和在所述第四绝缘层(CH)上形成的像素电极(PE)，所述像素电极(PE)与所述第二金属层(SD)连接。
请参照图2，本发明的实施例一为：
一种IGZO阵列基板的制备方法，包括如下步骤：
步骤1：在基板1和栅极2上沉积栅极绝缘层3；
步骤2：在栅极绝缘层3上沉积IGZO薄膜，通过构图工艺形成有源层4的图形；
步骤3：在有源层4和栅极绝缘层3上沉积刻蚀阻挡层5；
步骤4：通过一次构图工艺对刻蚀阻挡层5和栅极绝缘层3图案化，形成第一过孔6和两个第二过孔7，第一过孔6与栅极2连接，两个第二过孔7均与有源层4连接；两个第二过孔7的深度相等且小于第一过孔6的深度；IGZO薄膜的与两个第二过孔7相对的区域被部分刻蚀，刻蚀后IGZO薄膜的与两个第二过孔7相对的区域的厚度相等且为IGZO薄膜的未被刻蚀区域的厚度的 33.3％～90％；
步骤5：在刻蚀阻挡层5、第一过孔6和两个第二过孔7上沉积第二金属层 8；第二金属层8在第一过孔6处与栅极2连接；第二金属层8分别在两个第二过孔7处与有源层4连接，并在两个第二过孔7处分别形成源极9和漏极10，源极9和漏极10之间的位置对应的有源层4为沟道区域。
所述步骤4中构图工艺为：采用黄光、干刻蚀与剥离工艺对所述刻蚀阻挡层5和栅极绝缘层3图案化。
在步骤5之后还包括如下步骤：
在第二金属层8和刻蚀阻挡层5上形成钝化层11；
以及在钝化层11上形成像素电极12，使像素电极12与第二金属层8连接。
请参照图3，本发明的实施例二为：
实施例二与实施一的区别在于，在步骤5之后还包括如下步骤：
在第二金属层8和刻蚀阻挡层5上形成钝化层11；
在钝化层11上形成平坦化层13；
在平坦化层13上形成底电极层14；
在底电极层14和平坦化层13上形成第四绝缘层15；
以及在第四绝缘层15上形成像素电极12，使像素电极12与第二金属层8 连接。
本实施例以栅极绝缘层(GI)3采用SiOx材质，栅极绝缘层3的厚度为200nm， IGZO薄膜的厚度为60nm为例，GI/IGZO蚀刻速率比为10:1，当栅极绝缘层3 被完全刻蚀时，IGZO薄膜的刻蚀量为20nm，此时，有源层4的源/漏极区域的刻蚀量为33.3％，即IGZO薄膜的与两个第二过孔7相对的区域的厚度相等且为 IGZO薄膜的未被刻蚀区域的厚度的66.7％。
对制得的IGZO阵列基板进行性能测试，结果如表1所示。从表1中可以看出，通过该制备方法制得的IGZO阵列基板的饱和迁移率μ为23.13cm2/(V·s)，阈值电压Vth为1.03V，亚阈值摆幅SS为0.25V/decade，TFT器件的开关比Ion/Ioff为5.58×107，器件性能良好，满足LCD、OLED等的驱动要求。
表1 IGZO阵列基板性能测试结果
| Vth(V) | μ(cm2/V·s) | SS(V/decade) | Ion/Ioff |
| 1.03 | 23.13 | 0.25 | 5.58×107 |
本发明的实施例三为：
实施例三与实施一的区别在于，所述步骤4还包括：对IGZO薄膜的被部分刻蚀的区域进行退火处理；所述退火处理的温度为200～450℃，退火时间为 20～120min。
本发明的实施例四为：
实施例四与实施二的区别在于，所述步骤4还包括：对IGZO薄膜的被部分刻蚀的区域进行掺杂或用等离子体导体化处理。
综上所述，本发明提供的IGZO阵列基板的制备方法，在沉积栅极绝缘层后不立即进行图案化，而是先在栅极绝缘层上形成有源层图案和刻蚀阻挡层，然后通过一次构图工艺对刻蚀阻挡层和栅极绝缘层同时图案化，由于栅极绝缘层的刻蚀速率大于IGZO有源层的刻蚀速率，这样通过部分刻蚀有源层的源/漏极区域，可以同时形成连接栅极的第一过孔(深孔)和两个连接有源层的第二过孔(浅孔)。进一步，通过控制有源层的源/漏极区域的刻蚀量在10～66.7％之间，即有源层的源/漏极区域被刻蚀的厚度占未被刻蚀区域的厚度的10～66.7％，可在保证IGZO阵列基板的性能的基础上，减少在沉积栅极绝缘层之后，对栅极绝缘层进行图案化的相关制程，达到简化IGZO阵列基板的生产制程，节约成本的效果；
通过对IGZO薄膜的被部分刻蚀的裸露区域进行退火、掺杂或用等离子体导体化处理，可改善裸露区域IGZO薄膜的表面特性，降低该区域与源漏极金属搭接的接触电阻，可进一步改善IGZO阵列基板的器件特性。
以上所述仅为本发明的实施例，并非因此限制本发明的专利范围，凡是利用本发明说明书及附图内容所作的等同变换，或直接或间接运用在相关的技术领域，均同理包括在本发明的专利保护范围内。
Claims (10)
1.一种IGZO阵列基板的制备方法，其特征在于，包括如下步骤：
步骤1：在基板和栅极上沉积栅极绝缘层；
步骤2：在栅极绝缘层上沉积IGZO薄膜，通过构图工艺形成有源层的图形；
步骤3：在有源层和栅极绝缘层上沉积刻蚀阻挡层；
步骤4：通过一次构图工艺对刻蚀阻挡层和栅极绝缘层图案化，形成第一过孔和两个第二过孔，第一过孔与栅极连接，两个第二过孔均与有源层连接；两个第二过孔的深度相等且小于第一过孔的深度；IGZO薄膜的与两个第二过孔相对的区域被部分刻蚀，刻蚀后IGZO薄膜的与两个第二过孔相对的区域的厚度相等且为IGZO薄膜的未被刻蚀区域的厚度的33.3％～90％；
步骤5：在刻蚀阻挡层、第一过孔和两个第二过孔上沉积第二金属层；第二金属层在第一过孔处与栅极连接；第二金属层分别在两个第二过孔处与有源层连接，并在两个第二过孔处分别形成源极和漏极，源极和漏极之间的位置对应的有源层为沟道区域。
2.根据权利要求1所述的IGZO阵列基板的制备方法，其特征在于，所述步骤4中构图工艺为：采用黄光、干刻蚀与剥离工艺对所述刻蚀阻挡层和栅极绝缘层图案化。
3.根据权利要求1所述的IGZO阵列基板的制备方法，其特征在于，所述步骤4还包括：对IGZO薄膜的被部分刻蚀的区域进行退火处理。
4.根据权利要求3所述的IGZO阵列基板的制备方法，其特征在于，所述退火处理的温度为200～450℃，退火时间为20～120min。
5.根据权利要求1所述的IGZO阵列基板的制备方法，其特征在于，所述步骤4还包括：对IGZO薄膜的被部分刻蚀的区域进行掺杂或用等离子体导体化处理。
6.根据权利要求1～5任意一项所述的IGZO阵列基板的制备方法，其特征在于，在步骤5之后还包括如下步骤：
在第二金属层和刻蚀阻挡层上形成钝化层；
以及在钝化层上形成像素电极，使像素电极与第二金属层连接。
7.根据权利要求1～5任意一项所述的IGZO阵列基板的制备方法，其特征在于，在步骤5之后还包括如下步骤：
在第二金属层和刻蚀阻挡层上形成钝化层；
在钝化层上形成平坦化层；
在平坦化层上形成底电极层；
在底电极层和平坦化层上形成第四绝缘层；
以及在第四绝缘层上形成像素电极，使像素电极与第二金属层连接。
8.一种IGZO阵列基板，其特征在于，包括基板和在所述基板上依次形成的栅极、栅极绝缘层、由IGZO薄膜形成的有源层、刻蚀阻挡层和第二金属层；
所述第二金属层通过第一过孔与所述栅极连接，所述第二金属层分别通过两个第二过孔与所述有源层连接；第二金属层在两个第二过孔处的部分分别为源极和漏极，所述源极和漏极之间的位置对应的有源层为沟道区域；与所述源极和漏极分别对应的IGZO薄膜的厚度相等且为沟道区域对应的IGZO薄膜的厚度的33.3％～90％。
9.根据权利要求8所述的IGZO阵列基板，其特征在于，还包括在所述第二金属层和刻蚀阻挡层上形成的钝化层和在所述钝化层上形成的像素电极，所述像素电极与所述第二金属层连接。
10.根据权利要求9所述的IGZO阵列基板，其特征在于，还包括在所述第二金属层和刻蚀阻挡层上形成的钝化层、在所述钝化层上形成的平坦化层、在所述平坦化层上形成的底电极层、在所述平坦化层和底电极层上形成的第四绝缘层和在所述第四绝缘层上形成的像素电极，所述像素电极与所述第二金属层连接。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810233767.7A CN108598004A (zh) | 2018-03-21 | 2018-03-21 | 一种igzo阵列基板的制备方法及igzo阵列基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810233767.7A CN108598004A (zh) | 2018-03-21 | 2018-03-21 | 一种igzo阵列基板的制备方法及igzo阵列基板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN108598004A true CN108598004A (zh) | 2018-09-28 |
Family
ID=63627021
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201810233767.7A Pending CN108598004A (zh) | 2018-03-21 | 2018-03-21 | 一种igzo阵列基板的制备方法及igzo阵列基板 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN108598004A (zh) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20130140557A1 (en) * | 2008-08-08 | 2013-06-06 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device |
| CN103268878A (zh) * | 2012-11-07 | 2013-08-28 | 厦门天马微电子有限公司 | Tft阵列基板、tft阵列基板的制作方法及显示装置 |
| CN103441100A (zh) * | 2013-08-22 | 2013-12-11 | 合肥京东方光电科技有限公司 | 显示基板及其制造方法、显示装置 |
| CN103489881A (zh) * | 2011-12-31 | 2014-01-01 | 京东方科技集团股份有限公司 | 一种薄膜晶体管阵列基板及其制造方法和显示器件 |
| CN104037126A (zh) * | 2014-05-16 | 2014-09-10 | 京东方科技集团股份有限公司 | 一种阵列基板的制备方法、阵列基板和显示装置 |
-
2018
- 2018-03-21 CN CN201810233767.7A patent/CN108598004A/zh active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20130140557A1 (en) * | 2008-08-08 | 2013-06-06 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device |
| CN103489881A (zh) * | 2011-12-31 | 2014-01-01 | 京东方科技集团股份有限公司 | 一种薄膜晶体管阵列基板及其制造方法和显示器件 |
| CN103268878A (zh) * | 2012-11-07 | 2013-08-28 | 厦门天马微电子有限公司 | Tft阵列基板、tft阵列基板的制作方法及显示装置 |
| CN103441100A (zh) * | 2013-08-22 | 2013-12-11 | 合肥京东方光电科技有限公司 | 显示基板及其制造方法、显示装置 |
| CN104037126A (zh) * | 2014-05-16 | 2014-09-10 | 京东方科技集团股份有限公司 | 一种阵列基板的制备方法、阵列基板和显示装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103745978B (zh) | 显示装置、阵列基板及其制作方法 | |
| CN103745955B (zh) | 显示装置、阵列基板及其制造方法 | |
| CN103268855B (zh) | 多晶硅形成方法、tft阵列基板制造方法及显示装置 | |
| CN105097951A (zh) | 用以制造高效能金属氧化物和金属氮氧化物薄膜晶体管的栅极介电层处理 | |
| US20150155390A1 (en) | Manufacturing method of polysilicon layer, and polysilicon thin film transistor and manufacturing method thereof | |
| CN103579115B (zh) | 互补式薄膜晶体管及其制备方法、阵列基板、显示装置 | |
| CN103151309B (zh) | 深沟槽功率mos器件及其制备方法 | |
| CN107359177A (zh) | 一种柔性背板的制作方法、液晶显示面板以及oled显示面板 | |
| CN106707649B (zh) | 过孔的制备方法、阵列基板的制备方法及阵列基板 | |
| CN104979215B (zh) | 低温多晶硅薄膜晶体管及其制备方法 | |
| CN106783737A (zh) | 阵列基板及其制造方法、显示面板、显示装置 | |
| CN107403758A (zh) | 阵列基板及其制备方法、显示装置 | |
| CN104282696A (zh) | 一种阵列基板及其制作方法、显示装置 | |
| CN107170759A (zh) | 一种阵列基板及其制作方法、显示装置 | |
| CN103151310B (zh) | 深沟槽功率mos器件及其制造方法 | |
| CN105977205B (zh) | 薄膜晶体管、阵列基板的制备方法、阵列基板及显示装置 | |
| CN103985716B (zh) | 薄膜晶体管阵列基板制造方法及薄膜晶体管阵列基板 | |
| CN103745954B (zh) | 显示装置、阵列基板及其制造方法 | |
| CN105047607A (zh) | 氧化物半导体tft基板的制作方法及其结构 | |
| CN203480182U (zh) | 一种阵列基板和显示装置 | |
| CN106328592A (zh) | 薄膜晶体管及其制作方法、阵列基板和显示装置 | |
| CN104465670A (zh) | 一种阵列基板及其制作方法、显示装置 | |
| CN102629576A (zh) | 阵列基板及其制作方法 | |
| CN106952963B (zh) | 一种薄膜晶体管及制作方法、阵列基板、显示装置 | |
| CN106783734B (zh) | 一种低温多晶硅阵列基板及其制作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20180928 |
|
| RJ01 | Rejection of invention patent application after publication |