CN108459445A - 一种液晶显示面板、显示装置及液晶显示面板的制备方法 - Google Patents

一种液晶显示面板、显示装置及液晶显示面板的制备方法 Download PDF

Info

Publication number
CN108459445A
CN108459445A CN201810276958.1A CN201810276958A CN108459445A CN 108459445 A CN108459445 A CN 108459445A CN 201810276958 A CN201810276958 A CN 201810276958A CN 108459445 A CN108459445 A CN 108459445A
Authority
CN
China
Prior art keywords
liquid crystal
substrate
display panel
insulating layer
crystal display
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201810276958.1A
Other languages
English (en)
Other versions
CN108459445B (zh
Inventor
许传志
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Tianma Microelectronics Co Ltd
Original Assignee
Shanghai Tianma Microelectronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Tianma Microelectronics Co Ltd filed Critical Shanghai Tianma Microelectronics Co Ltd
Priority to CN201810276958.1A priority Critical patent/CN108459445B/zh
Publication of CN108459445A publication Critical patent/CN108459445A/zh
Application granted granted Critical
Publication of CN108459445B publication Critical patent/CN108459445B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136213—Storage capacitors associated with the pixel electrode
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136218—Shield electrodes

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Nonlinear Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Liquid Crystal (AREA)
  • Manufacturing & Machinery (AREA)

Abstract

本申请公开了一种液晶显示面板、显示装置及液晶显示面板的制备方法，所述液晶显示面板通过在第一绝缘层中设置多个凹陷区，并将像素电极设置于所述凹陷区中，使得像素电极在像素区域中的可设置区域有了较大的扩展，这样首先可以使得具有高分辨率和高像素开口率的液晶显示面板的设计难度降低；其次可以在每个像素区域中设计面积更大的像素电极以提升液晶显示面板的穿透率；最后，由于所述第一绝缘层中位于所述凹陷区周缘的突起的存在，使得像素电极与相邻像素区域的像素电极形成耦合电容的可能性降低，从而降低了液晶混乱区的出现的可能，进而提升了所述液晶显示面板的对比度。

Description

一种液晶显示面板、显示装置及液晶显示面板的制备方法
技术领域
本申请涉及显示器件技术领域，更具体地说，涉及一种液晶显示面板、显示装置及液晶显示面板的制备方法。
背景技术
随着显示技术的不断发展，显示面板的应用越来越广泛。液晶显示面板作为目前制备工艺较为成熟的一种显示面板，以其较低的成本、良好的制备良率以及较好的显示效果占据了显示面板领域的大量市场。
随着用户对于液晶显示面板的显示效果的要求不断提高，不断提升显示面板的分辨率和对比度成为相关领域研究人员的努力方向，但是随着液晶显示面板的分辨率的提升，在液晶显示面板尺寸无法无限扩大的情况下，液晶显示面板的PPI(Pixels Per Inch，每英寸像素数)也必然随之提升，这就要求液晶显示面板的单个像素必然越做越小。参考图1和图2，图1为现有技术中的液晶显示面板的像素的俯视结构示意图，图2为沿图1中的AA’线的剖面结构示意图；液晶显示面板中交叉设置的栅极线GateLine和数据线DataLine限定出多个像素区域，在像素区域中设置有像素电极，该像素电极包括多个沿数据线延伸的第一电极PITO1和连接多个第一电极PITO1的一个第二电极PITO2，该第二电极PITO2通过像素电极朝向衬底Base一侧的有机绝缘层OC过孔OCH实现与该像素区域中的薄膜晶体管(ThinFilmTransistor，TFT)的电连接，在图2中还示出了第一绝缘层PV1、第二绝缘层PV2、薄膜晶体管的栅极Gate、栅绝缘层GI、有源层ACT、源极S、漏极T和公共电极Com-ITO；在液晶显示面板的工作过程中，像素电极的第一电极PITO1与液晶显示面板的公共电极Com-ITO形成控制电场，用于控制像素区域上方的液晶的翻转。
但是由于液晶显示面板的PPI的提升，单个像素区域的大小也被大大压缩，这就使得在像素区域中设置第一电极PITO1的数量在满足液晶显示面板的穿透率要求的基础上，位于像素区域边缘的第一电极PITO1会和相邻像素区域中的第一电极PITO1形成耦合电容，耦合电容之间的电场会对相邻像素区域中的液晶造成影响，被耦合电容影响的像素区域称之为液晶混乱区，由于耦合电容对液晶混乱区的液晶的不良影响，使得像素电极对液晶混乱区中的液晶控制能力下降，不仅容易使得液晶显示面板出现串色现象和漏光现象，而且降低了液晶显示面板的对比度。
发明内容
为解决上述技术问题，本申请提供了一种液晶显示面板、显示装置及液晶显示面板其的制备方法，以实现降低由于像素电极与相邻像素区域中的像素电极形成耦合电容而导致液晶混乱区出现的可能，从而实现降低液晶显示面板出现串色现象和漏光现象的可能，提升液晶显示面板的对比度。
为实现上述技术目的，本申请实施例提供了如下技术方案：
一种液晶显示面板，包括：
衬底；
阵列基板；所述阵列基板包括位于所述衬底表面的像素驱动膜层，位于所述像素驱动膜层背离所述衬底一侧的第一绝缘层；所述第一绝缘层中设置有多个凹陷区；
多条数据线和多条栅极线限定出多个像素区域，每个所述凹陷区与所述像素区域至少部分交叠；
位于所述第一绝缘层背离所述衬底一侧表面的多个像素电极，所述像素电极在所述衬底上的正投影位于第一预设区域中，所述第一预设区域为所述像素区域在所述衬底上的正投影与所述凹陷区在所述衬底上的正投影的重叠区域。
一种显示装置包括上述的液晶显示面板。
一种液晶显示面板的制备方法，包括：
提供衬底；
在所述衬底表面形成阵列基板；
所述在所述衬底表面形成阵列基板包括：
在所述衬底表面形成像素驱动膜层，所述像素驱动膜层包括薄膜晶体管、多条数据线和多条栅极线；
在所述像素驱动膜层背离所述衬底一侧形成第一绝缘层，所述第一绝缘层中形成多个凹陷区；
在所述第一绝缘层背离所述衬底一侧形成多个像素电极；
其中，多条数据线和多条栅极线限定出多个像素区域，每个所述凹陷区与一个所述像素区域至少部分交叠；
所述多个像素电极在所述衬底上的正投影位于第一预设区域中，所述第一预设区域为所述像素区域在所述衬底上的正投影与所述凹陷区在所述衬底上的正投影的重叠区域。
从上述技术方案可以看出，本申请实施例提供了一种液晶显示面板、显示装置及液晶显示面板的制备方法，其中，所述液晶显示面板的第一绝缘层中设置有多个凹陷区，且所述凹陷区与像素区域至少部分重叠，这些重叠区域可以用于设置像素电极，而第一绝缘层中位于所述凹陷区周缘的突起可以很好的起到对设置于重叠区域中的像素电极的电场的屏蔽作用，降低了像素电极与相邻像素区域中的像素电极耦合而形成混乱电场，而导致液晶显示面板出现串色现象和漏光现象的可能。
并且由于凹陷区周缘的第一绝缘层的突起的电场屏蔽作用，使得像素电极在像素区域中的可设置区域有了较大的扩展，这样首先可以使得具有高分辨率和高像素开口率的液晶显示面板的设计难度降低；其次可以在每个像素区域中设计面积更大的像素电极以提升液晶显示面板的穿透率；最后，由于所述第一绝缘层中位于所述凹陷区周缘的突起的存在，使得像素电极与相邻像素区域的像素电极形成耦合电容的可能性降低，从而降低了液晶混乱区的出现的可能，进而提升了所述液晶显示面板的对比度。
附图说明
为了更清楚地说明本申请实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。
图1为现有技术中的液晶显示面板的俯视结构示意图；
图2为图1沿AA’线的剖面结构示意图；
图3为本申请的一个实施例提供的一种液晶显示面板的俯视结构示意图；
图4为图3沿BB’线的剖面结构示意图；
图5为图3沿CC’线的剖面结构示意图；
图6为本申请的一个实施例提供的一种液晶显示面板的截面结构示意图；
图7为本申请的一个实施例提供的一种像素驱动膜层的俯视结构示意图；
图8为本申请的一个实施例提供的一种凹陷区结构示意图；
图9为本申请的另一个实施例提供的一种凹陷区结构示意图；
图10为本申请的一个实施例提供的一种阵列基板的剖面结构示意图；
图11为本申请的另一个实施例提供的一种阵列基板的剖面结构示意图；
图12为本申请的一个实施例提供的一种液晶显示面板的俯视结构示意图；
图13为本申请的另一个实施例提供的一种液晶显示面板的俯视结构示意图；
图14为本申请的一个实施例提供的一种构成第一绝缘层的条状图形的剖面示意图；
图15为本申请的一个实施例提供的一种液晶显示面板的制备方法的流程示意图；
图16-图20为本申请的一个实施例提供的一种像素驱动膜层的制备流程图；
图21为本申请的另一个实施例提供的一种液晶显示面板的制备方法的流程示意图。
具体实施方式
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
本申请实施例提供了一种液晶显示面板，参考图3、图4、图5和图6，图3为所述液晶显示面板的俯视结构示意图，图4为图3沿BB’线的剖面结构示意图，图5为图3沿CC’线的剖面结构示意图，图6为所述液晶显示面板的剖面结构示意图，所述液晶显示面板包括：
衬底10；
阵列基板100；所述阵列基板100包括位于所述衬底10表面的像素驱动膜层，位于所述像素驱动膜层背离所述衬底10一侧的第一绝缘层25；所述第一绝缘层25中设置有多个凹陷区TH1；
多条数据线26和多条栅极线27限定出多个像素区域，每个所述凹陷区TH1与所述像素区域至少部分交叠；可选的，数据线26和栅极线27的延伸方向不同，多条数据线26和多条栅极线27相交且绝缘，从而共同在所述衬底10上构成网格状的正投影；可选的，多条数据线26和多条栅极线27所限定的一个网格区域即为一个像素区域。
位于所述第一绝缘层25背离所述衬底10一侧表面的多个像素电极23，所述像素电极23在所述衬底10上的正投影位于第一预设区域中，所述第一预设区域为所述像素区域在所述衬底10上的正投影与所述凹陷区TH1在所述衬底10上的正投影的重叠区域。
在液晶显示面板的工作过程中，所述像素电极23与液晶显示面板的公共电极在垂直于所述衬底10的方向上形成电场，排列在所述阵列基板背离所述衬底10一侧的液晶在该电场的控制下旋转，而液晶的旋转角可改变透过像素区域的光透射率，从而实现液晶显示面板不同区域的亮暗程度。但是随着液晶显示面板的PPI的提升，单个像素区域的大小被大大压缩，这就使得每个像素区域边缘的像素电极23与相邻像素区域的像素电极23的距离很小，在现有技术中的液晶显示面板的结构中，位于像素区域边缘的像素电极23会和相邻像素区域的像素电极23形成耦合电容，而耦合电容之间的电场会给像素电极23对像素中液晶的控制带来不良影响；举例来说，仍然参考图1，假设像素AA和像素BB相邻，当需要控制像素AA打开，像素BB关闭时，像素A的像素电极23和像素BB的像素电极23形成的耦合电容的电场也会控制像素BB中的液晶产生一定旋转，从而造成像素BB并没有完全关闭的情况出现，这就会导致液晶显示面板的出现串色现象和漏光现象，而且由于像素BB无法完全关闭，从而使得像素BB所在区域无法完全呈现完全关闭状态下的暗度，进而造成液晶显示面板的对比度降低。
而在本实施例中，所述液晶显示面板的第一绝缘层25中设置有多个凹陷区TH1，且所述凹陷区TH1与像素区域至少部分重叠，这些重叠区域可以用于设置像素电极23，而第一绝缘层25中位于所述凹陷区TH1周缘的突起可以很好的起到对设置于重叠区域中的像素电极23的电场的屏蔽作用，降低了像素电极23与相邻像素区域中的像素电极23耦合而形成混乱电场，而导致液晶显示面板出现串色现象和漏光现象的可能。
并且由于凹陷区TH1周缘的第一绝缘层25的突起的电场屏蔽作用，使得像素电极23在像素区域中的可设置区域有了较大的扩展，这样首先可以使得具有高分辨率和高像素开口率的液晶显示面板的设计难度降低；其次可以在每个像素区域中设计面积更大的像素电极23以提升液晶显示面板的穿透率；由于第一绝缘层25的突起可以阻挡不同像素之间的像素电极23之间的串扰，则可以将像素电极23的覆盖面积增大，例如增多像素电极23的分支的数量，虽然相邻像素的像素电极23距离变近，但有第一绝缘层25的阻挡，就不用担心像素电极23之间的串扰，因此，每个像素区域中像素电极23形成的控制电场的强度越强，对于液晶的控制效果就越好，从而使得液晶显示面板的对比度和穿透率提升，增强液晶显示面板的显示效果。最后，由于所述第一绝缘层25中位于所述凹陷区TH1周缘的突起的存在，使得像素电极23与相邻像素区域的像素电极23形成耦合电容的可能性降低，从而降低了液晶混乱区的出现的可能，进而提升了所述液晶显示面板的对比度。
另外，在图3和图4中还示出了有源层ACT、源极S、漏极D、液晶显示面板中公共电极层的过孔TH2以及液晶显示面板中的其他绝缘层的过孔TH3。
为了对液晶显示面板的完整结构进行说明，参考图3-图7，其中，图7为所述像素驱动膜层的俯视结构示意图，图4和图5中还示出了第二绝缘层22、第三绝缘层24和导电层21。具体地，所述像素驱动膜层包括交叉设置的多条栅极线27和多条数据线26，以及位于所述多条栅极线27和多条数据线26限定区域中的像素28和薄膜晶体管(Thin FilmTransistor，TFT)，所述薄膜晶体管包括栅极Gate、源极S、漏极D、栅绝缘层GI和有源层ACT；其中，
所述栅极Gate位于所述衬底10表面，所述栅绝缘层GI覆盖所述栅极Gate，所述有源层ACT位于所述栅绝缘层GI背离所述衬底10一侧；
所述源极S和漏极D分别位于所述有源层ACT在平行于所述衬底10方向上的两侧，且部分覆盖所述有源层ACT，所述第三绝缘层24覆盖所述薄膜晶体管的源极S、漏极D以及有源层暴露出的部分，作为所述液晶显示面板的钝化层；
可选的，第一绝缘层25、第二绝缘层22、第三绝缘层24为透明材料。
至少一个所述薄膜晶体管的栅极Gate与所述栅极线27电连接，所述薄膜晶体管的源极S与所述数据线26电连接，所述薄膜晶体管的漏极D与所述像素电极23电连接，第一绝缘层25的过孔、公共电极层的过孔TH2以及第二绝缘层22和第三绝缘层24的过孔TH3使得所述薄膜晶体管的漏极D暴露出来，从而使得像素电极23可以与漏极D接触，实现电连接。
所述薄膜晶体管用于在所述栅极线27的控制下，将所述数据线26输入的数据显示信号提供给与薄膜晶体管对应的像素28。
另外，在实际应用过程中，为了使液晶层300中的液晶在薄膜晶体管关闭的状态下具有一个预倾角，从而使得液晶排列有序，在阵列基板100朝向液晶层300的一侧，以及彩膜基板朝向液晶层300的一侧通常设置有配向膜(附图中未示出)，所述配向膜可以采用物理配向工艺(摩擦取向)和光配向工艺制备，但在本申请实施例中，由于所述第一绝缘层25表面设置有多个凹陷区TH1，采用物理配向工艺制备配向膜的难度较高，因此优选地，所述配向膜采用光配向工艺制备。
当然，本实施例中薄膜晶体管以底栅型薄膜晶体管为例，在本发明的其他可选实施例中，薄膜晶体管可以为顶栅型薄膜晶体管。在本发明的其他可选实施例中，一个由多条数据线和多条栅极线所限定的一个网格区域可以为多个像素区域，本发明不再赘述。另外，图7中还示出了栅极驱动电路31和数据驱动电路32。所述栅极驱动电路31用于为每行像素28的薄膜晶体管提供扫描信号，实现对薄膜晶体管的控制，每个像素28对应的薄膜晶体管在接收到栅极驱动电路31的扫描信号后导通，使得数据驱动电路32的数据显示信号能够输入到像素28中，实现对像素28对应的液晶的翻转角度的控制。
在图6中除阵列基板100外，还示出了位于所述阵列基板100背离所述衬底一侧的彩膜基板200和密封于所述阵列基板100与所述彩膜基板200之间的液晶层300，所述彩膜基板包括显示区域210和位于显示区域210周边的非显示区域220，所述显示区域210包括设置在衬底基板230上的黑矩阵层211、彩色滤光层212以及保护层213构成，其中，彩色滤光层212可以包括红色滤光单元、绿色滤光单元以及蓝色滤光单元；非显示区域220与主要由保护层221和平坦层222构成，并且非显示区域220朝向阵列基板100一侧用于设置支撑结构400。
可选的，所述第一绝缘层包括有机材料层，有机材料具有益于形成理想厚度的膜层、容易图案化以及弹性较大的优点，在形成第一绝缘层的过程中，可以避免非凹陷区域与凹陷区TH1的段差过大而形成台阶，从而戳穿上层膜层的情况出现。所述第二绝缘层和第三绝缘层包括无机材料层，具体地，所述第二绝缘层和第三绝缘层可以为碳化硅层。
在本申请的一个可选实施例中，所述第二绝缘层和导电层的具体设置关系参考图4和图5，具体地，所述第三绝缘层24位于所述栅绝缘层GI与所述第一绝缘层25之间；所述第二绝缘层22位于所述第一绝缘层25与所述像素电极23之间；所述导电层21位于所述第二绝缘层22与所述第一绝缘层25之间，并且所述导电层21电连接一固定电位。在本实施例中，由于所述导电层21位于信号线(在图5中信号线为数据线26)与像素电极23之间，并且所述导电层21连接一固定电位，连接固定电位的导电层21可以起到一定的屏蔽作用，从而可以较好地避免像素电极23与信号线之间的信号串扰现象出现。尤其，由于第一绝缘层25存在凹陷区，第一绝缘层25的上表面(第一绝缘层25远离衬底10一侧的表面)为凹凸表面。导电层21还覆盖第一绝缘层25上，即导电层21随着第一绝缘层25的上表面起伏，从而使导电层21在第一绝缘层25的非凹陷区域相对凸起。像素电极23位于凹陷区中，则位于非凹陷区域的导电层21在第一绝缘层25可以形成屏蔽挡墙，进一步遮挡相邻像素之间像素电极23的串扰以及像素电极23与信号线之间的信号串扰现象，即使有像素电极23的电场穿过第一绝缘层25，也可以通过导电层21起到屏蔽作用。
更优选地，所述导电层21复用为所述液晶显示面板的公共电极层，这样不仅可以起到避免像素电极23与信号线之间的信号串扰现象的出现，而且可以减少液晶显示面板中的膜层数量，简化制程工艺，提升液晶显示面板的制备良率。
需要注意的是，所述凹陷区是指至少部分贯穿所述第一绝缘层25的凹槽或贯穿所述第一绝缘层25并暴露出所述第二绝缘层22的通孔；当所述凹陷区为部分贯穿所述第一绝缘层25的凹槽时，形成所述凹槽时，需要用到半色调掩膜板对第一绝缘层25进行图形化工艺，以实现暴露出薄膜晶体管的漏极的过孔与凹陷区的形成，或者使用两步图形化工艺，先后形成暴露出薄膜晶体管的漏极的过孔和所述凹陷区，但使用半色调掩模板或进行两步图形化工艺会导致液晶显示面板的成本提升问题或工艺制程步骤增加的问题。因此，优选地，所述凹陷区为贯穿所述第一绝缘层25的通孔，这样一来贯穿所述第一绝缘层25的通孔和暴露出所述薄膜晶体管的漏极的过孔可以采用普通的掩膜板在一次图形化工艺中同时形成，避免了液晶显示面板的成本提升问题以及工艺制程步骤增加的问题。
并且当所述凹陷区为贯穿所述第一绝缘层25的通孔时，在本申请的一个实施例中，所述第一绝缘层25包括靠近所述衬底10一侧的底面和远离所述衬底10一侧的顶面，以及形成所述通孔的侧壁，其中所述侧壁与所述底面的夹角的取值范围为30°-90°，包括端点值。发明人研究发现，当所述侧壁与所述底面的夹角的取值越小时，形成具有一定高度的第一绝缘层25所需占用的面积越大，从而会侵占凹陷区中用于形成像素电极23的区域，因此所述侧壁与所述地面的夹角的取值不宜小于30°，以免导致凸起的第一绝缘层25占用过大的面积，但所述侧壁与所述地面的夹角的取值较小时，位于侧壁上的导电层21的断线风险较低；当所述侧壁与所述底面的夹角的取值越接近90°时，所述第一绝缘层25能够起到的对于像素电极23的电场屏蔽作用越强，并且形成一定高度的第一绝缘层25所需占用的面积越小，但是在这种情况下，形成于侧壁上的导电层21的断线风险较大；而当所述侧壁与所述底面的夹角的取值超过90°时，不仅不会对第一绝缘层25能够起到的电场屏蔽能力做出贡献，反而会侵占凹陷区上方的空间，因此，所述侧壁与所述底面的夹角的取值不宜超过90°。
由于需要在所述凹陷区中设置像素电极23，因此，只要保证所述凹陷区与所述像素区域有交叠即可，其具体数量和设置方式有像素结构而定，在本申请的一个实施例中，参考图8和图9，图8和图9为液晶显示面板的俯视结构示意图；在图8中，一个所述凹陷区TH1在所述阵列基板上的正投影与一个所述像素区域交叠，也就是说在图8所示的液晶显示面板中，所述凹陷区TH1与所述像素区域一一对应，凹陷区TH1的数量与像素区域的数量一致，在图8所示的液晶显示面板中，由于凹陷区TH1与所述像素区域一一对应，可以实现凹陷区TH1周缘的第一绝缘层25对信号线(数据线26和栅极线27)的完全覆盖，降低信号线与像素电极23的信号串扰的风险。而且，凹陷区TH1与所述像素区域一一对应，使被一个像素电极23的四周都有第一绝缘层25形成挡墙，一方面可以防止各个方向上的电场泄露，另一方面，可以使背光发出的光穿过阵列基板时，对应每个像素区域的四周都有第一绝缘层25，每个像素区域出射的光在像素区域的四周上均可以受到第一绝缘层25折射、反射以及透射，保证每一个像素区域在各个方向上的光学性能一致，优化出光效果。
而在图9中，一个所述凹陷区TH1与多个像素区域交叠，凹陷区TH1的延伸方向与信号线的延伸方向相同，在图9所示的液晶显示面板中，可以很大程度上减少凹陷区TH1的数量，从而降低液晶显示面板的制备难度，提升制备良率；同时，减少凹陷区TH1的数量，即扩大单个凹陷区TH1的覆盖面积，间接减少了第一绝缘层25的覆盖面积，可以为像素电极23提供更多的外扩空间，增强像素电场对液晶的控制能力。
在本申请的可选实施例提供的一种液晶显示面板中，参考图10，图10为所述液晶显示面板的显示区域的剖面结构示意图，在图10中，所述液晶显示面板还包括：遮光区215和由所述遮光区215限定出的多个透光区214，所述透光区214与所述第一预设区域一一对应，且所述透光区214在所述衬底10上的正投影位于所述第一预设区域中。
在图10所示的液晶显示面板中，由于所述凹陷区周缘的第一绝缘层25对于像素电极23的电场屏蔽作用，使得所述像素电极23可设置的范围大大扩展，而大面积的像素电极23可以与液晶显示面板的公共电极层形成更强的电场，以增强对液晶的控制能力。另外，为了实现对遮光区215中的液晶的控制，仍然参考图10，可选的，所述像素电极23可以延伸至遮光区215在所述液晶显示面板所在平面的方向上的正投影区域中。
所述彩膜基板200包括由黑矩阵211构成的遮光图案，所述遮光图案在所述液晶显示面板所在平面的方向上的正投影所覆盖的区域为所述遮光区215。
在保证所述凹陷区与所述像素区域有交叠的基础上，为了使得凹陷区周缘的第一绝缘层能够起到降低信号线与像素电极串扰风险的功能，优选的，所述第一绝缘层在所述衬底上的正投影覆盖所述数据线和/或所述栅极线在所述衬底上的正投影。当所述凹陷区与所述像素区域一一对应时，所述第一绝缘层在所述衬底上的正投影可以做到覆盖所述数据线和所述栅极线在所述衬底上的正投影，以最大程度上强化第一绝缘层降低信号线与像素电极串扰风险的功能；当一个所述凹陷区与多个像素区域交叠时，所述第一绝缘层只能做到覆盖部分所述数据线或所述栅极线，但由于所述第一绝缘层中的凹陷区的数量大大降低，可以降低在第一绝缘层图案化过程中所使用的掩模板的图案的复杂程度，从而降低了该掩模板的制备难度；并且由于一个所述凹陷区TH1无需与一个像素区域严格地一一对应，降低了所述凹陷区的边界的制备精度要求，从而降低了所述凹陷区的制备难度，提升了液晶显示面板的制备良率。
可选的，第一绝缘层的边界位于遮光图案的边界与信号线(这里指数据线和/或所述栅极线)的边界之间。
在上述实施例的基础上，在本申请的可选实施例提供的另一种液晶显示面板中，参考图11，图11为所述液晶显示面板的阵列基板的局部剖面示意图，所述液晶显示面板包括第一截面，所述第一截面垂直于数据线和/或所述栅极线延伸方向且垂直于所述液晶显示面板所在平面。
可选的，第一绝缘层在所述衬底上的正投影覆盖所述数据线和/或所述栅极线在所述衬底上的正投影；并且，第一绝缘层在所述衬底上的正投影为沿着数据线和/或所述栅极线延伸的条状图形。也就是说，第一截面垂直于条状图形的延伸方向。
在至少一个所述第一截面中，所述条状图形覆盖所述数据线或所述栅极线，所述遮光图案覆盖所述条状图形，且所述条状图形的边界位于所述数据线或所述栅极线的边界与所述遮光图案的边界之间。
图11中，标号area对应的区域为所述数据线26与的边界与所述遮光图案的边界之间的区域；在本实施例中，在所述第一截面中，所述条状图形覆盖所述数据线26或所述栅极线27，所述遮光图案覆盖所述条状图形，且所述条状图形的边界位于所述数据线26或所述栅极线27的边界与所述遮光图案的边界之间的目的是尽可能大的扩展像素电极23的可设置区域，从而可以最大化的提升像素电极23与公共电极层形成的耦合电容的电场穿透能力，进而提升液晶显示面板的穿透率，提高像素电极23对像素的控制能力。
仍然参考图11，图11中示出了的所述条状图形与所述像素电极23之间的最佳设置关系，即当所述像素电极23与所述液晶显示面板的公共电极层形成的电场中的所有电场线EF都能够被所述条状图形所屏蔽时，在这种情况下，所述像素电极23与相邻像素区域中的像素电极23完全没有耦合电容，从而可以将液晶显示面板中的混乱区消除，进一步提升所述液晶显示面板的对比度。
在下面的一些实施例中，对所述第一绝缘层、所述凹陷区以及所述像素电极的形状进行具体的优化，具体地，在本申请的另一个实施例中，参考图12和图13，图12和图13为所述液晶显示面板的俯视示意图，所述第一绝缘层25在所述阵列基板上的正投影为沿所述数据线和/或栅极线27延伸的条状图形。在图12中，所述第一绝缘层25在所述阵列基板上的正投影为沿所述数据线和栅极线27延伸的条状图形，在图12中，示出了由5条栅极线27和5条数据线(在图12和图13中，数据线由于被第一绝缘层25覆盖，未标出)交叉设置限定出的16个像素区域Pixel，每个像素区域Pixel中用于设置一个像素；另外图12中还示出了由第一绝缘层25中沿数据线延伸方向延伸的5条条状图形以及沿栅极线延伸方向延伸的3条条状图形，这些条状图形交叉限定出8个凹陷区，每个凹陷区与2个像素区域Pixel交叠。当然的，图12仅用于示意凹陷区与像素区域Pixel的对应关系，在本申请的一些实施例中，所述凹陷区21可以与任意多个像素区域Pixel交叠，还可以仅与一个像素区域Pixel交叠，本申请对此并不做限定。
在图13中同样示出了由5条栅极线27和5条数据线(在图13中被第一绝缘层25覆盖)交叉设置限定出的16个像素区域Pixel，每个像素区域Pixel中用于设置一个像素；另外图13中还示出了由沿数据线延伸方向延伸的五条条状图形，这些条状图形限定出4个凹陷区，每个凹陷区与4个像素区域Pixel交叠。同样地，图13仅用于示意凹陷区与像素区域Pixel的另一种对应关系，本申请对每个凹陷区覆盖的像素区域Pixle的数量并不做限定，具体视实际情况而定。此外，图12和图13中还示出了部分像素中像素电极与公共电极层形成的电场线EF，该电场线EF垂直于像素电极的支部的延伸方向，而在垂直于电场线EF方向上的条状图形能够对该电场线EF起到良好的屏蔽作用。
由于在一般情况下，像素电极由沿数据线或栅极线27延伸方向的结构与液晶显示面板的公共电极层形成电场，以进行液晶的控制，因此，将凹陷区和凹陷区周缘的第一绝缘层25设置为沿数据线或栅极线27延伸的条状图形(参考图13)，不仅可以在保证较好地实现避免像素区域中的像素电极23与相邻像素区域中的像素电极23的耦合、降低像素电极23与数据线或栅极线27的信号串扰的同时，还可以降低所述凹陷区的形成工艺难度，提升液晶显示面板的制备良率。
优选地，所述像素电极23的结构参考图3、图8和图9，所述像素电极23包括多条沿第一方向排列、沿第二方向延伸的第一电极231和沿第一方向延伸的第二电极232；
所述第二电极232将多条所述第一电极231连接在一起；所述第二方向为所述数据线26或所述栅极线27的延伸方向，所述第二方向与所述第一方向交叉；
其中，所述条状图形的延伸方向为所述第二方向。
在图3、图8和图9中，所述第一方向为所述栅极线27的延伸方向，所述第二方向为所述数据线26的延伸方向，但在本申请的其他实施例中，所述第二方向还可以为所述栅极线的延伸方向；在图3所示的像素电极23结构中，主要由第一电极231与公共电极层形成电场以控制像素翻转，其中电场的方向垂直于第一电极231的延伸方向。在图3所示的液晶显示面板中，由于所述凹陷区TH1周缘的突起可以阻挡不同像素中的第一电极231之间的串扰，因此可以增加每个像素电极23中的第一电极231的数量，而每个像素电极中第一电极231的数量越多，像素电极与公共电极形成的控制电场的强度越强，对于液晶的控制效果就越好，从而提升像素电极23与公共电极层形成的耦合电容的电场穿透能力；而由于液晶显示面板的穿透率等于像素电极23的穿透能力与面积的乘积，因此，较多数量的第一电极231可以提升液晶显示面板的穿透率，增强液晶显示面板的显示效果。
另外，当所述像素电极23由多条所述第一电极231和一条所述第二电极232构成时，其主要依靠所述第一电极231与公共电极层形成电场以控制像素的翻转，而由于所述第一电极231为条状，其与公共电极层形成的电场的电场线方向垂直于条状的所述第一电极231存在(即该电场的电场线方向在本实施例中垂直于数据线26存在)，有利于实现对像素的精确控制，提升像素电极对像素的控制精度；
进一步的，由于所述第一电极231与公共电极层形成的电场的电场线方向垂直于所述第一电极231存在，因此通过本实施例只保留垂直于所述第一电极231方向上的第一绝缘层25，即可起到对第一电极231与公共电极层形成的电场的屏蔽，无需在第一绝缘层25中形成与像素区域一一对应的数量众多的凹陷区TH1，正如前文所述，数量较少且与多个像素区域有交叠的凹陷区TH1的制备难度较低，从而降低了所述液晶显示面板的制备难度。
但本申请对所述像素电极23的具体结构并不做限定，例如在图3中，所述像素电极23的第一电极231的延伸方向与数据线26的延伸方向相同，在本申请的其他实施例中，所述第一电极231的延伸方向还可以与栅极线27的延伸方向相同，具体视实际情况而定。
本申请的实施例又一个液晶显示面板中对所述条状图形的截面边界进行了限定，参考图14，图14为所述条状图形的截面示意图，具体地，所述条状图形侧面和底面的夹角α的取值范围为30°-90°，包括端点值，正如前文所述，α的取值较小时有利于降低形成于侧壁上的导电层的断线风险；α的取值较大时有利于提升所述条状图形对像素电极的电场屏蔽作用，但α的取值不宜小于30°或大于90°。
仍然参考图14，所述第一绝缘层25包括第三截面，所述第三截面垂直于所述条状图形延伸方向且垂直于所述液晶显示面板所在平面；
所述第三截面在垂直于所述液晶显示面板的方向上的高H的取值大于或等于1μm。
所述条状图形在所述衬底上的正投影的宽度L的取值范围为2μm-10μm，包括端点值。将所述第一绝缘层25在所述衬底10上的正投影的宽度限定在2μm-10μm的区间内，可以保证所述第一绝缘层25的条状图形覆盖所述栅极线或信号线，而所述第一绝缘层25的第三截面的高度更多情况下需要取决于液晶显示面板的强度需求而定，通常情况下，大于或等于1μm的高度就可以保证液晶显示面板能够满足强度要求。
在本申请的一个优选实施例中，仍然参考图14，至少部分所述第一绝缘层25沿垂直于所述数据线延伸方向或垂直于所述栅极线延伸方向的第二截面的图形为多个等腰梯形，所述等腰梯形的下底位于等腰梯形的上底朝向衬底一侧；
其中，所述第二截面垂直于液晶显示面板所在平面。
将所述第一绝缘层25沿垂直于所述数据线延伸方向或垂直于所述栅极线延伸方向的第二截面的图形设置为多个等腰梯形，且等腰梯形的下底位于等腰梯形的上底朝向衬底一侧的目的是降低导电层在等腰梯形的两腰部分的断线风险，这是一般情况下导电层的形成材料为氧化铟锡(Indiumtin oxide，ITO)，这就使得导电层在爬升直角坡时，会有一定的概率出现剥落现象，从而导致导电层出现断线的情况。
相应的，本申请实施例还提供了一种显示装置，所述显示装置包括上述任一实施例所述的液晶显示面板。
相应的，本申请实施例还提供了液晶显示面板的制备方法，如图15所示，图15为液晶显示面板的制备方法的流程示意图，包括：
S101：提供衬底；
S102：在所述衬底表面形成阵列基板；
所述在所述衬底表面形成阵列基板包括：
S1021：在所述衬底表面形成像素驱动膜层，所述像素驱动膜层包括薄膜晶体管、多条数据线和多条栅极线；
S1022：在所述像素驱动膜层背离所述衬底一侧形成第一绝缘层，所述第一绝缘层中形成多个凹陷区；
S1023：在所述第一绝缘层背离所述衬底一侧形成多个像素电极；
其中，多条数据线和多条栅极线限定出多个像素区域，每个所述凹陷区与一个所述像素区域至少部分交叠；可选的，数据线和栅极线的延伸方向不同，多条数据线和多条栅极线相交且绝缘，从而共同在所述衬底上构成网格状的正投影；可选的，多条数据线和多条栅极线所限定的一个网格区域即为一个像素区域。
所述多个像素电极在所述衬底上的正投影位于第一预设区域中，所述第一预设区域为所述像素区域在所述衬底上的正投影与所述凹陷区在所述衬底上的正投影的重叠区域。
所述液晶显示面板的制备方法制备获得的液晶显示面板的第一绝缘层中设置有多个凹陷区，且所述凹陷区与像素区域至少部分重叠，这些重叠区域可以用于设置像素电极，而第一绝缘层中位于所述凹陷区周缘的突起可以很好的起到对设置于重叠区域中的像素电极的电场的屏蔽作用，降低了像素电极与相邻像素区域中的像素电极耦合而形成混乱电场，而导致液晶显示面板出现串色现象和漏光现象的可能。
并且由于凹陷区周缘的第一绝缘层的突起的电场屏蔽作用，使得像素电极在像素区域中的可设置区域有了较大的扩展，这样首先可以使得具有高分辨率和高像素开口率的液晶显示面板的设计难度降低；其次可以在每个像素区域中设计面积更大的像素电极以提升液晶显示面板的穿透率；最后，由于所述第一绝缘层中位于所述凹陷区周缘的突起的存在，使得像素电极与相邻像素区域的像素电极形成耦合电容的可能性降低，从而降低了液晶混乱区的出现的可能，进而提升了所述液晶显示面板的对比度。
本申请的一个具体实施例提供的在衬底表面形成阵列基板的具体流程，参考图16-图21，图16-图21为阵列基板的形成过程示意图；
所述在所述衬底表面形成阵列基板包括：
S1024：在所述像素驱动膜层远离所述衬底10一侧的表面上形成第三绝缘层24；步骤S1024后的衬底10及其表面结构如图16所示；在图16中示出了像素驱动膜层中的薄膜晶体管的结构，所述薄膜晶体管包括栅极Gate、栅绝缘层GI、有源层ACT、源极S和漏极D；其中，栅极Gate与液晶显示面板中的栅极线、栅极焊盘和数据焊盘在一道掩膜工艺中形成，称为第一掩膜工艺；而有源层ACT的形成需要一道掩膜工艺，称为第二掩膜工艺；薄膜晶体管的源极S、漏极D以及液晶显示面板的数据线需要利用一道掩膜工艺形成，称为第三掩膜工艺；由于第三绝缘层24为整面结构，无需进行利用掩膜工艺进行刻蚀。当然，本实施例中薄膜晶体管以底栅型薄膜晶体管为例，在本发明的其他可选实施例中，薄膜晶体管可以为顶栅型薄膜晶体管。
S1025：在所述第三绝缘层24远离所述衬底10一侧的表面上形所述第一绝缘层25，对所述第一绝缘层25进行图形化处理，以形成贯穿所述第一绝缘层25的多个通孔，所述凹陷区TH1为贯穿所述第一绝缘层25的通孔；步骤S1025后的衬底10及其表面结构如图17所示；在本实施例中，由于所述凹陷区TH1为贯穿所述第一绝缘层25的通孔，可以与所述第一绝缘层25中对应薄膜晶体管的漏极D的过孔在一道掩膜工艺中形成，称为第四掩膜工艺。
因为第一绝缘层25为有机材料，第二绝缘层22和第三绝缘层24为无机材料，因此第一绝缘层25需要额外一道制程来形成像素电极与薄膜晶体管个的源极或漏极连接的过孔，而不能与第二绝缘层22和第三绝缘层24的过孔共用一道制程。而本发明，通过利用第一绝缘层25的刻孔制程来形成凹陷区TH1，既可以改善显示面板出现液晶混乱区的问题，进而提升了所述液晶显示面板的对比度，又可以保证不增加工艺制程，不增加额外的膜层，有利于简化工业，有利于显示面板的薄型化。
S1026：在所述第一绝缘层25远离所述衬底10一侧的表面上形成导电层21；在本实施例中，所述导电层21为公共电极层；步骤S1026后的衬底10及其表面结构如图18所示；在形成所述公共电极层时，由于需要形成公共电极层中暴露出薄膜晶体管的公共电极层过孔TH2，因此需要利用一道掩膜工艺，形成公共电极层的掩膜工艺称为第五掩膜工艺；
S1027：在所述公共电极层远离所述衬底10一侧表面形成第二绝缘层22；步骤S1027后的衬底10及其表面结构如图19所示；由于在该步骤中形成的第二绝缘层22为整面结构，因此无需利用掩膜工艺；
S1028：对所述第二绝缘层22和所述第三绝缘层21刻蚀，形成暴露所述薄膜晶体管源极S或漏极D的过孔TH3，所述过孔TH3在所述衬底10上的正投影位于所述通孔在所述衬底10上的正投影中；步骤S1028后的衬底及其表面结构如图20所示；形成贯穿所述第二绝缘层22和第三绝缘层21的过孔TH3的过程需要利用一道掩膜工艺，称为第六掩膜工艺。
S1029：在所述第二绝缘层22表面形成多个像素电极23，所述像素电极23覆盖所述过孔TH3。步骤S1029后的衬底及其表面结构如图4所示。形成像素电极的过程中需要利用掩膜工艺形成像素电极图案，称为第七掩膜工艺。通过上述说明可以发现，当所述凹陷区TH1为通孔时，利用本申请实施例提供的液晶显示面板的制备方法制备液晶显示面板时，仍然只需采用七道掩膜工艺即可，没有增加液晶显示面板的制程工艺难度和制备成本。
在上述实施例的基础上，在本申请的另一个实施例中，如图21，图21为液晶显示面板的制备方法的流程示意图，包括：
S201：提供衬底10；
S202：在所述衬底10表面形成阵列基板；
所述在所述衬底10表面形成阵列基板包括：
S2021：在所述衬底10表面形成像素驱动膜层，所述像素驱动膜层包括薄膜晶体管、多条数据线和多条栅极线；
S2022：在所述像素驱动膜层背离所述衬底一侧形成第一绝缘层25，所述第一绝缘层25中形成多个凹陷区TH1；
S2023：在所述第一绝缘层25背离所述衬底10一侧形成多个像素电极23；
S203：利用光配向工艺形成配向膜，所述配向膜背离所述衬底一侧表面具有预倾角。
其中，多条数据线和多条栅极线限定出多个像素区域，每个所述凹陷区与一个所述像素区域至少部分交叠；
所述多个像素电极在所述衬底上的正投影位于第一预设区域中，所述第一预设区域为所述像素区域在所述衬底上的正投影与所述凹陷区在所述衬底上的正投影的重叠区域。
在本实施例中，形成的配向膜的预倾角有助于液晶层中的液晶在非工作状态下按照预倾角的角度排列，有助于像素电极对液晶的控制。
在上述实施例的基础上，本申请的又一个实施例提供了一种具体的对所述第一绝缘层25进行图形化处理的过程，包括：
在所述第一绝缘层25背离所述衬底一侧涂覆光刻胶；
利用掩膜板对所述光刻胶进行曝光，再对曝光后的光刻胶进行显影，显影后形成光刻胶保留区域和光刻胶去除区域，其中，所述光刻胶去除区域在所述衬底10上的正投影完全覆盖所述像素区域在衬底上的正投影；
以曝光显影后的光刻胶为掩模对所述第一绝缘层25进行刻蚀，去除位于所述光刻胶去除区域中的第一绝缘层25，形成通孔；
将剩下的光刻胶剥离。
本实施例提供了在当所述凹陷区TH1为贯穿所述第一绝缘层25的通孔时的图形化处理过程，由于凹陷区TH1为所述通孔，可以使得所述通孔可以与所述第一绝缘层25中暴露出薄膜晶体管的漏极D的过孔在一道掩膜工艺(即上文中提到的第四掩膜工艺)中形成，而无需采用半色调掩膜板形成或通过两次掩膜工艺形成，从而避免了液晶显示面板的成本提升问题以及工艺制程步骤增加的问题。
综上所述，本申请实施例提供了一种液晶显示面板、显示装置及液晶显示面板的制备方法，其中，所述液晶显示面板的第一绝缘层中设置有多个凹陷区，且所述凹陷区与像素区域至少部分重叠，这些重叠区域可以用于设置像素电极，而第一绝缘层中位于所述凹陷区周缘的突起可以很好的起到对设置于重叠区域中的像素电极的电场的屏蔽作用，降低了像素电极与相邻像素区域中的像素电极耦合而形成混乱电场，而导致液晶显示面板出现串色现象和漏光现象的可能。
并且由于凹陷区周缘的第一绝缘层的突起的电场屏蔽作用，使得像素电极在像素区域中的可设置区域有了较大的扩展，这样首先可以使得具有高分辨率和高像素开口率的液晶显示面板的设计难度降低；其次可以在每个像素区域中设计面积更大的像素电极以提升液晶显示面板的穿透率；最后，由于所述第一绝缘层中位于所述凹陷区周缘的突起的存在，使得像素电极与相邻像素区域的像素电极形成耦合电容的可能性降低，从而降低了液晶混乱区的出现的可能，进而提升了所述液晶显示面板的对比度。
本说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分互相参见即可。
对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本申请。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本申请的精神或范围的情况下，在其它实施例中实现。因此，本申请将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。

Claims (22)

1.一种液晶显示面板，其特征在于，包括：
衬底；
阵列基板；所述阵列基板包括位于所述衬底表面的像素驱动膜层，位于所述像素驱动膜层背离所述衬底一侧的第一绝缘层；所述第一绝缘层中设置有多个凹陷区；
多条数据线和多条栅极线限定出多个像素区域，每个所述凹陷区与所述像素区域至少部分交叠；
位于所述第一绝缘层背离所述衬底一侧表面的多个像素电极，所述像素电极在所述衬底上的正投影位于第一预设区域中，所述第一预设区域为所述像素区域在所述衬底上的正投影与所述凹陷区在所述衬底上的正投影的重叠区域。
2.根据权利要求1所述的液晶显示面板，其特征在于，一个所述凹陷区在所述阵列基板上的正投影与一个所述像素区域交叠。
3.根据权利要求1所述的液晶显示面板，其特征在于，还包括：遮光区和由所述遮光区限定出的多个透光区，所述透光区与所述第一预设区域一一对应，且所述透光区在所述衬底上的正投影位于所述第一预设区域中。
4.根据权利要求3所述的液晶显示面板，其特征在于，还包括位于所述阵列基板背离所述衬底一侧的彩膜基板和密封于所述阵列基板与所述彩膜基板之间的液晶层；
所述彩膜基板包括遮光图案，所述遮光图案在所述液晶显示面板所在平面的方向上的正投影所覆盖的区域为所述遮光区。
5.根据权利要求1所述的液晶显示面板，其特征在于，所述凹陷区为贯穿所述第一绝缘层的通孔。
6.根据权利要求5所述的液晶显示面板，其特征在于，所述第一绝缘层包括靠近所述衬底一侧的底面和远离所述衬底一侧的顶面，以及形成所述通孔的侧壁，其中所述侧壁与所述底面的夹角的取值范围为30°-90°，包括端点值。
7.根据权利要求1或3所述的液晶显示面板，其特征在于，所述第一绝缘层在所述衬底上的正投影覆盖所述数据线和/或所述栅极线在所述衬底上的正投影。
8.根据权利要求7所述的液晶显示面板，其特征在于，所述第一绝缘层在所述阵列基板上的正投影为沿所述数据线和/或栅极线延伸的条状图形。
9.根据权利要求8所述的液晶显示面板，其特征在于，所述像素电极包括多条沿第一方向排列、沿第二方向延伸的第一电极和沿第一方向延伸的第二电极；
所述第二电极将多条所述第一电极连接在一起；所述第二方向为所述数据线或所述栅极线的延伸方向，所述第二方向与所述第一方向交叉；
其中，所述条状图形的延伸方向为所述第二方向。
10.根据权利要求8所述的液晶显示面板，其特征在于，所述液晶显示面板包括第一截面，所述第一截面垂直于所述条状图形延伸方向且垂直于所述液晶显示面板所在平面；
在至少一个所述第一截面中，所述条状图形覆盖所述数据线或所述栅极线，所述遮光图案覆盖所述条状图形，且所述条状图形的边界位于所述数据线或所述栅极线的边界与所述遮光图案的边界之间。
11.根据权利要求8所述的液晶显示面板，其特征在于，所述条状图形在所述衬底上的正投影的宽度的取值范围为2μm-10μm，包括端点值。
12.根据权利要求8所述的液晶显示面板，其特征在于，至少部分所述第一绝缘层沿垂直于所述数据线延伸方向或垂直于所述栅极线延伸方向的第二截面的图形为多个等腰梯形，所述等腰梯形的下底位于等腰梯形的上底朝向衬底一侧；
其中，所述第二截面垂直于液晶显示面板所在平面。
13.根据权利要求1所述的液晶显示面板，其特征在于，所述第一绝缘层包括第三截面，所述第三截面垂直于所述条状图形延伸方向且垂直于所述液晶显示面板所在平面；
所述第三截面在垂直于所述液晶显示面板的方向上的高的取值大于或等于1μm。
14.根据权利要求1所述的液晶显示面板，其特征在于，所述像素驱动膜层还包括多个薄膜晶体管；
所述薄膜晶体管包括栅极、源极、漏极、栅绝缘层和有源层；其中，
所述栅极位于所述衬底表面，所述栅绝缘层覆盖所述栅极，所述有源层位于所述栅绝缘层背离所述衬底一侧；
所述源极和漏极分别位于所述有源层在平行于所述衬底方向上的两侧，且部分覆盖所述有源层；
至少一个所述薄膜晶体管的栅极与所述栅极线电连接，所述薄膜晶体管的源极与所述数据线电连接，所述薄膜晶体管的漏极与所述像素电极电连接。
15.根据权利要求1所述的液晶显示面板，其特征在于，还包括：
位于所述第一绝缘层与所述像素电极之间的第二绝缘层；
位于所述第二绝缘层与所述第一绝缘层之间的导电层；所述导电层电连接一固定电位。
16.根据权利要求15所述的液晶显示面板，其特征在于，所述导电层为所述液晶显示面板的公共电极层。
17.根据权利要求15所述的液晶显示面板，其特征在于，所述第一绝缘层包括有机材料层。
18.一种显示装置，其特征在于，包括如权利要求1-17任一项所述的液晶显示面板。
19.一种液晶显示面板的制备方法，其特征在于，包括：
提供衬底；
在所述衬底表面形成阵列基板；
所述在所述衬底表面形成阵列基板包括：
在所述衬底表面形成像素驱动膜层，所述像素驱动膜层包括薄膜晶体管、多条数据线和多条栅极线；
在所述像素驱动膜层背离所述衬底一侧形成第一绝缘层，所述第一绝缘层中形成多个凹陷区；
在所述第一绝缘层背离所述衬底一侧形成多个像素电极；
其中，多条数据线和多条栅极线限定出多个像素区域，每个所述凹陷区与一个所述像素区域至少部分交叠；
所述多个像素电极在所述衬底上的正投影位于第一预设区域中，所述第一预设区域为所述像素区域在所述衬底上的正投影与所述凹陷区在所述衬底上的正投影的重叠区域。
20.根据权利要求19所述的方法，其特征在于，所述在所述衬底表面形成阵列基板包括：
在所述像素驱动膜层远离所述衬底一侧的表面上形成第三绝缘层；
在所述第三绝缘层远离所述衬底一侧的表面上形所述第一绝缘层，对所述第一绝缘层进行图形化处理，以形成贯穿所述第一绝缘层的多个通孔，所述凹陷区为贯穿所述第一绝缘层的通孔；
在所述第一绝缘层远离所述衬底一侧的表面上形成公共电极；
在所述公共电极远离所述衬底一侧表面形成第二绝缘层；
对所述第二绝缘层和所述第三绝缘层刻蚀，形成暴露所述薄膜晶体管源极或漏极的过孔，所述过孔在所述衬底上的正投影位于所述通孔在所述衬底上的正投影中；
在所述第二绝缘层表面形成多个像素电极，所述像素电极覆盖所述过孔。
21.根据权利要求19所述的方法，其特征在于，所述在所述第三绝缘层背离所述衬底一侧形成多个像素电极之后还包括：
利用光配向工艺形成配向膜，所述配向膜背离所述衬底一侧表面具有预倾角。
22.根据权利要求19所述的方法，其特征在于，所述对所述第一绝缘层进行图形化处理包括：
在所述第一绝缘层背离所述衬底一侧涂覆光刻胶；
利用掩膜板对所述光刻胶进行曝光，再对曝光后的光刻胶进行显影，显影后形成光刻胶保留区域和光刻胶去除区域，其中，所述光刻胶去除区域在所述衬底上的正投影完全覆盖所述像素区域在衬底上的正投影；
以曝光显影后的光刻胶为掩模对所述第一绝缘层进行刻蚀，去除位于所述光刻胶去除区域中的第一绝缘层，形成通孔；
将剩下的光刻胶剥离。
CN201810276958.1A 2018-03-30 2018-03-30 一种液晶显示面板、显示装置及液晶显示面板的制备方法 Active CN108459445B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810276958.1A CN108459445B (zh) 2018-03-30 2018-03-30 一种液晶显示面板、显示装置及液晶显示面板的制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810276958.1A CN108459445B (zh) 2018-03-30 2018-03-30 一种液晶显示面板、显示装置及液晶显示面板的制备方法

Publications (2)

Publication Number Publication Date
CN108459445A true CN108459445A (zh) 2018-08-28
CN108459445B CN108459445B (zh) 2021-05-18

Family

ID=63238334

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810276958.1A Active CN108459445B (zh) 2018-03-30 2018-03-30 一种液晶显示面板、显示装置及液晶显示面板的制备方法

Country Status (1)

Country Link
CN (1) CN108459445B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111025773A (zh) * 2019-12-11 2020-04-17 成都中电熊猫显示科技有限公司 液晶显示面板及显示装置
CN111081141A (zh) * 2020-01-08 2020-04-28 昆山国显光电有限公司 阵列基板、显示面板及显示装置
WO2021114393A1 (zh) * 2019-12-12 2021-06-17 Tcl华星光电技术有限公司 抗压液晶显示结构及其制造方法
CN114236919A (zh) * 2021-12-21 2022-03-25 京东方科技集团股份有限公司 显示面板及其制作方法、显示装置

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1532617A (zh) * 2003-03-19 2004-09-29 Nec液晶技术株式会社 液晶显示器以及其制造方法
CN1955821A (zh) * 2005-10-26 2007-05-02 群康科技(深圳)有限公司 液晶显示器
KR20090056641A (ko) * 2007-11-30 2009-06-03 엘지디스플레이 주식회사 횡전계 방식의 액정표시장치 및 그 제조방법
US20110215337A1 (en) * 2010-03-08 2011-09-08 Seiko Epson Corporation Electric optical device and electronic device
US20120097952A1 (en) * 2010-10-26 2012-04-26 Samsung Mobile Display Co., Ltd. Organic Light-Emitting Display Apparatus
CN102854673A (zh) * 2012-09-03 2013-01-02 深圳市华星光电技术有限公司 液晶显示面板
CN104614910A (zh) * 2015-02-13 2015-05-13 京东方科技集团股份有限公司 阵列基板及其制作方法、显示装置
CN105093653A (zh) * 2015-08-26 2015-11-25 深圳市华星光电技术有限公司 一种彩膜基板及曲面显示装置
CN105185791A (zh) * 2015-09-28 2015-12-23 京东方科技集团股份有限公司 阵列基板及其制作方法、显示装置
US9853060B2 (en) * 2014-10-31 2017-12-26 Samsung Display Co., Ltd. Thin film transistor substrate and method of manufacturing the same

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1532617A (zh) * 2003-03-19 2004-09-29 Nec液晶技术株式会社 液晶显示器以及其制造方法
CN1955821A (zh) * 2005-10-26 2007-05-02 群康科技(深圳)有限公司 液晶显示器
KR20090056641A (ko) * 2007-11-30 2009-06-03 엘지디스플레이 주식회사 횡전계 방식의 액정표시장치 및 그 제조방법
US20110215337A1 (en) * 2010-03-08 2011-09-08 Seiko Epson Corporation Electric optical device and electronic device
US20120097952A1 (en) * 2010-10-26 2012-04-26 Samsung Mobile Display Co., Ltd. Organic Light-Emitting Display Apparatus
CN102854673A (zh) * 2012-09-03 2013-01-02 深圳市华星光电技术有限公司 液晶显示面板
US9853060B2 (en) * 2014-10-31 2017-12-26 Samsung Display Co., Ltd. Thin film transistor substrate and method of manufacturing the same
CN104614910A (zh) * 2015-02-13 2015-05-13 京东方科技集团股份有限公司 阵列基板及其制作方法、显示装置
CN105093653A (zh) * 2015-08-26 2015-11-25 深圳市华星光电技术有限公司 一种彩膜基板及曲面显示装置
CN105185791A (zh) * 2015-09-28 2015-12-23 京东方科技集团股份有限公司 阵列基板及其制作方法、显示装置

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111025773A (zh) * 2019-12-11 2020-04-17 成都中电熊猫显示科技有限公司 液晶显示面板及显示装置
WO2021114393A1 (zh) * 2019-12-12 2021-06-17 Tcl华星光电技术有限公司 抗压液晶显示结构及其制造方法
US11609467B2 (en) 2019-12-12 2023-03-21 Tcl China Star Optoelectronics Technology Co., Ltd. Anti-stress liquid crystal display structure having movable pillar-shaped supporting element and manufacturing method thereof
CN111081141A (zh) * 2020-01-08 2020-04-28 昆山国显光电有限公司 阵列基板、显示面板及显示装置
CN111081141B (zh) * 2020-01-08 2022-04-26 昆山国显光电有限公司 阵列基板、显示面板及显示装置
CN114236919A (zh) * 2021-12-21 2022-03-25 京东方科技集团股份有限公司 显示面板及其制作方法、显示装置
CN114236919B (zh) * 2021-12-21 2023-10-31 京东方科技集团股份有限公司 显示面板及其制作方法、显示装置

Also Published As

Publication number Publication date
CN108459445B (zh) 2021-05-18

Similar Documents

Publication Publication Date Title
CN106873839B (zh) 一种触控显示面板及触控显示装置
CN108459445A (zh) 一种液晶显示面板、显示装置及液晶显示面板的制备方法
CN103926739B (zh) 显示面板及显示装置
CN100428037C (zh) 液晶显示器件及其制造方法
CN100397224C (zh) 水平电场施加型薄膜晶体管基板及其制造方法
CN104483790B (zh) 主动元件阵列基板与显示面板
CN103033999B (zh) 薄膜晶体管基板和制造薄膜晶体管基板的方法
CN104914634B (zh) 液晶显示面板及其像素
CN104460147B (zh) 薄膜晶体管阵列基板、制造方法及显示装置
JP4919644B2 (ja) 液晶表示装置
CN100397223C (zh) 液晶显示器件及其制作方法
CN103943626B (zh) 一种tft阵列基板、显示面板和显示装置
CN106681077B (zh) 显示面板和显示装置
KR102105370B1 (ko) 표시 패널 및 이의 제조 방법
CN105842904A (zh) 阵列基板、显示装置及制备方法
KR102081599B1 (ko) 액정표시장치용 어레이 기판 및 그 제조방법
JP2012083794A (ja) ４色駆動液晶表示装置及びこれに使用する表示板
US6866917B2 (en) Substrate for liquid crystal display and method of fabricating the same
CN107479287A (zh) 阵列基板及其制作方法
CN104007574B (zh) 一种阵列基板、显示装置及其制造方法
KR100961960B1 (ko) 액정 표시 장치, 박막 다이오드 표시판 및 그 제조 방법
CN105093606B (zh) 阵列基板、液晶显示面板和液晶显示装置
CN111061103B (zh) Coa基板及液晶显示面板
CN104678629B (zh) 显示面板
CN109118956A (zh) 一种透明显示面板、显示装置和透明显示面板的制作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant