JP4327128B2 - 薄膜トランジスタ基板およびその製造方法 - Google Patents
薄膜トランジスタ基板およびその製造方法 Download PDFInfo
- Publication number
- JP4327128B2 JP4327128B2 JP2005156924A JP2005156924A JP4327128B2 JP 4327128 B2 JP4327128 B2 JP 4327128B2 JP 2005156924 A JP2005156924 A JP 2005156924A JP 2005156924 A JP2005156924 A JP 2005156924A JP 4327128 B2 JP4327128 B2 JP 4327128B2
- Authority
- JP
- Japan
- Prior art keywords
- recess
- substrate
- insulating
- gate electrode
- insulating substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
なお、図6〜図8に示すTFT基板は、アクティブマトリクス型とし、マトリクス状に配列されたTFTのうちの1つのみを図示している。また、図6では、TFT基板の構成要素のうち、絶縁性基板、絶縁膜層、活性層、エッチングストッパ層および保護膜層は、便宜上、その図示を省略している。
図1はTFT基板の一例の要部平面模式図、図2は図1のA−A断面模式図、図3は図1のB−B断面模式図である。
上記構成を有するTFT基板は、例えば次のような手順で形成することができる。TFT基板の形成方法を、上記図1〜図3、および次の図4、図5を参照して説明する。ここで、図4および図5はTFT基板の形成方法の説明図であって、図4はゲート電極の形成工程の要部斜視模式図、図5は絶縁膜層の形成工程の要部断面模式図である。
凹部が形成された絶縁性基板と、
前記絶縁性基板上の前記凹部を含む領域に形成されたゲート電極と、
前記ゲート電極が形成された前記凹部を埋め込むように前記絶縁性基板上に形成された絶縁膜層と、
前記絶縁膜層で埋め込まれた前記凹部の直上の領域を含む領域に形成されたソース・ドレイン電極と、
を有することを特徴とするTFT基板。
(付記3) 前記凹部は、幅が前記絶縁性基板の前記凹部以外の領域上に形成された前記絶縁膜層の膜厚以上であることを特徴とする付記1記載のTFT基板。
(付記5) 前記凹部は、側壁のテーパ角が垂直から45°までの範囲であることを特徴とする付記4記載のTFT基板
(付記6) 基板上にTFTが形成されたTFT基板の製造方法において、
絶縁性基板に凹部を形成する工程と、
前記絶縁性基板上の前記凹部を含む領域にゲート電極を形成する工程と、
前記ゲート電極が形成された前記凹部を埋め込むように前記絶縁性基板上に絶縁膜層を形成する工程と、
前記絶縁膜層で埋め込まれた前記凹部の直上の領域を含む領域にソース・ドレイン電極を形成する工程と、
を有することを特徴とするTFT基板の製造方法。
前記凹部を、深さが前記絶縁性基板の前記凹部以外の領域上に形成された前記絶縁膜層の膜厚以上になるように形成することを特徴とする付記6記載のTFT基板の製造方法。
前記凹部を、幅が前記絶縁性基板の前記凹部以外の領域上に形成された前記絶縁膜層の膜厚以上になるように形成することを特徴とする付記6記載のTFT基板の製造方法。
前記凹部を、断面が前記絶縁性基板の表面から内部に向かって順テーパ形状になるように形成することを特徴とする付記6記載のTFT基板の製造方法。
前記凹部を、側壁のテーパ角が垂直から45°までの範囲になるように形成することを特徴とする付記9記載のTFT基板の製造方法。
前記TFT基板は、凹部が形成された絶縁性基板と、前記絶縁性基板上の前記凹部を含む領域に形成されたゲート電極と、前記絶縁性基板上に前記ゲート電極が形成された前記凹部を埋め込むように形成された絶縁膜層と、前記絶縁膜層で埋め込まれた前記凹部の直上の領域を含む領域に形成されたソース・ドレイン電極と、を有することを特徴とする液晶パネル。
前記TFT基板は、凹部が形成された絶縁性基板と、前記絶縁性基板上の前記凹部を含む領域に形成されたゲート電極と、前記絶縁性基板上に前記ゲート電極が形成された前記凹部を埋め込むように形成された絶縁膜層と、前記絶縁膜層で埋め込まれた前記凹部の直上の領域を含む領域に形成されたソース・ドレイン電極と、を有することを特徴とする液晶表示装置。
1a 凹部
2 ゲートバスライン
2a ゲート電極
3 ドレインバスライン
3a ドレイン電極
3b ソース電極
4 TFT
5 絶縁膜層
6 動作層
7 活性層
8 エッチングストッパ層
9 保護膜層
9a コンタクトホール
10 画素電極
Claims (5)
- ゲート電極直上にソース電極を配置した薄膜トランジスタが絶縁性基板上に形成された薄膜トランジスタ基板において、
凹部が形成された絶縁性基板と、
前記絶縁性基板上の前記凹部を含む領域に形成されたゲート電極と、
前記ゲート電極が形成された前記凹部を埋め込むように前記絶縁性基板上に形成された絶縁膜層と、
前記絶縁膜層で埋め込まれた前記凹部の直上の領域を含む領域に形成されたソース電極と、
を有することを特徴とする薄膜トランジスタ基板。 - 前記凹部は、深さが前記絶縁性基板の前記凹部以外の領域上に形成された前記絶縁膜層の膜厚以上であることを特徴とする請求項1記載の薄膜トランジスタ基板。
- 前記凹部は、幅が前記絶縁性基板の前記凹部以外の領域上に形成された前記絶縁膜層の膜厚以上であることを特徴とする請求項1記載の薄膜トランジスタ基板。
- 前記凹部は、断面が前記絶縁性基板の表面から内部に向かって順テーパ形状であることを特徴とする請求項1記載の薄膜トランジスタ基板。
- ゲート電極直上にソース電極を配置した薄膜トランジスタが絶縁性基板上に形成された薄膜トランジスタ基板の製造方法において、
絶縁性基板に凹部を形成する工程と、
前記絶縁性基板上の前記凹部を含む領域にゲート電極を形成する工程と、
前記ゲート電極が形成された前記凹部を埋め込むように前記絶縁性基板上に絶縁膜層を形成する工程と、
前記絶縁膜層で埋め込まれた前記凹部の直上の領域を含む領域にソース電極を形成する工程と、
を有することを特徴とする薄膜トランジスタ基板の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005156924A JP4327128B2 (ja) | 2005-05-30 | 2005-05-30 | 薄膜トランジスタ基板およびその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005156924A JP4327128B2 (ja) | 2005-05-30 | 2005-05-30 | 薄膜トランジスタ基板およびその製造方法 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009117869A Division JP4430126B2 (ja) | 2009-05-14 | 2009-05-14 | 薄膜トランジスタ基板およびその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006332497A JP2006332497A (ja) | 2006-12-07 |
JP4327128B2 true JP4327128B2 (ja) | 2009-09-09 |
Family
ID=37553842
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005156924A Expired - Fee Related JP4327128B2 (ja) | 2005-05-30 | 2005-05-30 | 薄膜トランジスタ基板およびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4327128B2 (ja) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100993416B1 (ko) | 2009-01-20 | 2010-11-09 | 삼성모바일디스플레이주식회사 | 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를 구비하는 평판 표시 장치 |
CN103489871B (zh) | 2009-07-31 | 2016-03-23 | 株式会社半导体能源研究所 | 半导体装置及其制造方法 |
KR102251729B1 (ko) | 2009-07-31 | 2021-05-13 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 디바이스 및 그 형성 방법 |
KR102101167B1 (ko) * | 2012-02-03 | 2020-04-16 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 |
CN103499907B (zh) * | 2013-10-25 | 2016-01-06 | 合肥京东方光电科技有限公司 | 阵列基板、显示装置和阵列基板的制作方法 |
CN104375327B (zh) * | 2014-11-20 | 2017-10-27 | 上海天马微电子有限公司 | 一种液晶显示装置及其制造方法 |
-
2005
- 2005-05-30 JP JP2005156924A patent/JP4327128B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2006332497A (ja) | 2006-12-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4385993B2 (ja) | 液晶表示装置及びその製造方法 | |
JP3941032B2 (ja) | 垂直薄膜トランジスタを有する薄膜トランジスタ液晶表示素子 | |
US10761364B2 (en) | Liquid crystal display device | |
EP2784574B1 (en) | Tft array substrate and forming method thereof, and display panel | |
US8692756B2 (en) | Liquid crystal display device and method for manufacturing same | |
US8300166B2 (en) | Display panel and method of manufacturing the same | |
JP2005338818A (ja) | 保持容量電極ラインを有しない液晶表示装置 | |
JP4327128B2 (ja) | 薄膜トランジスタ基板およびその製造方法 | |
KR20070052502A (ko) | 액정 표시 패널 및 그 제조방법 | |
CN103926765A (zh) | 一种双栅极扫描线驱动的像素结构及其制作方法 | |
US8111340B2 (en) | Display apparatus | |
KR100333179B1 (ko) | 박막트랜지스터액정표시소자및그의제조방법 | |
JP2006317867A (ja) | 薄膜トランジスタ基板及び液晶表示パネル | |
JP3127619B2 (ja) | アクティブマトリクス基板 | |
JP4430126B2 (ja) | 薄膜トランジスタ基板およびその製造方法 | |
JP2007121793A (ja) | 液晶表示装置及びその製造方法 | |
JP2000206566A (ja) | 薄膜半導体装置 | |
JPH1010580A (ja) | 表示装置 | |
JP2001092378A (ja) | アクティブマトリクス基板 | |
JP2010156867A (ja) | 薄膜トランジスタ基板前駆体及び薄膜トランジスタ基板の製造方法 | |
JP5518382B2 (ja) | 液晶表示装置 | |
JPH06160875A (ja) | 液晶表示装置 | |
KR20020002516A (ko) | 액정 표시 소자의 게이트 전극 형성방법 | |
JP2010165866A (ja) | 薄膜トランジスタ基板の製造方法 | |
KR20080049348A (ko) | 평판표시패널 및 그 제조방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070907 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090317 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090319 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090514 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090609 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090610 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120619 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4327128 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120619 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130619 Year of fee payment: 4 |
|
LAPS | Cancellation because of no payment of annual fees |