CN102104066A - 晶体管的版图结构 - Google Patents
晶体管的版图结构 Download PDFInfo
- Publication number
- CN102104066A CN102104066A CN2009102013486A CN200910201348A CN102104066A CN 102104066 A CN102104066 A CN 102104066A CN 2009102013486 A CN2009102013486 A CN 2009102013486A CN 200910201348 A CN200910201348 A CN 200910201348A CN 102104066 A CN102104066 A CN 102104066A
- Authority
- CN
- China
- Prior art keywords
- transistorized
- active area
- gate regions
- region
- domain structure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本发明揭露了一种晶体管的版图结构,该版图结构包括:有源区、栅极区、源区以及漏区,所述栅极区位于所述有源区上,所述栅极区将所述源区和所述漏区分隔开,其中,所述有源区为弯曲结构。本发明减少了晶体管在栅极区长度方向的占用面积,提高了晶体管的集成度,降低了生产成本,并且提高了晶体管的性能。
Description
技术领域
本发明涉及集成电路制造领域,特别是涉及一种晶体管的版图结构。
背景技术
随着半导体器件制造技术的飞速发展,半导体器件已经具有深亚微米结构,集成电路中包含巨大数量的半导体元件。这就要求在设计晶体管的版图时,在不影响晶体管性能的前提下,要尽量减小晶体管的占用尺寸,以提高半导体器件的集成度。
请参考图1,其为现有技术的晶体管的版图结构的平面图。其中,晶体管为金属氧化物半导体场效应管(MOS FET),所述晶体管的版图结构10包括:有源区11、栅极区12、源区13以及漏区14,所述栅极区12位于有源区11上,所述栅极区12将源区13和漏区14分隔开,该栅极区12采用两边超出所述有源区11的双边缘结构,被所述栅极区12覆盖的有源区部分即为沟道区。
所述晶体管工作时,由栅极区12的电压控制所述沟道区是否反型。当所述漏区14施加恒定电压,栅极区12施加的电压大于阈值电压时,将在源区13和漏区14之间形成导电通道,电流会由源区13流向漏区14。
沟道长度和沟道宽度是晶体管非常重要的参数。在图1中,晶体管的沟道长度定义为源区13到漏区14的最小距离,晶体管的沟道宽度定义为源区13或漏区14与栅极区12相交线的长度;晶体管的栅极区长度15定义为源区13到漏区14方向的栅极区15的长度,晶体管的栅极区宽度16定义为与所述栅极区长度15垂直方向的长度。
如图1所示,晶体管的栅极区12的栅极区长度15较长,而栅极区12的栅极区宽度16较窄。然而在很多电路设计过程中,晶体管的摆放是受限制的,对于图1所示的晶体管而言,就会占用大量的从源区13至漏区14(栅极区长度15)方向的面积,对特定的摆放要求来说就意味着要增加整个集成电路的面积,这就导致无法提高半导体器件的集成度,无法降低生产成本。
因此,在不影响晶体管的性能的前提下,提供一种可以减少晶体管在栅极区长度方向的占用面积的版图结构,以提高晶体管的集成度,降低生产成本,是非常必要的。
发明内容
本发明提供一种晶体管的版图结构,以减小晶体管在栅极区长度方向的占用面积,降低生产成本。
为解决上述技术问题,本发明提供一种晶体管的版图结构,包括:有源区、栅极区、源区以及漏区,所述栅极区位于所述有源区上,所述栅极区将所述源区和所述漏区分隔开,所述有源区为弯曲结构。
可选的,所述有源区呈倒“L”形,所述倒“L”形的横段末端为所述源区,所述倒“L”形的竖段末端为所述漏区。
可选的,所述有源区为“U”形结构,所述“U”形的一端为所述源区,所述“U”形的另一端为所述漏区。
可选的,所述有源区为蛇形结构,所述蛇形的一端为所述源区,所述蛇形的另一端为所述漏区。
可选的,所述晶体管的版图结构还包括位于所述栅极区上的栅接触区。
可选的,所述晶体管的版图结构还包括位于所述源区上的源接触区。
可选的,所述晶体管的版图结构还包括位于所述漏区上的漏接触区。
与现有技术相比,本发明提供的晶体管的版图结构具有以下优点:
本发明的晶体管的版图结构的有源区为弯曲结构,所述弯曲的有源区在不减小沟道长度的前提下,减少了晶体管在栅极区长度方向的占用面积,提高了晶体管的集成度,降低了生产成本;并且,由于所述晶体管的版图结构的有源区为具有拐角的弯曲结构,晶体管的沟道在拐角处的有效宽度变大,使得沟道的平均宽长比变大,进而使得电流增大,提高了晶体管的性能。
附图说明
图1为现有技术的晶体管的版图结构的平面图;
图2为本发明第一实施例提供的晶体管的版图结构的平面图;
图3为本发明第二实施例提供的晶体管的版图结构的平面图;
图4为本发明第三实施例提供的晶体管的版图结构的平面图。
具体实施方式
在背景技术中已经提及,在很多电路设计过程中,晶体管的摆放是受限制的,而对于栅极区长度较长且栅极区宽度较窄的晶体管而言,这会占用大量的从源区至漏区(栅极区长度)方向的面积,这也就意味着要增加整个集成电路的面积,进而导致无法提高半导体器件的集成度,无法降低生产成本。
本发明的核心思想在于,提供一种晶体管的版图结构,所述版图结构的有源区被设计为弯曲结构,所述弯曲的有源区在不减小沟道长度的前提下,减少了晶体管在栅极区长度方向的占用面积,提高了晶体管的集成度,降低了生产成本;且由于所述晶体管的版图结构的有源区为具有拐角的弯曲结构,晶体管的沟道在拐角处的有效宽度变大,使得沟道的平均宽长比变大,进而使得电流增大,提高了晶体管的性能。
下面将结合示意图对本发明的晶体管的版图结构进行更详细的描述,其中表示了本发明的优选实施例,应该理解本领域技术人员可以修改在此描述的本发明,而仍然实现本发明的有利效果。因此,下列描述应当被理解为对于本领域技术人员的广泛知道,而并不作为对本发明的限制。
为了清楚,不描述实际实施例的全部特征。在下列描述中,不详细描述公知的功能和结构,因为它们会使本发明由于不必要的细节而混乱。应当认为在任何实际实施例的开发中,必须做出大量实施细节以实现开发者的特定目标,例如按照有关系统或有关商业的限制,由一个实施例改变为另一个实施例。另外,应当认为这种开发工作可能是复杂和耗费时间的,但是对于本领域技术人员来说仅仅是常规工作。
在下列段落中参照附图以举例方式更具体地描述本发明。根据下面说明和权利要求书,本发明的优点和特征将更清楚。需说明的是,附图均采用非常简化的形式且均使用非精准的比例,仅用以方便、明晰地辅助说明本发明实施例的目的。
第一实施例
请参考图2,其为本发明第一实施例提供的晶体管的版图结构的平面图,如图2所示,晶体管的版图结构20包括:有源区21、栅极区22、源区23以及漏区24,所述栅极区22位于有源区21上,所述栅极区22将源区23和漏区23分隔开,其中,所述有源区21为弯曲结构。在本实施例中,所述有源区21呈倒“L”形,所述倒“L”形的横段21a的末端为源区23,所述倒“L”形的竖段21b的末端为漏区24。
其中,被栅极区22覆盖的有源区部分即为沟道区,如图2所示,晶体管的沟道长度则定义为倒“L”形的横段21a与倒“L”形的竖段21b的长度之和,晶体管的沟道宽度则定义为源区23或漏区24与栅极区22相交线的长度。晶体管的栅极区宽度26是指与栅极区长度25垂直方向的长度,由于所述有源区21为倒“L”形,减小了栅极区长度25。
在本实施例中,所述倒“L”形的拐角处为直角形,然而仍当认识到,所述倒“L”形的拐角处可以呈其它形状,例如圆弧状。
在本实施例中,晶体管的版图结构20还包括栅接触区27,所述栅接触区27位于所述栅极区22上,所述栅极区22通过所述栅接触区27与金属线连接。
在本实施例中,晶体管的版图结构20还包括源接触区28,所述源接触区28位于所述源区23上,所述源区23通过所述源接触区28与金属线连接。
在本实施例中,晶体管的版图结构20还包括漏接触区29,所述漏接触区29位于所述漏区24上,所述漏区24通过所述漏接触区29与金属线连接。
本实施例所提供的晶体管的版图结构20的有源区21被设计为倒“L”形,所述弯曲的有源区21在不减小沟道长度的前提下,减少了晶体管在栅极区长度25方向的占用面积,提高了晶体管的集成度,降低了生产成本;并且,由于所述有源区21为具有拐角(图2中虚线所示区域)的弯曲结构,晶体管的沟道在所述拐角处的有效宽度相应的变大,使得所述沟道的平均宽长比随之变大,进而使得电流增大,提高了晶体管的性能。
第二实施例
请参考图3,其为本发明第二实施例提供的晶体管的版图结构的平面图,如图3所示,晶体管的版图结构30包括:有源区31、栅极区32、源区33以及漏区34,所述栅极区32位于所述有源区31上,所述栅极区32将所述源区33和所述漏区34分隔开,其中,所述有源区31为弯曲结构。在本实施例中,所述有源区31呈“U”形,所述“U”形的一端为所述源区33,所述“U”形的另一端为所述漏区34。
其中,被所述栅极区32覆盖的有源区部分即为沟道区,如图3所示,晶体管的沟道长度则定义为所述“U”形的第一段31a、“U”形的第二段31b以及“U”形的第三段31c的长度之和,晶体管的沟道宽度则定义为源区33或漏区34与栅极区32相交线的长度。晶体管的栅极区长度35是指与所述第一段31a平行方向的栅极区32的长度,晶体管的栅极区宽度36定义为与栅极区长度35垂直方向的长度,由于所述有源区31为“U”形,减小了栅极区长度35。
在本实施例中,所述“U”形的拐角处为直角形,然而仍当认识到,所述“U”形的拐角处可以呈其它形状,例如圆弧状。
在本实施例中,晶体管的版图结构30还包括栅接触区37、源接触区38以及漏接触区39。所述栅接触区37位于栅极区32上,所述栅极区32通过栅接触区37与金属线连接;所述源接触区38位于源区33上,所述源区33通过源接触区38与金属线连接;所述漏接触区39位于漏区34上,所述漏区34通过漏接触区39与金属线连接。
本实施例所提供的晶体管的版图结构30的有源区31被设计为“U”形,所述弯曲的有源区31在不减小沟道长度的前提下,减少了晶体管在栅极区长度35方向的占用面积,提高了晶体管的集成度,降低了生产成本;并且,由于所述有源区31为具有拐角(图3中虚线所示区域)的弯曲结构,晶体管的沟道在所述拐角处的有效宽度相应的变大,使得所述沟道的平均宽长比随之变大,进而使得电流增大,提高了晶体管的性能。
第三实施例
请参考图4,其为本发明第三实施例提供的晶体管的版图结构的平面图,如图4所示,晶体管的版图结构40包括:有源区41、栅极区42、源区43以及漏区44,所述栅极区42位于有源区41上,所述栅极区42将源区43和漏区44分隔开,其中,所述有源区41为弯曲结构。在本实施例中,所述有源区41为蛇形(或称为阶梯形)结构,所述蛇形的一端为源区43,所述蛇形的另一端则为漏区44。
其中,被所述栅极区42覆盖的有源区部分即为沟道区,如图4所示,晶体管的沟道长度则定义为所述蛇形的第一段41a、第二段41b、第三段41c、第四段41d、第五段41e、第六段41f、第七段41g的长度之和,晶体管的沟道宽度则定义为源区43或漏区44与栅极区42相交线的长度。晶体管的栅极区长度45是指与蛇形的第一段41a平行方向的长度,晶体管的栅极区宽度46定义为与所述栅极区长度45垂直方向的长度,由于所述有源区41为蛇形结构,可减小栅极区长度45。
在本实施例中,所述有源区41共包括七段,然而应当认识到,所述有源区41可以包括四段、五段或其它更多数目。
在本实施例中,所述蛇形的各个拐角处均为直角形,然而仍当认识到,所述蛇形的拐角处可以为其它形状,例如圆弧状。
在本实施例中,晶体管的版图结构40还包括栅接触区47、源接触区48以及漏接触区49。所述栅接触区47位于栅极区42上,所述栅极区42通过栅接触区47与金属线连接;所述源接触区48位于源区43上,所述源区43通过源接触区48与金属线连接;所述漏接触区49位于漏区44上,所述漏区44通过漏接触区49与金属线连接。
本实施例所提供的晶体管的版图结构40的有源区41被设计为蛇形,所述弯曲的有源区41在不减小沟道长度的前提下,减少了晶体管在栅极区长度45方向的占用面积,提高了晶体管的集成度,降低了生产成本;并且,由于所述有源区41为具有拐角(图4中虚线所示区域)的弯曲结构,晶体管的沟道在所述拐角处的有效宽度相应的变大,使得所述沟道的平均宽长比随之变大,进而使得电流增大,提高了晶体管的性能。
为了验证利用上述实施例所提供的版图结构形成的晶体管的性能,可分别测试MOS晶体管的阈值电压(Vth)、线性区电流(Idlin)以及饱和区电流(Idsat)。具体请参考表1,其为分别利用现有技术和本发明的各个实施例的版图结构形成的晶体管的参数列表。
表1不同版图结构形成的晶体管的参数列表
器件类型 | 线性区电流 | 饱和区电流 | 阈值电压 | |
(uA) | (mA) | (V) | ||
现有技术 | NMOS | 1.47E+00 | 6.21E-03 | 2.04E-01 |
本发明第一实施例 | NMOS | 1.50E+00 | 6.33E-03 | 2.03E-01 |
本发明第二实施例 | NMOS | 1.53E+00 | 6.44E-03 | 2.01E-01 |
本发明第三实施例 | NMOS | 1.69E+00 | 7.14E-03 | 1.97E-01 |
现有技术 | PMOS | -6.83E-03 | 1.14E+00 | -2.72E-01 |
本发明第一实施例 | PMOS | -1.87E-02 | 1.19E+00 | -2.71E-01 |
本发明第二实施例 | PMOS | -4.77E-02 | 1.45E+00 | -2.69E-01 |
本发明第三实施例 | PMOS | -7.53E-02 | 1.48E+00 | -2.63E-01 |
由表1可以明显得知,与现有技术相比,利用本发明各个实施例所提供的版图结构形成的晶体管的阈值电压较小,且在相同电压偏置的情况下,利用本发明第三实施例形成的晶体管的阈值电压最小,即有源区的拐角越多,阈值电压越小;并且,利用本发明各个实施例所提供的版图结构形成的晶体管的电流(包括饱和区电流和线性区电流)较大,且在相同电压偏置的情况下,利用本发明第三实施例形成的晶体管的饱和区电流和线性区电流最大,即有源区的拐角越多,电流越大。可见,对具有特定摆放要求的集成电路而言,有源区为弯曲结构,不仅可以节省在栅极区长度方向的占用面积,提高晶体管的集成度,降低生产成本,还可以减小阈值电压,增大电流,提高晶体管的性能。
综上所述,本发明提供一种晶体管的版图结构,该版图结构包括:有源区、栅极区、源区以及漏区,所述栅极区位于所述有源区上,所述栅极区将所述源区和所述漏区分隔开,其中,所述有源区为弯曲结构。本发明减少了晶体管在栅极区长度方向的占用面积,提高了晶体管的集成度,降低了生产成本,并且提高了晶体管的性能。
显然,本领域的技术人员可以对本发明进行各种改动和变形而不脱离本发明的精神和范围。这样,倘若本发明的这些修改和变形属于本发明权利要求及其等同技术的范围之内,则本发明也意图包含这些改动和变形在内。
Claims (7)
1.一种晶体管的版图结构,包括:有源区、栅极区、源区以及漏区,所述栅极区位于所述有源区上,所述栅极区将所述源区和所述漏区分隔开,其特征在于,所述有源区为弯曲结构。
2.如权利要求1所述的晶体管的版图结构,其特征在于,所述有源区呈倒“L”形,所述倒“L”形的横段末端为所述源区,所述倒“L”形的竖段末端为所述漏区。
3.如权利要求1所述的晶体管的版图结构,其特征在于,所述有源区为“U”形结构,所述“U”形的一端为所述源区,所述“U”形的另一端为所述漏区。
4.如权利要求1所述的晶体管的版图结构,其特征在于,所述有源区为蛇形结构,所述蛇形的一端为所述源区,所述蛇形的另一端为所述漏区。
5.如权利要求1至4中任意一项所述的晶体管的版图结构,其特征在于,还包括位于所述栅极区上的栅接触区。
6.如权利要求5所述的晶体管的版图结构,其特征在于,还包括位于所述源区上的源接触区。
7.如权利要求6所述的晶体管的版图结构,其特征在于,还包括位于所述漏区上的漏接触区。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2009102013486A CN102104066A (zh) | 2009-12-17 | 2009-12-17 | 晶体管的版图结构 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2009102013486A CN102104066A (zh) | 2009-12-17 | 2009-12-17 | 晶体管的版图结构 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN102104066A true CN102104066A (zh) | 2011-06-22 |
Family
ID=44156713
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2009102013486A Pending CN102104066A (zh) | 2009-12-17 | 2009-12-17 | 晶体管的版图结构 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN102104066A (zh) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105719684A (zh) * | 2014-12-19 | 2016-06-29 | 爱思开海力士有限公司 | 半导体存储器件的字线驱动器电路 |
CN106328508A (zh) * | 2016-08-22 | 2017-01-11 | 上海华力微电子有限公司 | 改善有源区边界处的栅极拐角的方法 |
WO2020211165A1 (zh) * | 2019-04-19 | 2020-10-22 | 深圳市华星光电半导体显示技术有限公司 | Esd防护薄膜晶体管及esd防护结构 |
-
2009
- 2009-12-17 CN CN2009102013486A patent/CN102104066A/zh active Pending
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105719684A (zh) * | 2014-12-19 | 2016-06-29 | 爱思开海力士有限公司 | 半导体存储器件的字线驱动器电路 |
CN105719684B (zh) * | 2014-12-19 | 2020-11-27 | 爱思开海力士有限公司 | 半导体存储器件的字线驱动器电路 |
CN106328508A (zh) * | 2016-08-22 | 2017-01-11 | 上海华力微电子有限公司 | 改善有源区边界处的栅极拐角的方法 |
CN106328508B (zh) * | 2016-08-22 | 2019-02-01 | 上海华力微电子有限公司 | 改善有源区边界处的栅极拐角的方法 |
WO2020211165A1 (zh) * | 2019-04-19 | 2020-10-22 | 深圳市华星光电半导体显示技术有限公司 | Esd防护薄膜晶体管及esd防护结构 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7645662B2 (en) | Transistor providing different threshold voltages and method of fabrication thereof | |
US8440512B2 (en) | Circuits and methods for improved FET matching | |
JPH04223340A (ja) | 電界効果トランジスタの製造方法 | |
US20120193707A1 (en) | High voltage multigate device and manufacturing method thereof | |
US20090096526A1 (en) | Cascoded circuit | |
CN102280449A (zh) | 集成dmos和肖特基 | |
EP1233453A3 (en) | Semiconductor integrated circuit having anti-fuse, method of fabricating, and method of writing data in the same | |
CN105322923A (zh) | 延迟线电路及半导体集成电路 | |
CN102104066A (zh) | 晶体管的版图结构 | |
ITMI20070353A1 (it) | Transistore ad effetto di campo con giunzione metallo-semiconduttore. | |
US20160284836A1 (en) | System, apparatus, and method for n/p tuning in a fin-fet | |
CN103354237B (zh) | 半导体器件 | |
US20230261116A1 (en) | Semiconductor device with low pinch-off voltage and methods for manufacturing the same | |
US20140001553A1 (en) | Method and system for improved analog performance in sub-100 nanometer cmos transistors | |
US10903209B2 (en) | MOS transistors in parallel | |
CN103988309A (zh) | 用于减小的晶体管漏泄电流的栅极倒圆 | |
US8072243B2 (en) | Semiconductor device with transistors having substantial the same characteristic variations | |
US9166047B2 (en) | Switch circuit using LDMOS device | |
CN107452740A (zh) | 具有备用单元的集成电路 | |
US20090134478A1 (en) | Semiconductor structure | |
US10886405B2 (en) | Semiconductor structure | |
US20190035930A1 (en) | Semiconductor structure | |
CN205211742U (zh) | FinFET检测结构 | |
CN219202197U (zh) | 一种恒流电路结构及电流源 | |
US10892321B2 (en) | MOS transistors in parallel |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C12 | Rejection of a patent application after its publication | ||
RJ01 | Rejection of invention patent application after publication |
Application publication date: 20110622 |