CN106992215B - 一种薄膜晶体管、阵列基板及显示装置 - Google Patents

一种薄膜晶体管、阵列基板及显示装置 Download PDF

Info

Publication number
CN106992215B
CN106992215B CN201710316224.7A CN201710316224A CN106992215B CN 106992215 B CN106992215 B CN 106992215B CN 201710316224 A CN201710316224 A CN 201710316224A CN 106992215 B CN106992215 B CN 106992215B
Authority
CN
China
Prior art keywords
sub
drain electrode
electrode
connection block
thin film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710316224.7A
Other languages
English (en)
Other versions
CN106992215A (zh
Inventor
顾可可
杨妮
李辉
刘信
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Chongqing BOE Optoelectronics Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Chongqing BOE Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Chongqing BOE Optoelectronics Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201710316224.7A priority Critical patent/CN106992215B/zh
Publication of CN106992215A publication Critical patent/CN106992215A/zh
Priority to US16/345,204 priority patent/US10720531B2/en
Priority to PCT/CN2018/077333 priority patent/WO2018201781A1/zh
Application granted granted Critical
Publication of CN106992215B publication Critical patent/CN106992215B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Liquid Crystal (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thin Film Transistor (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

本发明实施例提供一种薄膜晶体管、阵列基板及显示装置，涉及显示技术领域，在应用于显示领域的情况下，能够在沟道的宽长比一定的情况下，有利于增加亚像素单元的开口率。该薄膜晶体管包括栅极、半导体有源层、源极、漏极；源极包括连接部以及依次平行设置的第一子部、第二子部、第三子部，其中，在子部的第一端，连接部连接第一子部、第二子部、第三子部以形成相邻的两个凹部；在子部的第二端，第二子部的端部到连接部的距离小于第一子部和第三子部的端部到连接部的距离；漏极包括连接块以及分别位于两个凹部中的第一漏极和第二漏极，连接块至少部分位于第一漏极和第二漏极之间以连接第一漏极和第二漏极。

Description

一种薄膜晶体管、阵列基板及显示装置
技术领域
本发明涉及显示技术领域，尤其涉及一种薄膜晶体管、阵列基板及显示装置。
背景技术
在显示技术领域，薄膜晶体管(Thin Film Transistor，简称TFT)作为制作显示装置的重要器件，对显示装置的显示品质起着重要作用，例如，在显示装置的阵列基板中的阵列排布的每一亚像素中，一般至少包括一个TFT，其中，双U形结构的TFT因可实现较大的工作电流而被广泛应用。
如图1所示，为现有的显示装置的阵列基本中的一种双U形结构的TFT，该TFT包括栅极10、有源层20、源极31、漏极32。其中，该TFT的源极31为并列双U形结构，漏极32包括分别位于两个U形凹部内的两个子部301，且该两个子部301通过连接块300连接，一般的，该连接块300面积较大，并且，如图2所示，该连接块300通过位于上方的过孔40与像素电极50连接。
然而，如图2所示，该连接块300位于栅极10以外的区域，并采用不透光材质制成，这样一来，对于一个亚像素而言，由于对应连接块300的区域面积较大，从而导致像素电极50的相对面积减小，即该亚像素单元的开口率较小。
发明内容
本发明的实施例提供一种薄膜晶体管、阵列基板及显示装置，该薄膜晶体管在应用于显示领域的情况下，能够在沟道的宽长比一定的情况下，有利于增加亚像素单元的开口率。
为达到上述目的，本发明的实施例采用如下技术方案：
本发明实施例一方面提供一种薄膜晶体管，其特征在于，包括栅极、半导体有源层、源极、漏极；所述源极包括连接部以及依次平行设置的第一子部、第二子部、第三子部，其中，在所述子部的第一端，所述连接部连接所述第一子部、所述第二子部、所述第三子部以形成相邻的两个凹部；在所述子部的第二端，所述第二子部的端部到所述连接部的距离小于所述第一子部和所述第三子部的端部到所述连接部的距离；所述漏极包括连接块以及分别位于所述两个凹部中的第一漏极和第二漏极，所述连接块至少部分位于所述第一漏极和所述第二漏极之间以连接所述第一漏极和所述第二漏极。
进一步的，所述连接块全部位于所述第一漏极和所述第二漏极之间，且所述连接块的上边缘与所述第一漏极和所述第二漏极的上边缘平齐。
进一步的，所述栅极具有镂空部，且所述镂空部与所述连接块中位于所述第一漏极和所述第二漏极之间的部分对应。
进一步的，沿与所述第一端到所述第二端的方向垂直的方向上，所述镂空部的尺寸与所述第一漏极和所述第二漏极在该方向上的距离相等。
进一步的，在沿与所述第一端到所述第二端的方向上，所述镂空部的尺寸与所述连接块中位于所述第一漏极和所述第二漏极之间的部分在该方向上的尺寸相等。
进一步的，在所述连接块全部位于所述第一漏极和所述第二漏极之间，且所述连接块的上边缘与所述第一漏极和所述第二漏极的上边缘平齐的情况下，在沿与所述第一端到所述第二端的方向上，所述镂空部的上边缘超出所述连接块的上边缘，所述镂空部的下边缘超出所述连接块的下边缘。
进一步的，所述镂空部为位于所述栅极靠近所述连接块的上边缘一侧的缺口。
进一步的，所述源极和所述漏极的投影均落入所述半导体有源层。
本发明实施例另一方面还提供一种阵列基板，划分为阵列排布的亚像素，每一亚像素包括像素电极和前述的薄膜晶体管，所述像素电极与所述薄膜晶体管的连接块连接。
本发明实施例再一方面还提供一种显示装置，包括前述的阵列基板。
本发明实施例提供一种薄膜晶体管、阵列基板及显示装置，该薄膜晶体管，包括栅极、半导体有源层、源极、漏极；其中。源极包括连接部以及依次平行设置的第一子部、第二子部、第三子部，在子部的第一端，连接部连接第一子部、第二子部、第三子部以形成相邻的两个凹部；在子部的第二端，第二子部的端部到连接部的距离小于第一子部和第三子部的端部到连接部的距离；漏极包括连接块以及分别位于两个凹部中的第一漏极和第二漏极，且第一漏极和第二漏极分别位于源极的两个凹部中，连接块至少部分位于第一漏极和第二漏极之间以连接第一漏极和第二漏极。
由于在子部的第二端，第二子部的端部到连接部的距离小于第一子部和第三子部的端部到连接部的距离，且连接块至少部分位于第一漏极和第二漏极之间以连接第一漏极和第二漏极，即连接块与栅极在上述第一漏极和第二漏极之间具有重叠部分，基于此，本发明相比于现有技术中的第一子部、第二子部、第三子部长度一致、且连接块完全位于栅极以外的双U形TFT而言，示意的可以看作是，第一子部和第三子部相比于现有技术加长的距离与第二子部相比于现有技术缩短的距离相等，且将连接块向靠近源极方向移动与上述加长或者缩短相同的距离，以使得连接块至少部分位于第一漏极和第二漏极之间以连接第一漏极和第二漏极，并在保证其他条件相同的情况下，本发明不仅可以保证与现有技术中的TFT具有相同的沟道宽长比，并且能够在应用于显示领域的情况下，因第一子部和第三子部的加长所带来的开口率减小的部分，小于因连接部向靠近源极方向移动所带来的开口率增大的部分，从而有利于增加亚像素单元的开口率；即本发明能够在沟道的宽长比一定的情况下，有利增加亚像素单元的开口率。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为现有技术中提供的一种薄膜晶体管的结构示意图；
图2为现有技术中提供的包括图1中的薄膜晶体管的亚像素的结构示意图；
图3为本发明实施例提供的一种薄膜晶体管的结构示意图；
图4为本发明实施例提供的另一种薄膜晶体管的结构示意图；
图5为本发明实施例提供的一种包括图1和图3的薄膜晶体管的简化结构示意图；
图6为本发明实施例提供的一种包括图1和图4的薄膜晶体管的简化结构示意图；
图7为本发明实施例提供的再一种薄膜晶体管的结构示意图；
图8为本发明实施例提供的又一种薄膜晶体管的结构示意图；
图9为本发明实施例提供的又一种薄膜晶体管的结构示意图。
附图标记：
10-栅极；20-有源层；30-连接部；300-连接块；31-源极；311-第一子部；312-第二子部；313-第三子部；32-漏极；301-两个子部；302-横向连接子部；321-第一漏极；322-第二漏极；40-过孔；50-像素电极；60-数据线；70-镂空部。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
本发明实施例提供一种薄膜晶体管，如图3所示，该薄膜晶体管包括栅极10、半导体有源层20、源极31、漏极32。本发明中，该薄膜晶体管可以是顶栅型，也可以是底栅型，图3仅是以底栅型TFT为例进行示意说明的，但本发明并不限制于此。以下实施例均是以底栅型TFT为例，做进一步说明的。
其中，源极31包括连接部30以及依次设置的第一子部311、第二子部312、第三子部313，在子部的第一端A，连接部30连接第一子部311、第二子部312、第三子部313以形成相邻的两个凹部；在子部的第二端B，第二子部312的端部到连接部30的距离小于第一子部311和第三子部313的端部到连接部30的距离。
此处需要说明的是，上述在子部的第二端B，第二子部312的端部到连接部30的距离小于第一子部311和第三子部313的端部到连接部30的距离是指，在子部的第二端B，第一子部311和第三子部313的端部与第二子部312的端部之间具有一定的落差，且第二子部312的端部相对于第一子部311和第三子部313的端部更靠近连接部30，即第一子部311和第三子部313的端部比第二子部312的端部凸出。
漏极32包括连接块300以及分别位于两个凹部中的第一漏极321和第二漏极322，连接块300至少部分位于第一漏极321和第二漏极322之间以连接第一漏极321和第二漏极322。
需要说明的是，第一，上述漏极32中的第一漏极321和第二漏极322是指，如图3所示，该漏极32中至少与源极31中的子部相对的部分，即在工作状态下，能够与源极31中的子部之间有效载流子传输的部分。
第二，上述源极31和漏极32分别作为信号输入电极和信号输出电极，可以是源极31作为信号输入电极，漏极32作为信号输出电极，例如，在显示面板中，将与数据线连接的源极31作为信号输入电极，与像素电极连接的漏极32作为信号输出电极；当然，也可以是漏极32作为信号输入电极，源极31作为信号输出电极，本发明对此不作限定。本实施例中，均是以源极31作为信号输入电极，漏极32作为信号输出电极作为示例的说明。
第三，本发明中，对于连接块300位于第一漏极321和第二漏极322之间以外的部分，沿与第一端A到第二端B垂直的方向上的尺寸，可以是与第一漏极321和第二漏极322内侧之间的距离相等，也可以是如图3所示，与第一漏极321和第二漏极322外侧之间的距离相等，只要能够保证该连接块300的大小满足后续的连接即可，本发明对此不作限定。
第四，如图3所示，由于第一漏极321和第二漏极322是指漏极32中与源极31中的子部相对的部分(参考“第一”)，在此基础上，本领域的技术人员应当理解到，对于上述连接块300至少部分位于第一漏极321和第二漏极322之间的部分是指，如图3所示，该连接块300中位于第一漏极321和第二漏极322之间正对的区域中的部分，也即该部分的投影会落入栅极10中；而对于连接块300中位于第一漏极321和第二漏极322之间以外的部分(参考“第三”)是指，位于第一漏极321和第二漏极322之间正对的区域以外的部分。
综上所述，由于在子部的第二端，第二子部的端部到连接部的距离小于第一子部和第三子部的端部到连接部的距离，且连接块至少部分位于第一漏极和第二漏极之间以连接第一漏极和第二漏极，即连接块与栅极在上述第一漏极和第二漏极之间具有重叠部分，基于此，本发明相比于现有技术中的第一子部、第二子部、第三子部长度一致、且连接块完全位于栅极以外的双U形TFT而言，示意的可以看作是，第一子部和第三子部相比于现有技术加长的距离与第二子部相比于现有技术缩短的距离相等，且将连接块向靠近源极方向移动与上述加长或者缩短相同的距离，以使得连接块至少部分位于第一漏极和第二漏极之间以连接第一漏极和第二漏极，并在保证其他条件相同的情况下，本发明不仅可以保证与现有技术中的TFT具有相同的沟道宽长比，并且能够在应用于显示领域的情况下，因第一子部和第三子部的加长所带来的开口率减小的部分，小于因连接部向靠近源极方向移动所带来的开口率增大的部分，从而有利于增加亚像素单元的开口率；即本发明能够在沟道的宽长比一定的情况下，有利增加亚像素单元的开口率。
此处还需要说明的是，本发明中，第一子部311和第三子部313的上边缘，可以平齐，也可以不平齐；当然为了在开口率一定的情况下，尽可能的增加该TFT的沟道宽长比，本发明优选的，第一子部311和第三子部313的上边缘平齐。
另外，为了更进一步的，增加亚像素单元的开口率，本发明优选的，如图4所示，连接块300全部位于第一漏极321和第二漏极322之间，且连接块300的上边缘与第一漏极321和第二漏极322的上边缘平齐，也即连接块300的投影全部落入栅极10中。
需要说明的是，第一，连接块300的上边缘以及第一漏极321和第二漏极322的上边缘是指，连接块300、第一漏极321、第二漏极322背离源极31中第二子部312一侧的边缘。
第二、上述连接块300的上边缘与第一漏极321和第二漏极322的上边缘平齐是指为了避免在第一漏极321和第二漏极322的上边缘超出连接块300的上边缘时，出现源极31中第一子部311、第三子部313在超出部分不能有效的形成沟道，并且该超出部分所在的整个区域不能透光，从而不利于整个亚像素的开口率增加。
以下通过具体实施例，对上述对本发明中的TFT相对于现有技术中的TFT(如图1)，有利于增加亚像素单元的开口率作进一步的举例说明。为了便于进行说明，如图1所示，假设现有技术中，连接块300中对应过孔的连接部分为正方形，且该正方向的边长L为4H，该连接部分与两个子部301之间的横向连接子部302的高度为正方向边长L的一半，即2H。
实施例一
以图3中连接块300部分位于第一漏极321和第二漏极322之间为例，为了更清楚的对包括图3的TFT和图1的TFT的亚像素单元的开口率进行比较，如图5所示，为包括图3的TFT和图1的栅极以及连接块(加黑虚线部分)的结构示意图，以便能够更清楚的对两者之间的开口率进行比较。
结合图1和图3，如图5所示，假设图3中第一子部311和第三子部313相比于图1中加长的距离为H，第二子部312相比于图1中缩短的距离为H，则相比于图1中TFT，图3中沟道宽度W减小和增加部分的尺寸相等，即图1和图3相比，两者的沟道宽度W相同；那么在两者沟道长度L相等的情况下，则图3中的TFT与现有技术中的TFT相比，具有相等的沟道宽长比(W/L)。
在此基础上，在应用于显示领域的情况下，如图5所示，无论对于现有技术还是本发明，在连接块300位于栅极10以外的部分与数据线60之间的部分会被黑矩阵遮挡，均不能用于显示，在计算开口率时，该部分也需被计算在不透光的部分中。
对比图1和图3(参考图5)，因第一子部311和第三子部313的加长以及连接部300向靠近源极31方向移动所带来的面积增加的部分，小于因连接部300向靠近源极31方向移动所带来的面积减小的部分，即图5中阴影S1和阴影S2之和小于阴影S3和阴影S4之和(S1+S2＜S3+S4)，其中，阴影S1为第一子部311和第三子部313的加长所带来开口率减小部分的面积；阴影S2为连接部300向靠近源极31方向移动所带来开口率减小部分的面积；阴影S3、阴影S4为连接部300向靠近源极31方向移动所带来开口率增加部分的面积，其中，阴影S3对应图1中连接部300的位置，阴影S4对应阴影S3与数据线60之间的部分。另外，本发明中为了便于描述，S1、S2、S3、S4可以作为各部分的标号，也可以直接看作各部分的面积。
具体的，上述阴影S1、阴影S2、阴影S3、阴影S4的高度均相同，均为H，在实际的制作中，阴影S1和阴影S4的长度接近(且约为连接部300的边长L的1/3～1/2倍)，其中S4的长度是指连接部300到数据线60之间的距离，则阴影S1和阴影S4的面积接近相等(S1≈S4)；另外，阴影S3的长度为连接部300的边长L，而阴影S2的长度小于连接部300的边长L，则阴影S2小于阴影S3的面积(S2＜S3)，因此，阴影S1与阴影S2的面积和，小于阴影S3与阴影S4的面积和，即S1+S2＜S3+S4；也即第一子部311和第三子部313的加长所带来的面积增加的部分，小于因连接部300向靠近源极31方向移动所带来的面积减小的部分，从而使得本发明能够在沟道的宽长比一定的情况下，有利增加亚像素单元的开口率。
实施例二
以图4中连接块300全部位于第一漏极321和第二漏极321之间，且连接块300的上边缘与第一漏极321和第二漏极322的上边缘平齐，为了更清楚的对包括图4的TFT和图1的TFT的亚像素单元的开口率进行比较，如图6所示，为包括图4的TFT和图1的栅极以及连接块(加黑虚线部分)的示意图，以便能够更清楚的对两者之间的开口率进行比较。
结合图1和图4，如图6所示，在连接块300的上边缘与第一漏极321和第二漏极322的上边缘平齐的情况下，在不考虑现有技术中连接块300中连接两个子部301的横向连接子部302与栅极10之间的缝隙h时(参考图1)，可以近似看作将图4中第一子部311和第三子部313相比于图1中加长的距离为2H(连接部300的边长L的一半)，第二子部312相比于图1中缩短的距离为2H，则相比于图1中TFT，图4中沟道宽度W减小和增加部分的尺寸相等，即图1和图4相比，两者的沟道宽度W相同；那么在两者沟道长度L相等的情况下，则图4中的TFT与现有技术中的图1中的TFT相比，具有相等的沟道宽长比(W/L)。
在此基础上，在应用于显示领域的情况下，相比于连接块300具有位于栅极10以外的部分，使得该部分与数据线60之间的部分不能用于显示(可参考图1或者图3)，图6所示的TFT，连接块300完全位于栅极10所在的区域。
在此情况下，对比图1和图4(参考图6)，因第一子部311和第三子部313的加长所带来的面积增加的部分，即图6中阴影S1，小于因连接部300向靠近源极31方向移动所带来的面积减小的部分，即图6中阴影S2和阴影S3之和，即S1＜S2+S3，其中，阴影S2对应图1中连接部300的位置，阴影S3对应阴影S2与数据线60之间的部分。
具体的，上述阴影S1、阴影S2、阴影S3的高度均相同，均为2H，在实际的制作中，阴影S1和阴影S3的长度接近(且约为连接部300的边长L的1/3～1/2倍)，也即阴影S1和阴影S3的面积接近相等(S1≈S3)；另外，阴影S2的长度为连接部300的边长L，宽度为2H(即连接部300的边长L的一半)，此时，横向连接子部302完全位于栅极10所在的区域，这一来，阴影S2的面积则相当于开口率增加的部分；也即第一子部311和第三子部313的加长所带来的面积增加的部分，小于因连接部300向靠近源极31方向移动所带来的面积减小的部分，从而使得本发明能够在沟道的宽长比一定的情况下，有利增加亚像素单元的开口率。
综上所述，本实施例二中设计方案的开口率与现有技术中的开口率之间的差值最大(例如，可以对比实施例一和实施例二)，也即本实施例的设计方案能够最大程度的在沟道的宽长比(W/L)一定的情况下，增加亚像素单元的开口率，因此，该设计方案作为本发明的优选方案。
另外，由于本发明中连接块300中位于第一漏极321和第二漏极322之间的部分会与栅极10所在的区域具有交叠(从连接块300向栅极10观看，两者的投影具有交叠，并非实际意义上的交叠)，可参考图4，这样一来，会使得连接块300与栅极10之间存在较大的寄生电容Cgd，因此，本发明中，为了减小连接块300与栅极10之间的寄生电容Cgd，优选的，如图7所示，在连接块300中位于第一漏极321和第二漏极322之间的部分对应的栅极10区域设置镂空部70。
需要说明的是，本发明中对上述镂空部70的形状、大小不作限定，只要在不影响TFT的性能的基础上，可以是正方形也，可以是长方形；该镂空部70的面积可以与连接块300中位于第一漏极321和第二漏极322之间的部分的面积一样的大，也可以比该部分面积大，或者比该部分面积小，本发明对此均不作限定。
当然，为了最大程度的减小上述寄生电容Cgd，如图8所示，本发明优选的，沿与第一端A到第二端B的方向垂直的方向上，该镂空部70的尺寸与第一漏极321和第二漏极322在该方向上的距离相等或者近似相等；和/或，在沿与第一端A到第二端B的方向上，该镂空部70的尺寸与连接块300中位于第一漏极321和第二漏极322之间的部分在该方向上的尺寸相等或者近似相等。例如，图8中镂空部70与连接块300的形成、大小完全一致，且位置完全重叠。
更近一步的，为了避免漏极32因工艺波动在沿与第一端A到第二端B的方向上产生偏移量，导致漏极与栅极10交叠面积发生变化，从而导致上述寄生电容Cgd发生变化，出现不稳定现象，产生不良影响；如图9所示，在连接块300全部位于第一漏极321和第二漏极322之间，且连接块300的上边缘与第一漏极321和第二漏极322的上边缘平齐的情况下，在沿与第一端A到第二端B的方向上，镂空部70的上边缘超出连接块300的上边缘，镂空部70的下边缘超出连接块300的下边缘，这样一来，即使因工艺波动，漏极32在沿与第一端A到第二端B的方向上产生少量的偏移，漏极32与栅极10交叠面积仍然能够保持不变，从而使得漏极32与栅极10之间具有相对稳定的寄生电容Cgd。
在此基础上，为了便于制作加工，本发明优选的，如图9所示，该镂空部70为位于栅极10靠近连接块300的上边缘一侧的缺口。
此处需要说明的是，对于上述镂空部70的下边缘超出连接块300的下边缘的情况下，如图9所示，同样为了避免源极31因工艺波动，导致第二子部312的上边缘伸入至该镂空部70中，因此，在实际的制作工艺中，一般需要在栅极10对应第二子部312的上边缘与该镂空部70之间预留一定的尺寸。
更进一步的，本发明中为了简化工艺，降低制作成本，优选的，如图3至图8所示，源极31和漏极32的投影均落入半导体有源层20，这样一来，可以采用半曝光掩膜(Half Tone)工艺，通过一次构图(即一张掩膜版)、两次刻蚀即可同时形成源极31、漏极32以及半导体有源层20；当然也可以两次构图工艺(即两张掩膜板)分别进行构图制作，本发明对此不作限定。
本发明实施例还提供一种阵列基板，该阵列基板由横纵交错的数据线和栅线界定出的多个以阵列形式排布的亚像素，其中每一亚像素包括像素电极和前述薄膜晶体管，且像素电极与薄膜晶体管的连接块300通过过孔40连接，具有与前述实施例提供的薄膜晶体管相同的结构和有益效果。由于前述实施例已经对薄膜晶体管的结构和有益效果进行了详细的描述，此处不再赘述。
需要说明的是，在本发明实施例中，上述阵列基板可以是ADS(Advanced-SuperDimensional Switching，高级超维场开关)型、IPS(In Plane Switch，横向电场效应)型或TN(Twist Nematic，扭曲向列)型，本发明对此不作限定。
本发明实施例还提供一种显示装置，包括前述的阵列基板，同样具有与前述实施例提供的薄膜晶体管相同的结构和有益效果。由于前述实施例已经对薄膜晶体管的结构和有益效果进行了详细的描述，此处不再赘述。
此处需要说明的是，在本发明实施例中，显示装置具体至少可以包括液晶显示面板，例如该显示面板可以应用至液晶显示器、液晶电视、数码相框、手机或平板电脑等任何具有显示功能的产品或者部件中。
以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。

Claims (10)

1.一种薄膜晶体管，其特征在于，包括栅极、半导体有源层、源极、漏极；
所述源极包括连接部以及依次设置的第一子部、第二子部、第三子部，其中，在所述子部的第一端，所述连接部连接所述第一子部、所述第二子部、所述第三子部以形成相邻的两个凹部；在所述子部的第二端，所述第二子部的端部到所述连接部的距离小于所述第一子部和所述第三子部的端部到所述连接部的距离；
所述漏极包括连接块以及分别位于所述两个凹部中的第一漏极和第二漏极，所述连接块至少部分位于所述第一漏极和所述第二漏极之间以连接所述第一漏极和所述第二漏极；
所述连接块与所述栅极在所述第一漏极和所述第二漏极之间具有重叠部分。
2.根据权利要求1所述的薄膜晶体管，其特征在于，所述连接块全部位于所述第一漏极和所述第二漏极之间，且所述连接块的上边缘与所述第一漏极和所述第二漏极的上边缘平齐。
3.根据权利要求1所述的薄膜晶体管，其特征在于，所述栅极具有镂空部，且所述镂空部与所述连接块中位于所述第一漏极和所述第二漏极之间的部分对应。
4.根据权利要求3所述的薄膜晶体管，其特征在于，沿与所述第一端到所述第二端的方向垂直的方向上，所述镂空部的尺寸与所述第一漏极和所述第二漏极在该方向上的距离相等。
5.根据权利要求3所述的薄膜晶体管，其特征在于，在沿与所述第一端到所述第二端的方向上，所述镂空部的尺寸与所述连接块中位于所述第一漏极和所述第二漏极之间的部分在该方向上的尺寸相等。
6.根据权利要求3所述的薄膜晶体管，其特征在于，在所述连接块全部位于所述第一漏极和所述第二漏极之间，且所述连接块的上边缘与所述第一漏极和所述第二漏极的上边缘平齐的情况下，在沿与所述第一端到所述第二端的方向上，所述镂空部的上边缘超出所述连接块的上边缘，所述镂空部的下边缘超出所述连接块的下边缘。
7.根据权利要求6所述的薄膜晶体管，其特征在于，所述镂空部为位于所述栅极靠近所述连接块的上边缘一侧的缺口。
8.根据权利要求1所述的薄膜晶体管，其特征在于，所述源极和所述漏极的投影均落入所述半导体有源层。
9.一种阵列基板，其特征在于，划分为阵列排布的亚像素，每一亚像素包括像素电极和权利要求1-8任一项所述的薄膜晶体管，所述像素电极与所述薄膜晶体管的连接块连接。
10.一种显示装置，其特征在于，包括权利要求9所述的阵列基板。
CN201710316224.7A 2017-05-05 2017-05-05 一种薄膜晶体管、阵列基板及显示装置 Active CN106992215B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201710316224.7A CN106992215B (zh) 2017-05-05 2017-05-05 一种薄膜晶体管、阵列基板及显示装置
US16/345,204 US10720531B2 (en) 2017-05-05 2018-02-27 Thin film transistor and method for manufacturing the same, array substrate and display device
PCT/CN2018/077333 WO2018201781A1 (zh) 2017-05-05 2018-02-27 薄膜晶体管、阵列基板及显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710316224.7A CN106992215B (zh) 2017-05-05 2017-05-05 一种薄膜晶体管、阵列基板及显示装置

Publications (2)

Publication Number Publication Date
CN106992215A CN106992215A (zh) 2017-07-28
CN106992215B true CN106992215B (zh) 2019-12-31

Family

ID=59418764

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710316224.7A Active CN106992215B (zh) 2017-05-05 2017-05-05 一种薄膜晶体管、阵列基板及显示装置

Country Status (3)

Country Link
US (1) US10720531B2 (zh)
CN (1) CN106992215B (zh)
WO (1) WO2018201781A1 (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106992215B (zh) * 2017-05-05 2019-12-31 京东方科技集团股份有限公司 一种薄膜晶体管、阵列基板及显示装置
CN107425013B (zh) * 2017-05-11 2018-11-16 成都京东方光电科技有限公司 像素结构、阵列基板和显示装置
CN108198863B (zh) * 2018-01-02 2020-07-31 京东方科技集团股份有限公司 一种薄膜晶体管及其维修方法、阵列基板和显示装置
KR102549692B1 (ko) * 2018-05-25 2023-06-30 삼성전자 주식회사 표시 영역에 의해 둘러싸인 공백 영역이 형성된 디스플레이 패널을 구동하는 주사 구동 회로를 포함하는 디스플레이 장치
CN110379849A (zh) * 2019-07-22 2019-10-25 深圳市华星光电半导体显示技术有限公司 一种薄膜晶体管及显示面板
CN112925135B (zh) * 2021-03-29 2024-03-15 绵阳惠科光电科技有限公司 一种驱动电路的控制开关、阵列基板和显示面板
CN112925137B (zh) * 2021-03-29 2023-03-10 绵阳惠科光电科技有限公司 一种驱动电路的控制开关、阵列基板和显示面板
CN114442391B (zh) * 2022-02-17 2024-02-06 深圳市华星光电半导体显示技术有限公司 阵列基板及显示面板

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010003723A (ja) * 2008-06-18 2010-01-07 Toppan Printing Co Ltd 薄膜トランジスタ及び薄膜トランジスタアレイ並びに画像表示装置
CN103412449A (zh) * 2013-07-23 2013-11-27 合肥京东方光电科技有限公司 一种阵列基板及其制作方法、显示装置
CN204516772U (zh) * 2015-01-23 2015-07-29 山西大同大学 一种薄膜晶体管
CN105702683A (zh) * 2016-02-01 2016-06-22 重庆京东方光电科技有限公司 一种薄膜晶体管及其制备方法、阵列基板及显示装置

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102916051B (zh) * 2012-10-11 2015-09-02 京东方科技集团股份有限公司 一种薄膜晶体管及其制作方法、阵列基板和显示装置
CN106992215B (zh) 2017-05-05 2019-12-31 京东方科技集团股份有限公司 一种薄膜晶体管、阵列基板及显示装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010003723A (ja) * 2008-06-18 2010-01-07 Toppan Printing Co Ltd 薄膜トランジスタ及び薄膜トランジスタアレイ並びに画像表示装置
CN103412449A (zh) * 2013-07-23 2013-11-27 合肥京东方光电科技有限公司 一种阵列基板及其制作方法、显示装置
CN204516772U (zh) * 2015-01-23 2015-07-29 山西大同大学 一种薄膜晶体管
CN105702683A (zh) * 2016-02-01 2016-06-22 重庆京东方光电科技有限公司 一种薄膜晶体管及其制备方法、阵列基板及显示装置

Also Published As

Publication number Publication date
US20190296152A1 (en) 2019-09-26
CN106992215A (zh) 2017-07-28
US10720531B2 (en) 2020-07-21
WO2018201781A1 (zh) 2018-11-08

Similar Documents

Publication Publication Date Title
CN106992215B (zh) 一种薄膜晶体管、阵列基板及显示装置
US10644038B2 (en) Array substrate, display panel, and display device thereof
US9941303B1 (en) Array substrate, display panel and display device
CN111624827B (zh) 阵列基板、显示面板和显示装置
CN105824161B (zh) 一种液晶显示面板及液晶显示装置
JP4490450B2 (ja) 液晶表示装置及びその薄膜トランジスタ基板
CN104965370B (zh) 阵列基板及其制造方法、显示装置
US10868047B2 (en) Array substrate, display panel and display device
US10777646B2 (en) Thin film transistor and display device
TWI518382B (zh) 畫素結構及具有此畫素結構的顯示面板
US11442318B2 (en) Dual-gate array substrate and display device
TWI396025B (zh) 主動元件陣列基板
CN109270734B (zh) 像素结构
US20190006395A1 (en) Array substrate, method for manufacturing the same, and display panel
KR102712400B1 (ko) 디스플레이 기판 및 이의 제조 방법, 디스플레이 장치
US20240178235A1 (en) Display Substrate and Display Device
US11630359B2 (en) Display substrate and display device
CN107170834B (zh) 薄膜晶体管、阵列基板、显示装置
TWI638451B (zh) 畫素陣列基板
CN212569352U (zh) 显示面板及显示装置
CN112925144A (zh) 一种像素结构、阵列基板、显示面板以及显示设备
JP6449327B2 (ja) マスクセット、画素ユニット及びその製造方法、アレイ基板及び表示装置
TW201925871A (zh) Tft基板、esd保護電路及tft基板的製作方法
TWI406072B (zh) 畫素結構、主動元件陣列基板、顯示面板以及顯示裝置
US11264514B2 (en) Thin film transistor, pixel structure, display substrate, display panel, and display device

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant