JP2003021844A - 液晶表示装置用アレー基板製造方法 - Google Patents
液晶表示装置用アレー基板製造方法Info
- Publication number
- JP2003021844A JP2003021844A JP2002090815A JP2002090815A JP2003021844A JP 2003021844 A JP2003021844 A JP 2003021844A JP 2002090815 A JP2002090815 A JP 2002090815A JP 2002090815 A JP2002090815 A JP 2002090815A JP 2003021844 A JP2003021844 A JP 2003021844A
- Authority
- JP
- Japan
- Prior art keywords
- forming
- display device
- electrode
- layer
- array substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 84
- 239000004973 liquid crystal related substance Substances 0.000 title claims abstract description 59
- 238000004519 manufacturing process Methods 0.000 title claims description 31
- 238000000034 method Methods 0.000 claims abstract description 45
- 239000010408 film Substances 0.000 claims description 30
- 230000000903 blocking effect Effects 0.000 claims description 17
- 239000010409 thin film Substances 0.000 claims description 15
- 229920002120 photoresistant polymer Polymers 0.000 claims description 12
- 230000001681 protective effect Effects 0.000 claims description 12
- 238000000151 deposition Methods 0.000 claims description 9
- 239000011810 insulating material Substances 0.000 claims description 9
- 238000005530 etching Methods 0.000 claims description 8
- 238000000059 patterning Methods 0.000 claims description 4
- 238000007740 vapor deposition Methods 0.000 claims 1
- 239000010410 layer Substances 0.000 description 69
- 229910052751 metal Inorganic materials 0.000 description 23
- 239000002184 metal Substances 0.000 description 23
- 238000003860 storage Methods 0.000 description 23
- 229910052782 aluminium Inorganic materials 0.000 description 11
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 11
- 238000009826 distribution Methods 0.000 description 8
- 229910021417 amorphous silicon Inorganic materials 0.000 description 6
- 239000011241 protective layer Substances 0.000 description 6
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 5
- UMIVXZPTRXBADB-UHFFFAOYSA-N benzocyclobutene Chemical compound C1=CC=C2CCC2=C1 UMIVXZPTRXBADB-UHFFFAOYSA-N 0.000 description 5
- 239000011651 chromium Substances 0.000 description 5
- 239000000463 material Substances 0.000 description 5
- 229910052750 molybdenum Inorganic materials 0.000 description 5
- 239000011733 molybdenum Substances 0.000 description 5
- UBSJOWMHLJZVDJ-UHFFFAOYSA-N aluminum neodymium Chemical compound [Al].[Nd] UBSJOWMHLJZVDJ-UHFFFAOYSA-N 0.000 description 4
- 239000012535 impurity Substances 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 4
- 239000004925 Acrylic resin Substances 0.000 description 3
- 229920000178 Acrylic resin Polymers 0.000 description 3
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 3
- 229910052787 antimony Inorganic materials 0.000 description 3
- WATWJIUSRGPENY-UHFFFAOYSA-N antimony atom Chemical compound [Sb] WATWJIUSRGPENY-UHFFFAOYSA-N 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 3
- 239000010949 copper Substances 0.000 description 3
- 230000007797 corrosion Effects 0.000 description 3
- 238000005260 corrosion Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 239000000126 substance Substances 0.000 description 3
- 229910052715 tantalum Inorganic materials 0.000 description 3
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- 238000004380 ashing Methods 0.000 description 2
- 229910052804 chromium Inorganic materials 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 230000000873 masking effect Effects 0.000 description 2
- 150000002739 metals Chemical class 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 101000854908 Homo sapiens WD repeat-containing protein 11 Proteins 0.000 description 1
- 101001094026 Synechocystis sp. (strain PCC 6803 / Kazusa) Phasin PhaP Proteins 0.000 description 1
- 102100020705 WD repeat-containing protein 11 Human genes 0.000 description 1
- -1 acryl Chemical group 0.000 description 1
- NIXOWILDQLNWCW-UHFFFAOYSA-N acrylic acid group Chemical group C(C=C)(=O)O NIXOWILDQLNWCW-UHFFFAOYSA-N 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- CFBGXYDUODCMNS-UHFFFAOYSA-N cyclobutene Chemical compound C1CC=C1 CFBGXYDUODCMNS-UHFFFAOYSA-N 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 238000007687 exposure technique Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- HXGWMCJZLNWEBC-UHFFFAOYSA-K lithium citrate tetrahydrate Chemical compound [Li+].[Li+].[Li+].O.O.O.O.[O-]C(=O)CC(O)(CC([O-])=O)C([O-])=O HXGWMCJZLNWEBC-UHFFFAOYSA-K 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- KRTSDMXIXPKRQR-AATRIKPKSA-N monocrotophos Chemical compound CNC(=O)\C=C(/C)OP(=O)(OC)OC KRTSDMXIXPKRQR-AATRIKPKSA-N 0.000 description 1
- 239000011368 organic material Substances 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 238000009751 slip forming Methods 0.000 description 1
- 229910001887 tin oxide Inorganic materials 0.000 description 1
- 238000002834 transmittance Methods 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 1
- TYHJXGDMRRJCRY-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) tin(4+) Chemical compound [O-2].[Zn+2].[Sn+4].[In+3] TYHJXGDMRRJCRY-UHFFFAOYSA-N 0.000 description 1
- XLOMVQKBTHCTTD-UHFFFAOYSA-N zinc oxide Inorganic materials [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 1
- 229960001296 zinc oxide Drugs 0.000 description 1
- 239000011787 zinc oxide Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/6675—Amorphous silicon or polysilicon transistors
- H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136231—Active matrix addressed cells for reducing the number of lithographic steps
- G02F1/136236—Active matrix addressed cells for reducing the number of lithographic steps using a grey or half tone lithographic process
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/942—Masking
- Y10S438/948—Radiation resist
- Y10S438/949—Energy beam treating radiation resist on semiconductor
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Nonlinear Science (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Optics & Photonics (AREA)
- Crystallography & Structural Chemistry (AREA)
- Mathematical Physics (AREA)
- Ceramic Engineering (AREA)
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
(57)【要約】
【課題】 単一スリットに比べて幅が非常に狭い微少の
スリットを２本以上使用することにより、液晶表示装置
用アレー基板に構成される画素電極間の距離を縮めて、
それによるデータ配線の微少パターン形成が可能にして
液晶表示装置の開口率を改善することを目的とする。 【解決手段】 光が回折スリットを通過して入射する微
少領域が予め定義した画素電極間の領域に対応するよう
にして、露光されたフォトレジストを現像した後露出さ
れた透明電極層をエッチングすると、最小の間隔を維持
して構成された画素電極を形成することができる。この
ような方法で画素電極間の間隔を最小化できるので、画
素電極間に構成されるデータ配線の幅も狭めることがで
きる。したがって、開口率が改善された液晶表示装置を
製作することができる。
スリットを２本以上使用することにより、液晶表示装置
用アレー基板に構成される画素電極間の距離を縮めて、
それによるデータ配線の微少パターン形成が可能にして
液晶表示装置の開口率を改善することを目的とする。 【解決手段】 光が回折スリットを通過して入射する微
少領域が予め定義した画素電極間の領域に対応するよう
にして、露光されたフォトレジストを現像した後露出さ
れた透明電極層をエッチングすると、最小の間隔を維持
して構成された画素電極を形成することができる。この
ような方法で画素電極間の間隔を最小化できるので、画
素電極間に構成されるデータ配線の幅も狭めることがで
きる。したがって、開口率が改善された液晶表示装置を
製作することができる。
Description
【０００１】
【発明の属する技術分野】本発明は液晶表示装置（Ｌｉ
ｑｕｉｄ ｃｒｙｓｔａｌ ｄｉｓｐｌａｙ ｄｅｖｉ
ｃｅ）に係り、詳細には液晶表示装置用アレー基板とそ
の製造方法に関する。
ｑｕｉｄ ｃｒｙｓｔａｌ ｄｉｓｐｌａｙ ｄｅｖｉ
ｃｅ）に係り、詳細には液晶表示装置用アレー基板とそ
の製造方法に関する。
【０００２】
【従来の技術】情報化時代が急速に発達することによっ
て、厚さが薄くて軽量で、小さな消費電力を有する平板
表示装置の開発が要求された。このような平板表示装置
の中で液晶表示装置は解像度が優秀で、カラー表示が可
能であって画質が優秀なために、ノートブックコンピュ
ータとデスクトップモニター等に広く利用されている。
て、厚さが薄くて軽量で、小さな消費電力を有する平板
表示装置の開発が要求された。このような平板表示装置
の中で液晶表示装置は解像度が優秀で、カラー表示が可
能であって画質が優秀なために、ノートブックコンピュ
ータとデスクトップモニター等に広く利用されている。
【０００３】前記液晶表示装置は、液晶の光学的異方性
を利用してイメージを表現する装置であって、上部基板
と下部基板及び前記上部基板と下部基板の間に位置した
液晶で構成される。
を利用してイメージを表現する装置であって、上部基板
と下部基板及び前記上部基板と下部基板の間に位置した
液晶で構成される。
【０００４】以下、図１を参照して一般的な液晶表示装
置に対して説明する。図１は、一般的なカラー液晶表示
装置１１を概略的に示した分解斜視図である。
置に対して説明する。図１は、一般的なカラー液晶表示
装置１１を概略的に示した分解斜視図である。
【０００５】図示したように、一般的なカラー液晶表示
装置１１で上部基板５は、カラーフィルタ７と透明な共
通電極１８を含むが、カラーフィルタ７はブラックマト
リックス６と赤（Ｒ）、緑（Ｇ）、青（Ｂ）のサブカラ
ーフィルタ８を含む。一方、下部基板２２は画素領域Ｐ
と前記画素領域Ｐ内に位置する画素電極１７及びスイッ
チング素子Ｔを含むアレー配線を含む。続いて、液晶１
４が上部基板５と下部基板２２間に介在されている。こ
こで、下部基板２２はアレー基板ともいって、多数のゲ
ート配線１３とデータ配線１５が交差して画素領域Ｐを
定義して、スイッチング素子である多数の薄膜トランジ
スタＴがゲート配線１３とデータ配線１５が交差する部
分に形成されている。画素領域Ｐ内に形成された画素電
極１７はインジウム−スズ−オキサイド（ｉｎｄｉｕｍ
−ｔｉｎ−ｏｘｉｄｅ:ＩＴＯ）のように光の透過率が
比較的優れた透明導電性物質で形成される。
装置１１で上部基板５は、カラーフィルタ７と透明な共
通電極１８を含むが、カラーフィルタ７はブラックマト
リックス６と赤（Ｒ）、緑（Ｇ）、青（Ｂ）のサブカラ
ーフィルタ８を含む。一方、下部基板２２は画素領域Ｐ
と前記画素領域Ｐ内に位置する画素電極１７及びスイッ
チング素子Ｔを含むアレー配線を含む。続いて、液晶１
４が上部基板５と下部基板２２間に介在されている。こ
こで、下部基板２２はアレー基板ともいって、多数のゲ
ート配線１３とデータ配線１５が交差して画素領域Ｐを
定義して、スイッチング素子である多数の薄膜トランジ
スタＴがゲート配線１３とデータ配線１５が交差する部
分に形成されている。画素領域Ｐ内に形成された画素電
極１７はインジウム−スズ−オキサイド（ｉｎｄｉｕｍ
−ｔｉｎ−ｏｘｉｄｅ:ＩＴＯ）のように光の透過率が
比較的優れた透明導電性物質で形成される。
【０００６】前述したように構成される液晶表示装置
は、前記画素電極１７上に位置した液晶層１４が前記薄
膜トランジスタＴから印加された信号により配向され
て、前記液晶層の配向程度によって前記液晶層１４を透
過する光の量を調節する方式で画像を表現できる。
は、前記画素電極１７上に位置した液晶層１４が前記薄
膜トランジスタＴから印加された信号により配向され
て、前記液晶層の配向程度によって前記液晶層１４を透
過する光の量を調節する方式で画像を表現できる。
【０００７】前述したような動作特性を有する液晶表示
装置の改善課題中の一つは画面を鮮明で明るく具現する
ために開口率（ａｐｅｒｔｕｒｅ ｒａｔｉｏ）をさら
に確保することにある。
装置の改善課題中の一つは画面を鮮明で明るく具現する
ために開口率（ａｐｅｒｔｕｒｅ ｒａｔｉｏ）をさら
に確保することにある。
【０００８】前述したようなアレー配線の構成で、画面
の開口率に最も影響を多くおよぼす構成はデータ配線で
ある。
の開口率に最も影響を多くおよぼす構成はデータ配線で
ある。
【０００９】以下、図２を参照して前記データ配線と画
素領域の関係を説明する。
素領域の関係を説明する。
【００１０】図２は、従来の液晶表示装置用アレー基板
の一部を示した平面図である。図示したように、アレー
基板２２はゲート配線１３とデータ配線１５が画素領域
Ｐを定義して交差して構成されて、このような二配線の
交差地点にはゲート電極３０とソース電極３２及びドレ
イン電極３４とアクティブ層３６で構成された薄膜トラ
ンジスタＴが構成される。
の一部を示した平面図である。図示したように、アレー
基板２２はゲート配線１３とデータ配線１５が画素領域
Ｐを定義して交差して構成されて、このような二配線の
交差地点にはゲート電極３０とソース電極３２及びドレ
イン電極３４とアクティブ層３６で構成された薄膜トラ
ンジスタＴが構成される。
【００１１】また、前記画素領域Ｐ上部には前記ドレイ
ン電極３０と接触する画素電極１７が構成され、前記画
素電極１７と並列連結される補助容量部Ｃが前記ゲート
配線１３上部に構成される。
ン電極３０と接触する画素電極１７が構成され、前記画
素電極１７と並列連結される補助容量部Ｃが前記ゲート
配線１３上部に構成される。
【００１２】前記補助容量部Ｃは、前記ゲート配線１３
の一部分であるストレージ第１電極１３ａと、前記ソー
ス及びドレイン電極３２、３４と同一層及び同一物質で
構成されるアイランド状のストレージ第２電極３９で構
成される。
の一部分であるストレージ第１電極１３ａと、前記ソー
ス及びドレイン電極３２、３４と同一層及び同一物質で
構成されるアイランド状のストレージ第２電極３９で構
成される。
【００１３】前記ストレージ第２電極３５は、ストレー
ジコンタクトホール４０を通して前記画素電極１７と連
結されて構成される。
ジコンタクトホール４０を通して前記画素電極１７と連
結されて構成される。
【００１４】前述したようなアレー基板２２の構成で、
前記画素領域Ｐが占める面積が大きければ大きいほど液
晶パネルの開口率は大きくなる。
前記画素領域Ｐが占める面積が大きければ大きいほど液
晶パネルの開口率は大きくなる。
【００１５】前記画素領域Ｐを広めるための方法として
データ配線１５の幅（ｗｉｄｔh）を狭める方法を考え
ることができるが、このようにするためには前記画素電
極１７と隣接する画素電極１７の間隔を狭める必要があ
る。しかし現在の一般的な露光マスク（ｍａｓｋ）では
前記画素電極と隣接する画素電極間の距離を４μｍ以下
に狭めることに限界がある。
データ配線１５の幅（ｗｉｄｔh）を狭める方法を考え
ることができるが、このようにするためには前記画素電
極１７と隣接する画素電極１７の間隔を狭める必要があ
る。しかし現在の一般的な露光マスク（ｍａｓｋ）では
前記画素電極と隣接する画素電極間の距離を４μｍ以下
に狭めることに限界がある。
【００１６】以下、図３Ａないし図３Ｆを参照して従来
の液晶表示装置用アレー基板の製造工程を詳細に説明す
る。
の液晶表示装置用アレー基板の製造工程を詳細に説明す
る。
【００１７】図３Ａないし図３Ｆは、図２のＩＩＩ−Ｉ
ＩＩ線を沿って切った断面図であって、従来技術による
液晶表示装置用アレー基板の製造過程を示した図面であ
る。ここで、補助容量はストレージオンゲート（ｓｔｏ
ｒａｇｅ ｏｎ ｇａｔｅ）構造を例を挙げて説明す
る。
ＩＩ線を沿って切った断面図であって、従来技術による
液晶表示装置用アレー基板の製造過程を示した図面であ
る。ここで、補助容量はストレージオンゲート（ｓｔｏ
ｒａｇｅ ｏｎ ｇａｔｅ）構造を例を挙げて説明す
る。
【００１８】一般的に液晶表示装置に用いられる薄膜ト
ランジスタＴの構造は、逆スタガ（Ｉｎｖｅｒｔｅｄ
Ｓｔａｇｇｅｒｅｄ）型構造が多く用いられる。これは
構造が簡単ながらも性能が優秀なためである。前記逆ス
タガ形薄膜トランジスタはチャネル形成方法によってバ
ックチャネルエッチ型（ｂａｃｋ ｃhａｎｎｅｌｅｔ
ｃh:ＢＣＥ）とエッチストッパ形（ｅｔｃh ｓｔｏｐ
ｐｅｒ:ＥＳ）に分けられるが、構造が簡単なバックチ
ャネルエッチ型構造が適用される液晶表示装置用アレー
基板を例を挙げて説明する。
ランジスタＴの構造は、逆スタガ（Ｉｎｖｅｒｔｅｄ
Ｓｔａｇｇｅｒｅｄ）型構造が多く用いられる。これは
構造が簡単ながらも性能が優秀なためである。前記逆ス
タガ形薄膜トランジスタはチャネル形成方法によってバ
ックチャネルエッチ型（ｂａｃｋ ｃhａｎｎｅｌｅｔ
ｃh:ＢＣＥ）とエッチストッパ形（ｅｔｃh ｓｔｏｐ
ｐｅｒ:ＥＳ）に分けられるが、構造が簡単なバックチ
ャネルエッチ型構造が適用される液晶表示装置用アレー
基板を例を挙げて説明する。
【００１９】まず、基板に異物質や有機性物質を除去し
て、蒸着されるゲート物質の金属薄膜とガラス基板の接
触性（ａｄhｅｓｉｏｎ）を良くするために洗浄を実施
する。
て、蒸着されるゲート物質の金属薄膜とガラス基板の接
触性（ａｄhｅｓｉｏｎ）を良くするために洗浄を実施
する。
【００２０】次に、図３Ａに示したように、前記基板２
２上に金属膜を蒸着した後に第１マスクでパターニング
して、ゲート電極３０とゲート配線（図２の１３）を形
成する。この際、前記ゲート配線（図２の１３）中の一
部はストレージ第１電極（図２の１３ａ）として用いら
れる。
２上に金属膜を蒸着した後に第１マスクでパターニング
して、ゲート電極３０とゲート配線（図２の１３）を形
成する。この際、前記ゲート配線（図２の１３）中の一
部はストレージ第１電極（図２の１３ａ）として用いら
れる。
【００２１】このようなゲート電極３０物質は、液晶表
示装置の作動に重要なためにＲＣディレイ（ｄｅｌａ
ｙ）を小さくするために抵抗が小さなアルミニウム（Ａ
ｌ）が主流をなしているが、純粋アルミニウムは化学的
に耐蝕性が弱くて、後続の高温工程でヒロック（hｉｌ
ｌｏｃｋ）形成による配線欠陥問題を惹起するので、ア
ルミニウム配線の場合は合金の形態で使われたり積層構
造が適用される場合もある。そして前記ゲート電極３０
と前記ストレージ第１電極１３ａは同一パターンであっ
て、ゲート配線に該当する部分であってその機能上ゲー
ト電極３０とストレージ第１電極１３ａとに指称され
る。
示装置の作動に重要なためにＲＣディレイ（ｄｅｌａ
ｙ）を小さくするために抵抗が小さなアルミニウム（Ａ
ｌ）が主流をなしているが、純粋アルミニウムは化学的
に耐蝕性が弱くて、後続の高温工程でヒロック（hｉｌ
ｌｏｃｋ）形成による配線欠陥問題を惹起するので、ア
ルミニウム配線の場合は合金の形態で使われたり積層構
造が適用される場合もある。そして前記ゲート電極３０
と前記ストレージ第１電極１３ａは同一パターンであっ
て、ゲート配線に該当する部分であってその機能上ゲー
ト電極３０とストレージ第１電極１３ａとに指称され
る。
【００２２】次に、前記ゲート電極３０が形成された基
板２２の全面に窒化シリコン（ＳｉＮｘ）と酸化シリコ
ン（ＳｉＯ２）などの無機絶縁物質やベンゾシクロブテ
ン（ｂｅｎｚｏｃｙｃｌｏｂｕｔｅｎｅ:ＢＣＢ）とア
クリル（ａｃｒｙｌ）系樹脂（ｒｅｓｉｎ）などの有機
絶縁物質中の一つを蒸着または塗布して第１絶縁膜であ
るゲート絶縁膜５０を形成する。
板２２の全面に窒化シリコン（ＳｉＮｘ）と酸化シリコ
ン（ＳｉＯ２）などの無機絶縁物質やベンゾシクロブテ
ン（ｂｅｎｚｏｃｙｃｌｏｂｕｔｅｎｅ:ＢＣＢ）とア
クリル（ａｃｒｙｌ）系樹脂（ｒｅｓｉｎ）などの有機
絶縁物質中の一つを蒸着または塗布して第１絶縁膜であ
るゲート絶縁膜５０を形成する。
【００２３】次に、図３Ｂに示したように、前記ゲート
絶縁膜５０上に連続で半導体物質である非晶質シリコン
（ａ−Ｓｉ:Ｈ）と不純物が含まれた非晶質シリコン
（ｎ＋ａ−Ｓｉ:Ｈ）を蒸着して半導体層を形成する。
前記半導体層を第２マスクでパターニングして、アクテ
ィブ層３６と前記アクティブ層と同一形態のオーミック
コンタクト層３８を形成する。前記不純物が含まれたオ
ーミックコンタクト層３８は追って生成される金属層と
前記アクティブ層３６との接触抵抗を減らすための目的
である。
絶縁膜５０上に連続で半導体物質である非晶質シリコン
（ａ−Ｓｉ:Ｈ）と不純物が含まれた非晶質シリコン
（ｎ＋ａ−Ｓｉ:Ｈ）を蒸着して半導体層を形成する。
前記半導体層を第２マスクでパターニングして、アクテ
ィブ層３６と前記アクティブ層と同一形態のオーミック
コンタクト層３８を形成する。前記不純物が含まれたオ
ーミックコンタクト層３８は追って生成される金属層と
前記アクティブ層３６との接触抵抗を減らすための目的
である。
【００２４】図３Ｃは、データ配線１５とソース及びド
レイン電極３２、３４とアイランド状の第２ストレージ
電極（図２の３９）を形成する段階であって、前記アク
ティブ層３６及びオーミックコンタクト層３８が構成さ
れた基板２２の全面にクロム（Ｃｒ）、モリブデン（Ｍ
ｏ）、タングステン（Ｗ）、アンチモン（Ｓｂ）、タン
タル（Ｔａ）で構成された導電性金属グループ中選択さ
れた一つを蒸着して第２金属層を形成する。続いて、前
記第２金属層を第３マスクでパターニングして、前記ゲ
ート配線（図２の１３）と交差して画素領域Ｐを定義す
るデータ配線１５と、前記データ配線１５から前記ゲー
ト電極３０の一側に所定面積内に突出形成されたソース
電極３２とこれとは所定間隔離隔されたドレイン電極３
４を形成する。同時に、前記画素領域Ｐを定義するゲー
ト配線１３の上部にアイランド状のソース−ドレイン金
属層すなわち、ストレージ第２電極３９を形成する。
レイン電極３２、３４とアイランド状の第２ストレージ
電極（図２の３９）を形成する段階であって、前記アク
ティブ層３６及びオーミックコンタクト層３８が構成さ
れた基板２２の全面にクロム（Ｃｒ）、モリブデン（Ｍ
ｏ）、タングステン（Ｗ）、アンチモン（Ｓｂ）、タン
タル（Ｔａ）で構成された導電性金属グループ中選択さ
れた一つを蒸着して第２金属層を形成する。続いて、前
記第２金属層を第３マスクでパターニングして、前記ゲ
ート配線（図２の１３）と交差して画素領域Ｐを定義す
るデータ配線１５と、前記データ配線１５から前記ゲー
ト電極３０の一側に所定面積内に突出形成されたソース
電極３２とこれとは所定間隔離隔されたドレイン電極３
４を形成する。同時に、前記画素領域Ｐを定義するゲー
ト配線１３の上部にアイランド状のソース−ドレイン金
属層すなわち、ストレージ第２電極３９を形成する。
【００２５】前述した構成で、前記データ配線１５は、
最小８μｍの幅でパターニングされる。なぜなら、以後
に前記データ配線１５の上部で前記データ配線１５の両
側に所定間隔重ねて形成される各画素電極の間隔が最小
４μｍであって、前記データ配線は前記各画素電極と最
小２μｍずつ重なるように構成しなければならないため
に前記８μｍの幅を有するようにパターニングしなけれ
ばならない。
最小８μｍの幅でパターニングされる。なぜなら、以後
に前記データ配線１５の上部で前記データ配線１５の両
側に所定間隔重ねて形成される各画素電極の間隔が最小
４μｍであって、前記データ配線は前記各画素電極と最
小２μｍずつ重なるように構成しなければならないため
に前記８μｍの幅を有するようにパターニングしなけれ
ばならない。
【００２６】次に、図３Ｄに示したように前記データ配
線１５などが構成された基板２２の全面にベンゾシクロ
ブテン（ＢＣＢ）とアクリル系樹脂等で構成された透明
な有機絶縁物質を蒸着または塗布して保護層５２を形成
する。連続して、前記保護層５２を第４マスクでパター
ニングして、前記ドレイン電極３４の一部を露出するド
レインコンタクトホール５４と、前記第２ストレージ電
極３９の一部を露出するストレージコンタクトホール
（図２の４０）を形成する。
線１５などが構成された基板２２の全面にベンゾシクロ
ブテン（ＢＣＢ）とアクリル系樹脂等で構成された透明
な有機絶縁物質を蒸着または塗布して保護層５２を形成
する。連続して、前記保護層５２を第４マスクでパター
ニングして、前記ドレイン電極３４の一部を露出するド
レインコンタクトホール５４と、前記第２ストレージ電
極３９の一部を露出するストレージコンタクトホール
（図２の４０）を形成する。
【００２７】次は画素電極を形成する工程であって、図
３Ｅに示したように、前記パターニングされた保護層５
２の上部にＩＴＯとインジウム−酸化亜鉛（ｉｎｄｉｕ
ｍ−ｚｉｎｃ−ｏｘｉｄｅ:ＩＺＯ）で構成された透明
導電性金属グループ中選択された一つを蒸着して透明導
電性金属層５８を形成する。
３Ｅに示したように、前記パターニングされた保護層５
２の上部にＩＴＯとインジウム−酸化亜鉛（ｉｎｄｉｕ
ｍ−ｚｉｎｃ−ｏｘｉｄｅ:ＩＺＯ）で構成された透明
導電性金属グループ中選択された一つを蒸着して透明導
電性金属層５８を形成する。
【００２８】次に、前記透明金属層５８上部にフォトレ
ジスト（ｐhｏｔｏ−ｒｅｓｉｓｔ:ＰＲ）を塗布してＰ
Ｒ層６０を形成する。
ジスト（ｐhｏｔｏ−ｒｅｓｉｓｔ:ＰＲ）を塗布してＰ
Ｒ層６０を形成する。
【００２９】次に、前記ＰＲ層６０の上部に光透過領域
Ｅと光遮断領域Ｆとで構成された第５マスク６２を位置
させた後に露光工程を進める。
Ｅと光遮断領域Ｆとで構成された第５マスク６２を位置
させた後に露光工程を進める。
【００３０】この際、光により露出されて露光される部
分Ｇは、前記データ配線１５に対応する部分と、前記ゲ
ート配線１３に対応する部分（図示せず）と前記薄膜ト
ランジスタＴに対応する部分であり、この部分のＰＲ層
は現像液（ｄｅｖｅｌｏｐｅｒ）により除去される。次
に、前記一部ＰＲ層が除去されて露出された下部透明金
属層５８が所定の方法でエッチングされる。
分Ｇは、前記データ配線１５に対応する部分と、前記ゲ
ート配線１３に対応する部分（図示せず）と前記薄膜ト
ランジスタＴに対応する部分であり、この部分のＰＲ層
は現像液（ｄｅｖｅｌｏｐｅｒ）により除去される。次
に、前記一部ＰＲ層が除去されて露出された下部透明金
属層５８が所定の方法でエッチングされる。
【００３１】このような工程を通して図３Ｆに示したよ
うに画素電極１７を形成することができる。前記画素電
極１７の一側は前記ドレイン電極３４と接触して他側は
前記第２ストレージ電極（図２の３９）と接触して構成
される。
うに画素電極１７を形成することができる。前記画素電
極１７の一側は前記ドレイン電極３４と接触して他側は
前記第２ストレージ電極（図２の３９）と接触して構成
される。
【００３２】また、前記データ配線１５とは２μｍ重な
るように構成され、前記データ配線１５の両側に位置す
る前記画素電極１７と隣接する画素電極１７は４μｍの
間隔を置いて形成される。
るように構成され、前記データ配線１５の両側に位置す
る前記画素電極１７と隣接する画素電極１７は４μｍの
間隔を置いて形成される。
【００３３】前記画素電極１７と隣接する画素電極１７
は、データ配線１５の上部で隣接するように構成される
ので、相互電気的な影響を及ぼさない範囲内で最小限の
ギャップで構成されるとよい。一般的に、前記画素電極
が相互に影響を及ぼし合わない距離は最小２μｍとして
知られている。
は、データ配線１５の上部で隣接するように構成される
ので、相互電気的な影響を及ぼさない範囲内で最小限の
ギャップで構成されるとよい。一般的に、前記画素電極
が相互に影響を及ぼし合わない距離は最小２μｍとして
知られている。
【００３４】このような事実で類推する時、前記画素電
極１７間の距離を２μｍとするならば、前記データ配線
幅も２μｍほど小さくして構成することが可能である結
論を得ることができる。
極１７間の距離を２μｍとするならば、前記データ配線
幅も２μｍほど小さくして構成することが可能である結
論を得ることができる。
【００３５】結果的に、前記データ配線１５が占めた液
晶の非駆動領域が縮まったほどを開口率として確保でき
る。
晶の非駆動領域が縮まったほどを開口率として確保でき
る。
【００３６】しかし、従来のマスク露光方法では前記画
素電極と画素電極間のギャップを４μｍ以下に狭められ
ない。
素電極と画素電極間のギャップを４μｍ以下に狭められ
ない。
【００３７】その理由を以下図４を参照して説明する。
図４は、従来の露光マスクと、マスクに構成された単一
スリットを通過した光の強さに対する分布を示した図面
である。
図４は、従来の露光マスクと、マスクに構成された単一
スリットを通過した光の強さに対する分布を示した図面
である。
【００３８】一般的にマスク６２の遮断領域Ｆと遮断領
域間の透過領域Ｅ（単一スリット：ｓｉｎｇｌｅ ｓｌ
ｉｔ）に光が入射する時、単一スリットＥによるフラウ
ンホーファー（Ｆｒａｕｎhｏｆｅｒ）回折効果（入射
波と回折波すべてを平面波で取扱うことができる場合の
回折）が発生して基板２２に到達する光の強度による回
折像の各分布が得られるがこの際の各分布幅は前記マス
ク６２の遮断領域Ｆと遮断領域が離隔された距離ｂに反
比例して、光の波長λに比例する。
域間の透過領域Ｅ（単一スリット：ｓｉｎｇｌｅ ｓｌ
ｉｔ）に光が入射する時、単一スリットＥによるフラウ
ンホーファー（Ｆｒａｕｎhｏｆｅｒ）回折効果（入射
波と回折波すべてを平面波で取扱うことができる場合の
回折）が発生して基板２２に到達する光の強度による回
折像の各分布が得られるがこの際の各分布幅は前記マス
ク６２の遮断領域Ｆと遮断領域が離隔された距離ｂに反
比例して、光の波長λに比例する。
【００３９】前記マスク６２の遮断領域と遮断領域間の
中間地点に最も明るい光の強さＬがあらわれるようにな
り、このような光の強さはスリットの幅ｂに比例する。
中間地点に最も明るい光の強さＬがあらわれるようにな
り、このような光の強さはスリットの幅ｂに比例する。
【００４０】以下式（１）は、前記透過領域Ｅを通過す
る光の進行方向に対する回折角と、光の強さと光の波長
そして前記光が透過される距離の関係を示したものであ
る。 Ｉ＝Ｉ０（sinβ／β）２−−−−−（１） 但し、β＝１／２kb sinθであって、この際sinθ＝２
π／kb＝λ／ｂである。
る光の進行方向に対する回折角と、光の強さと光の波長
そして前記光が透過される距離の関係を示したものであ
る。 Ｉ＝Ｉ０（sinβ／β）２−−−−−（１） 但し、β＝１／２kb sinθであって、この際sinθ＝２
π／kb＝λ／ｂである。
【００４１】前述した式で、ｋは伝搬定数（ｐｒｏｐａ
ｇａｔｉｏｎ ｃｏｎｓｔａｎｔ）であって、Ｉは光の
強さ、λは光の波長、ｂは前記遮断領域と遮断領域間の
離隔距離、θは光の進行方向に対する回折角を示す。
ｇａｔｉｏｎ ｃｏｎｓｔａｎｔ）であって、Ｉは光の
強さ、λは光の波長、ｂは前記遮断領域と遮断領域間の
離隔距離、θは光の進行方向に対する回折角を示す。
【００４２】前述した式から分かるように、回折角θを
減らして光の強さの分布が狭まることができるようにし
てこそ光学的分解能を達成できる。すなわち、フォトレ
ジストが完全に露光されることができる。
減らして光の強さの分布が狭まることができるようにし
てこそ光学的分解能を達成できる。すなわち、フォトレ
ジストが完全に露光されることができる。
【００４３】図示したように、波長が一定の際、透過領
域の幅ｂが広まる場合には強度プロファイルＩが狭まっ
て完全露光Ｉａが可能であって、反対に前記透過領域の
幅ｂ（遮断領域と遮断領域との間）が狭まる場合、回折
角θが大きくなって光の強度プロファイル（ｉｎｔｅｎ
ｓｉｔｙ ｐｒｏｆｉｌｅ）Ｈが緩慢になるので光の強
さが弱まってフォトレジストが表面から薄く露光Ｈａさ
れる。
域の幅ｂが広まる場合には強度プロファイルＩが狭まっ
て完全露光Ｉａが可能であって、反対に前記透過領域の
幅ｂ（遮断領域と遮断領域との間）が狭まる場合、回折
角θが大きくなって光の強度プロファイル（ｉｎｔｅｎ
ｓｉｔｙ ｐｒｏｆｉｌｅ）Ｈが緩慢になるので光の強
さが弱まってフォトレジストが表面から薄く露光Ｈａさ
れる。
【００４４】前記の二つの場合すべて基板上の回折角が
０になる地点から光の強さが急激に減少して露光量の不
足でＰＲ層６０の露光状態が不均一となる。
０になる地点から光の強さが急激に減少して露光量の不
足でＰＲ層６０の露光状態が不均一となる。
【００４５】したがって単一スリットを用いる場合、Ｐ
Ｒ層が均一に露光されることができるスリットの幅、す
なわちマスク６２の光透過領域Ｅ幅ｂは確保されなけれ
ばならない。
Ｒ層が均一に露光されることができるスリットの幅、す
なわちマスク６２の光透過領域Ｅ幅ｂは確保されなけれ
ばならない。
【００４６】このようになると最小限に縮めることがで
きるスリットの幅は限定されるしかない。結果的に、前
記画素電極と隣接する画素電極の距離を最小化させるに
は限界がある。
きるスリットの幅は限定されるしかない。結果的に、前
記画素電極と隣接する画素電極の距離を最小化させるに
は限界がある。
【００４７】マスク６２の光透過領域の幅ｂと露光工程
における光の強度分布間の関係を考慮する時、現在の一
般的な露光技術で可能な画素電極１７間の距離は最小４
μｍである。したがって、画素電極１７間の最小距離４
μｍと画素電極１７とデータ配線１５の両側重畳幅２μ
ｍを考慮すると、データ配線１５は最小８μｍの幅を有
するようにパターンされなければならない。
における光の強度分布間の関係を考慮する時、現在の一
般的な露光技術で可能な画素電極１７間の距離は最小４
μｍである。したがって、画素電極１７間の最小距離４
μｍと画素電極１７とデータ配線１５の両側重畳幅２μ
ｍを考慮すると、データ配線１５は最小８μｍの幅を有
するようにパターンされなければならない。
【００４８】前記したように、データ配線１５の幅を減
少させるのに制限があるために、開口率をこれ以上大き
くするのに難しさがある。
少させるのに制限があるために、開口率をこれ以上大き
くするのに難しさがある。
【００４９】
【発明が解決しようとする課題】本発明は前記のような
問題を解決するために案出したものであり、本発明の目
的は、画素電極をパターニングするためのマスク露光工
程を進める場合、前述した単一スリットに比べて幅が非
常に狭い微少のスリットが２本以上構成されたスリット
領域を有するマスクを用いる方法を提供することにあ
る。
問題を解決するために案出したものであり、本発明の目
的は、画素電極をパターニングするためのマスク露光工
程を進める場合、前述した単一スリットに比べて幅が非
常に狭い微少のスリットが２本以上構成されたスリット
領域を有するマスクを用いる方法を提供することにあ
る。
【００５０】このような本発明の目的は、液晶表示装置
用アレー基板に構成される画素電極間の距離を縮めて、
それによるデータ配線の微少パターン形成が可能にして
液晶表示装置の開口率を改善することにある。
用アレー基板に構成される画素電極間の距離を縮めて、
それによるデータ配線の微少パターン形成が可能にして
液晶表示装置の開口率を改善することにある。
【００５１】
【課題を解決するための手段】前記のような目的を達成
するための本発明による液晶表示装置用アレー基板製造
方法は、基板上にゲート配線とゲート電極を形成する段
階と；前記基板上にゲート絶縁膜を形成する段階と；前
記ゲート絶縁膜上にアクティブ層とオーミックコンタク
ト層を形成する段階と；前記基板上にデータ配線と、ソ
ース電極及びドレイン電極を形成する段階と；前記基板
上に絶縁物質を形成することによって保護膜を形成する
段階と；前記保護膜上部に透明電極層を形成する段階
と；前記保護膜をパターニングすることにより、前記ド
レイン電極の一部を露出するドレインコンタクトホール
を形成する段階と；前記保護膜上部に透明電極層を形成
する段階と；前記透明電極層上にフォトレジスト層を形
成する段階と；前記フォトレジスト層上部に光遮断領域
とスリット領域及び光透過領域を含むマスクを配置する
ことによって露光を実施する段階；及び光に露出された
前記フォトレジスト層を現像して露出された透明電極層
をエッチングすることによって画素電極を形成する段階
を含む。
するための本発明による液晶表示装置用アレー基板製造
方法は、基板上にゲート配線とゲート電極を形成する段
階と；前記基板上にゲート絶縁膜を形成する段階と；前
記ゲート絶縁膜上にアクティブ層とオーミックコンタク
ト層を形成する段階と；前記基板上にデータ配線と、ソ
ース電極及びドレイン電極を形成する段階と；前記基板
上に絶縁物質を形成することによって保護膜を形成する
段階と；前記保護膜上部に透明電極層を形成する段階
と；前記保護膜をパターニングすることにより、前記ド
レイン電極の一部を露出するドレインコンタクトホール
を形成する段階と；前記保護膜上部に透明電極層を形成
する段階と；前記透明電極層上にフォトレジスト層を形
成する段階と；前記フォトレジスト層上部に光遮断領域
とスリット領域及び光透過領域を含むマスクを配置する
ことによって露光を実施する段階；及び光に露出された
前記フォトレジスト層を現像して露出された透明電極層
をエッチングすることによって画素電極を形成する段階
を含む。
【００５２】ここで、前記マスクの光遮断領域は、前記
画素電極に対応して、前記光透過領域は前記アクティブ
層と前記ソース及びドレイン電極に対応し、前記スリッ
ト領域は前記データ配線に対応する。
画素電極に対応して、前記光透過領域は前記アクティブ
層と前記ソース及びドレイン電極に対応し、前記スリッ
ト領域は前記データ配線に対応する。
【００５３】また、前記画素電極と隣接する画素電極間
の距離は、２μｍないし３．５μｍで有り得て、前記デ
ータ配線の幅は６μｍないし７．５μｍで有り得る。
の距離は、２μｍないし３．５μｍで有り得て、前記デ
ータ配線の幅は６μｍないし７．５μｍで有り得る。
【００５４】一方、前記スリット領域は少なくとも二個
のスリットを含み、前記スリットの幅は１．２μｍであ
る。前記スリットと隣接するスリット間の間隔は０．５
μｍで有り得る。
のスリットを含み、前記スリットの幅は１．２μｍであ
る。前記スリットと隣接するスリット間の間隔は０．５
μｍで有り得る。
【００５５】本発明による他の表示装置用薄膜トランジ
スタアレー基板の製造方法は、基板上に第１導電層を蒸
着してエッチングすることによって多数のゲート配線と
ゲート電極を形成する段階と；前記基板上に前記多数の
ゲート配線とゲート電極を覆うゲート絶縁膜を形成する
段階と；前記ゲート絶縁膜上にアイランド状でなされた
多数のアクティブ層とオーミックコンタクト層を形成す
る段階と；前記ゲート絶縁膜とアクティブ層及びオーミ
ックコンタクト層上部に第２導電層を蒸着してエッチン
グすることによって多数のデータ配線とソース電極及び
ドレイン電極を形成する段階と；前記ゲート絶縁膜上に
絶縁物質を蒸着してエッチングすることによって、前記
多数のデータ配線とソース電極及びドレイン電極を覆
い、前記導電層中の少なくとも一つをあらわすコンタク
トホールを有する保護膜を形成する段階；及び前記保護
膜上に前記データ配線と重畳して少なくとも隣接する二
電極間の距離が３．５μｍより小さな多数の画素電極を
形成する段階を含む。
スタアレー基板の製造方法は、基板上に第１導電層を蒸
着してエッチングすることによって多数のゲート配線と
ゲート電極を形成する段階と；前記基板上に前記多数の
ゲート配線とゲート電極を覆うゲート絶縁膜を形成する
段階と；前記ゲート絶縁膜上にアイランド状でなされた
多数のアクティブ層とオーミックコンタクト層を形成す
る段階と；前記ゲート絶縁膜とアクティブ層及びオーミ
ックコンタクト層上部に第２導電層を蒸着してエッチン
グすることによって多数のデータ配線とソース電極及び
ドレイン電極を形成する段階と；前記ゲート絶縁膜上に
絶縁物質を蒸着してエッチングすることによって、前記
多数のデータ配線とソース電極及びドレイン電極を覆
い、前記導電層中の少なくとも一つをあらわすコンタク
トホールを有する保護膜を形成する段階；及び前記保護
膜上に前記データ配線と重畳して少なくとも隣接する二
電極間の距離が３．５μｍより小さな多数の画素電極を
形成する段階を含む。
【００５６】ここで、前記画素電極と隣接する画素電極
間の距離は２μｍないし３．５μｍで有り得て、前記デ
ータ配線の幅は６μｍないし７．５μｍで有り得る。
間の距離は２μｍないし３．５μｍで有り得て、前記デ
ータ配線の幅は６μｍないし７．５μｍで有り得る。
【００５７】一方、前記画素電極は光遮断領域と、スリ
ット領域及び光透過領域を含むマスクを利用して形成さ
れて、前記マスクの光遮断領域は前記画素電極に対応し
て、前記光透過領域は前記アクティブ層と前記ソース及
びドレイン電極に対応し、前記スリット領域は前記デー
タ配線に対応する。この際、前記スリット領域は少なく
とも二個のスリットを含んで、前記スリットの幅は１．
２μｍで有り得る。また、前記スリットと隣接するスリ
ット間の間隔は０．５μｍの場合もある。
ット領域及び光透過領域を含むマスクを利用して形成さ
れて、前記マスクの光遮断領域は前記画素電極に対応し
て、前記光透過領域は前記アクティブ層と前記ソース及
びドレイン電極に対応し、前記スリット領域は前記デー
タ配線に対応する。この際、前記スリット領域は少なく
とも二個のスリットを含んで、前記スリットの幅は１．
２μｍで有り得る。また、前記スリットと隣接するスリ
ット間の間隔は０．５μｍの場合もある。
【００５８】
【発明の実施の形態】以下、図面を参照して本発明によ
る望ましい実施例を説明する。 −−実施例−− 図５は、本発明によって製作された液晶表示装置用アレ
ー基板の一部を概略的に示した平面図である。
る望ましい実施例を説明する。 −−実施例−− 図５は、本発明によって製作された液晶表示装置用アレ
ー基板の一部を概略的に示した平面図である。
【００５９】図示したように、相互交差して画素領域Ｐ
を定義するゲート配線１０２とデータ配線１１２が形成
されており、前記二配線の交差地点にはゲート電極１０
４とソース電極１１４及びドレイン電極１１６そしてア
クティブ層１０８で構成されるスイッチング素子である
薄膜トランジスタＴが形成されている。
を定義するゲート配線１０２とデータ配線１１２が形成
されており、前記二配線の交差地点にはゲート電極１０
４とソース電極１１４及びドレイン電極１１６そしてア
クティブ層１０８で構成されるスイッチング素子である
薄膜トランジスタＴが形成されている。
【００６０】前記画素領域Ｐ上には前記ドレイン電極１
１４と接触する画素電極１２４ａが形成されており、前
記画素電極１２４ａと電気的に並列で連結された補助容
量部（ｓｔｏｒａｇｅ ｃａｐａｃｉｔｏｒ）Ｃが前記
ゲート配線１０２上に形成される。前記補助容量部Ｃは
前記ゲート配線１０２の一部であるストレージ第１電極
１０２ａとストレージ第２電極１１７とで構成される。
１４と接触する画素電極１２４ａが形成されており、前
記画素電極１２４ａと電気的に並列で連結された補助容
量部（ｓｔｏｒａｇｅ ｃａｐａｃｉｔｏｒ）Ｃが前記
ゲート配線１０２上に形成される。前記補助容量部Ｃは
前記ゲート配線１０２の一部であるストレージ第１電極
１０２ａとストレージ第２電極１１７とで構成される。
【００６１】本発明によって製作された液晶表示装置用
アレー基板の特徴は、従来に比べてデータ配線１１４の
幅Ｗが大幅に狭まったものであり、これによって画素電
極１２４ａが占める領域がさらに大きくなりそれによる
開口率が多く確保された構造である。
アレー基板の特徴は、従来に比べてデータ配線１１４の
幅Ｗが大幅に狭まったものであり、これによって画素電
極１２４ａが占める領域がさらに大きくなりそれによる
開口率が多く確保された構造である。
【００６２】以下、図６Ａないし図６Ｆを参照してこれ
を説明する。図６Ａないし図６Ｅは図５のＶＩ−ＶＩ線
を沿って切った断面図であって、本発明による液晶表示
装置用アレー基板の製造過程を示した図面である。
を説明する。図６Ａないし図６Ｅは図５のＶＩ−ＶＩ線
を沿って切った断面図であって、本発明による液晶表示
装置用アレー基板の製造過程を示した図面である。
【００６３】まず、図６Ａは本発明の第１マスク工程に
よって製造したアレー基板の構造を示した図面であっ
て、基板１００上に第１金属を蒸着して第１マスク露光
工程を通してパターニングして、ゲート配線（図５の１
０２）とゲート電極１０４を形成する段階を図示してい
る。
よって製造したアレー基板の構造を示した図面であっ
て、基板１００上に第１金属を蒸着して第１マスク露光
工程を通してパターニングして、ゲート配線（図５の１
０２）とゲート電極１０４を形成する段階を図示してい
る。
【００６４】図５に示した図面ではゲート電極１０４を
前記ゲート配線１０２から突出させて構成してあるが、
ゲート配線１０２の一部にゲート電極１０４が定義され
た形態で構成する場合もある。
前記ゲート配線１０２から突出させて構成してあるが、
ゲート配線１０２の一部にゲート電極１０４が定義され
た形態で構成する場合もある。
【００６５】この際、前記ゲート配線１０２の一部は、
ストレージ第１電極１０２ａの機能をする。
ストレージ第１電極１０２ａの機能をする。
【００６６】前記ゲート配線１０２ないし前記ゲート電
極１０４の形成に用いられる第１金属は、一般的に用い
られるクロム（Ｃｒ）、モリブデン（Ｍｏ）、タンタル
（Ｔａ）、アンチモン（Ｓｂ）、銅（Ｃｕ）等を用いる
ことができ、アルミニウム系金属を用いることができ
る。前記アルミニウム系金属はアルミニウム−ネオジム
／モリブデン（ＡｌＮｄ／Ｍｏ）を用いる。
極１０４の形成に用いられる第１金属は、一般的に用い
られるクロム（Ｃｒ）、モリブデン（Ｍｏ）、タンタル
（Ｔａ）、アンチモン（Ｓｂ）、銅（Ｃｕ）等を用いる
ことができ、アルミニウム系金属を用いることができ
る。前記アルミニウム系金属はアルミニウム−ネオジム
／モリブデン（ＡｌＮｄ／Ｍｏ）を用いる。
【００６７】前記ゲート配線１０２の第１層として用い
られたアルミニウム系金属は抵抗が小さいためにゲート
配線１０２を流れる信号のＲＣディレイを減らすことが
できる。
られたアルミニウム系金属は抵抗が小さいためにゲート
配線１０２を流れる信号のＲＣディレイを減らすことが
できる。
【００６８】しかし、前記アルミニウム系金属は、化学
製品に対する耐蝕性が少ないためにエッチング溶液によ
りエッチング侵食されて断線不良が発生する問題が発生
する。
製品に対する耐蝕性が少ないためにエッチング溶液によ
りエッチング侵食されて断線不良が発生する問題が発生
する。
【００６９】したがって、これを防止するために化学薬
品に対する耐蝕性が強いモリブデン（Ｍｏ）などの金属
を用いる。
品に対する耐蝕性が強いモリブデン（Ｍｏ）などの金属
を用いる。
【００７０】続いて、前記ゲート配線１０２とゲート電
極１０４が構成された基板１００の上部にシリコン窒化
膜（ＳｉＮｘ）とシリコン酸化膜（ＳｉＯ２）のような
無機絶縁膜や、場合によってはベンゾシクロブテンとア
クリル系樹脂等で構成される有機絶縁物質グループ中選
択された一つを蒸着または塗布して第１絶縁膜であるゲ
ート絶縁膜１０６を形成する。
極１０４が構成された基板１００の上部にシリコン窒化
膜（ＳｉＮｘ）とシリコン酸化膜（ＳｉＯ２）のような
無機絶縁膜や、場合によってはベンゾシクロブテンとア
クリル系樹脂等で構成される有機絶縁物質グループ中選
択された一つを蒸着または塗布して第１絶縁膜であるゲ
ート絶縁膜１０６を形成する。
【００７１】図６Ｂは、本発明による第２マスク工程に
よるアレー基板の構造を図示したものであって、アクテ
ィブ層を形成する段階を示した図面である。
よるアレー基板の構造を図示したものであって、アクテ
ィブ層を形成する段階を示した図面である。
【００７２】すなわち、前記ゲート絶縁膜１０６が形成
された基板１００の全面に純粋非晶質シリコン（ａ−Ｓ
ｉ:Ｈ）と不純物非晶質シリコン層（ｎ＋ａ−Ｓｉ:Ｈ）
を順に積層した後にパターンニングして、アイランド状
のアクティブ層１０８とオーミックコンタクト層１１０
を形成する。
された基板１００の全面に純粋非晶質シリコン（ａ−Ｓ
ｉ:Ｈ）と不純物非晶質シリコン層（ｎ＋ａ−Ｓｉ:Ｈ）
を順に積層した後にパターンニングして、アイランド状
のアクティブ層１０８とオーミックコンタクト層１１０
を形成する。
【００７３】図６Ｃは、本発明による第３マスク工程に
より製造されたアレー基板の構造を図示したものであっ
て、データ配線１１２とソース電極１１４及びドレイン
電極１１６とアイランド状のストレージ第２電極（図５
の１１７）を形成する段階を示した図面である。
より製造されたアレー基板の構造を図示したものであっ
て、データ配線１１２とソース電極１１４及びドレイン
電極１１６とアイランド状のストレージ第２電極（図５
の１１７）を形成する段階を示した図面である。
【００７４】前記積層されたアクティブ層１０８とオー
ミックコンタクト層１１０が形成された基板１００の全
面に前述したようなクロム（Ｃｒ）やモリブデン（Ｍ
ｏ）、タンタル（Ｔａ）、アンチモン（Ｓｂ）、銅（Ｃ
ｕ）、そして純粋アルミニウムやアルミニウム−ネオジ
ム（ＡｌＮｄ）合金のようにアルミニウムを含む金属を
蒸着してパターンして、データ配線１１２とデータ配線
１１２から前記ゲート電極１０４上部に突出して延びた
ソース電極１１４とこれとは所定間隔離隔されたドレイ
ン電極１１６、そして前記ストレージ第１電極（図５の
１０２ａ）の上部にアイランド状でストレージ第２電極
１１７を形成する。
ミックコンタクト層１１０が形成された基板１００の全
面に前述したようなクロム（Ｃｒ）やモリブデン（Ｍ
ｏ）、タンタル（Ｔａ）、アンチモン（Ｓｂ）、銅（Ｃ
ｕ）、そして純粋アルミニウムやアルミニウム−ネオジ
ム（ＡｌＮｄ）合金のようにアルミニウムを含む金属を
蒸着してパターンして、データ配線１１２とデータ配線
１１２から前記ゲート電極１０４上部に突出して延びた
ソース電極１１４とこれとは所定間隔離隔されたドレイ
ン電極１１６、そして前記ストレージ第１電極（図５の
１０２ａ）の上部にアイランド状でストレージ第２電極
１１７を形成する。
【００７５】前記ソース電極１１４及びドレイン電極１
１６の間に露出された不純物半導体層１１０は、漏れ電
流を減らす目的でエッチングする。
１６の間に露出された不純物半導体層１１０は、漏れ電
流を減らす目的でエッチングする。
【００７６】この際、前記データ配線１１２の幅ｄは、
６μｍないし７．５μｍを有するようにパターンされ
る。
６μｍないし７．５μｍを有するようにパターンされ
る。
【００７７】図６Ｄは、第４マスクを利用して製造した
アレー基板の構造を図示したものであって、保護膜１１
８を形成する段階を示した図面である。
アレー基板の構造を図示したものであって、保護膜１１
８を形成する段階を示した図面である。
【００７８】前記データ配線１１２などが形成された基
板１００の全面にＢＣＢやアクリル樹脂のような有機絶
縁物質を蒸着または塗布して第２絶縁膜である保護膜１
１８を形成する。
板１００の全面にＢＣＢやアクリル樹脂のような有機絶
縁物質を蒸着または塗布して第２絶縁膜である保護膜１
１８を形成する。
【００７９】連続して、前記保護膜１１８を第４マスク
を利用して露光した後、パターニングして前記ドレイン
電極１１６の一部を露出するドレインコンタクトホール
１２０と、前記第２ストレージ電極（図５の１１７）の
一部を露出するストレージコンタクトホール（図５の１
２２）を形成する。
を利用して露光した後、パターニングして前記ドレイン
電極１１６の一部を露出するドレインコンタクトホール
１２０と、前記第２ストレージ電極（図５の１１７）の
一部を露出するストレージコンタクトホール（図５の１
２２）を形成する。
【００８０】図６Ｅは、第５マスクを利用して製造され
たアレー基板の構造を図示したものであって、画素電極
を形成する段階を示した図面である。
たアレー基板の構造を図示したものであって、画素電極
を形成する段階を示した図面である。
【００８１】前記保護膜１１８が形成された基板１００
の全面にＩＴＯとＩＺ０、そしてインジウム−スズ−酸
化亜鉛（ｉｎｄｉｕｍ−ｔｉｎ−ｚｉｎｃ−ｏｘｉｄ
ｅ:ＩＴＺＯ）で構成された透明導電性金属グループ中
選択された一つを蒸着して透明電極層１２４を形成す
る。
の全面にＩＴＯとＩＺ０、そしてインジウム−スズ−酸
化亜鉛（ｉｎｄｉｕｍ−ｔｉｎ−ｚｉｎｃ−ｏｘｉｄ
ｅ:ＩＴＺＯ）で構成された透明導電性金属グループ中
選択された一つを蒸着して透明電極層１２４を形成す
る。
【００８２】次に、前記透明電極層１２４上部にフォト
レジストを所定の厚さで塗布してＰＲ層１２６を形成す
る。
レジストを所定の厚さで塗布してＰＲ層１２６を形成す
る。
【００８３】次に、前記ＰＲ層１２６の上部に光遮断領
域Ｅと二重スリット領域Ｆ及び光透過領域Ｊで構成され
たマスク１２８を位置させる。
域Ｅと二重スリット領域Ｆ及び光透過領域Ｊで構成され
たマスク１２８を位置させる。
【００８４】前記光遮断領域Ｅは、基板１００に構成さ
れる画素電極１２４ａに対応される領域であって、前記
二重スリット領域Ｆは前記データ配線１１２上部の画素
電極１２４ａと隣接する画素電極１２４ａ間の幅に対応
される領域であって、前記光透過領域Ｊは前記ゲート配
線１０２上部の画素電極１２４ａと隣接する画素電極１
２４ａ間の幅及び薄膜トランジスタＴに対応する領域で
ある。
れる画素電極１２４ａに対応される領域であって、前記
二重スリット領域Ｆは前記データ配線１１２上部の画素
電極１２４ａと隣接する画素電極１２４ａ間の幅に対応
される領域であって、前記光透過領域Ｊは前記ゲート配
線１０２上部の画素電極１２４ａと隣接する画素電極１
２４ａ間の幅及び薄膜トランジスタＴに対応する領域で
ある。
【００８５】前記マスク１２８の二重スリット領域Ｆに
構成される第１スリットＱと第２スリットＲの幅は各々
約１．２μｍであって、前記スリット間の距離は約０．
５μｍ程度の距離になるように構成する。
構成される第１スリットＱと第２スリットＲの幅は各々
約１．２μｍであって、前記スリット間の距離は約０．
５μｍ程度の距離になるように構成する。
【００８６】このようにすると、前記光に露出されるＰ
Ｒ層１２６の領域を従来よりはるかにさらに縮めること
ができる。
Ｒ層１２６の領域を従来よりはるかにさらに縮めること
ができる。
【００８７】前記マスク１２８を位置させて露光工程を
進めた際、前記二重スリット領域Ｆを透過して前記基板
１００に着く光の強度に対する分布は以下、図７に示し
たどおりである。
進めた際、前記二重スリット領域Ｆを透過して前記基板
１００に着く光の強度に対する分布は以下、図７に示し
たどおりである。
【００８８】隣接するスリットＱ、Ｒの幅ｂが狭まるほ
ど各スリットを通過する光は相互重畳されて基板に着く
ようになるので、前記各スリットＱ、Ｒの中央部を通過
した光の強度Ｎと、前記スリットとスリット間の領域Ｏ
に対応する部分の強度Ｍは実質的に同一である。
ど各スリットを通過する光は相互重畳されて基板に着く
ようになるので、前記各スリットＱ、Ｒの中央部を通過
した光の強度Ｎと、前記スリットとスリット間の領域Ｏ
に対応する部分の強度Ｍは実質的に同一である。
【００８９】したがって、既存の単一スリットに比べて
本発明による二重スリット（ｄｏｕｂｌｅ ｓｌｉｔ）
は各スリットの幅ｂが狭まって光の強度がすこし弱まる
代わりに同一な光の強さで微少領域を均一に露光するこ
とができる長所がある。
本発明による二重スリット（ｄｏｕｂｌｅ ｓｌｉｔ）
は各スリットの幅ｂが狭まって光の強度がすこし弱まる
代わりに同一な光の強さで微少領域を均一に露光するこ
とができる長所がある。
【００９０】前記露光工程が終わった後、連続して現像
工程を進めると図示したように、前記データ配線１１２
の上部露光領域はその下部に若干の残留ＰＲ層Ｋが残る
ようになる。
工程を進めると図示したように、前記データ配線１１２
の上部露光領域はその下部に若干の残留ＰＲ層Ｋが残る
ようになる。
【００９１】前記残留ＰＲ層Ｋは、乾式エッチング方式
の一つである除灰方法（ａｓhｉｎｇ ｍｅｔhｏｄ）を
使用して除去すればよい。
の一つである除灰方法（ａｓhｉｎｇ ｍｅｔhｏｄ）を
使用して除去すればよい。
【００９２】除灰方法を使用すると、前記データ配線上
部の残留ＰＲ層は完全に除去され、この際残りＰＲ層は
表面からすこし除去されるが下部の金属層に何らの影響
を及ぼさない。
部の残留ＰＲ層は完全に除去され、この際残りＰＲ層は
表面からすこし除去されるが下部の金属層に何らの影響
を及ぼさない。
【００９３】次に、前記除去されたＰＲ層１２６間に露
出された透明金属層を所定の方法を用いて除去する。
出された透明金属層を所定の方法を用いて除去する。
【００９４】このような工程を経るようになれば、図６
Ｆに示したように、画素電極１２４ａが形成される。こ
こで、前記画素電極１２４ａと隣接する画素電極１２４
ａ間の距離ｆは３．５μｍ以下に形成されることができ
る。前述したように、画素電極１２４ａ間に電気的な影
響を及ぼさない最小間隔は２μｍであるので、前記画素
電極１２４ａと隣接する画素電極１２４ａ間の距離ｆは
望ましくは２μｍないし３．５μｍであるものが良い。
Ｆに示したように、画素電極１２４ａが形成される。こ
こで、前記画素電極１２４ａと隣接する画素電極１２４
ａ間の距離ｆは３．５μｍ以下に形成されることができ
る。前述したように、画素電極１２４ａ間に電気的な影
響を及ぼさない最小間隔は２μｍであるので、前記画素
電極１２４ａと隣接する画素電極１２４ａ間の距離ｆは
望ましくは２μｍないし３．５μｍであるものが良い。
【００９５】この際、前記画素電極１２４ａは、データ
配線１１２の両側と約２μｍ距離ｅ程度重畳されるよう
に構成する。重畳距離ｅは２μｍ以下に形成される場合
もある。
配線１１２の両側と約２μｍ距離ｅ程度重畳されるよう
に構成する。重畳距離ｅは２μｍ以下に形成される場合
もある。
【００９６】前述したような露光工程を通して製作され
た本発明による液晶表示装置用アレー基板は、従来のデ
ータ配線１１２に比べて狭い幅のデータ配線を形成する
ことが可能であるので開口率を確保することができる。
また、このような事実は大面積液晶パネルの場合にその
効果が極大化されるものに予想される。
た本発明による液晶表示装置用アレー基板は、従来のデ
ータ配線１１２に比べて狭い幅のデータ配線を形成する
ことが可能であるので開口率を確保することができる。
また、このような事実は大面積液晶パネルの場合にその
効果が極大化されるものに予想される。
【００９７】
【発明の効果】前述したような本発明による方法を利用
して液晶表示装置用アレー基板を製作すると、画素電極
間の間隔を縮めることができてそれによってデータ配線
の幅を減らすことができるので従来に比べて広い領域の
開口率を確保することができる。
して液晶表示装置用アレー基板を製作すると、画素電極
間の間隔を縮めることができてそれによってデータ配線
の幅を減らすことができるので従来に比べて広い領域の
開口率を確保することができる。
【００９８】したがって、液晶表示装置の表示品質を改
善することができる効果がある。
善することができる効果がある。
【図１】一般的なカラー液晶表示装置を示した分解斜視
図である。
図である。
【図２】従来の液晶表示装置用アレー基板の一部を示し
た平面図である。
た平面図である。
【図３Ａ】図２のＩＩＩ−ＩＩＩ線を沿って切った断面
図であって、従来技術による液晶表示装置用アレー基板
の製造工程を示した図面である。
図であって、従来技術による液晶表示装置用アレー基板
の製造工程を示した図面である。
【図３Ｂ】図２のＩＩＩ−ＩＩＩ線を沿って切った断面
図であって、従来技術による液晶表示装置用アレー基板
の製造工程を示した図面である。
図であって、従来技術による液晶表示装置用アレー基板
の製造工程を示した図面である。
【図３Ｃ】図２のＩＩＩ−ＩＩＩ線を沿って切った断面
図であって、従来技術による液晶表示装置用アレー基板
の製造工程を示した図面である。
図であって、従来技術による液晶表示装置用アレー基板
の製造工程を示した図面である。
【図３Ｄ】図２のＩＩＩ−ＩＩＩ線を沿って切った断面
図であって、従来技術による液晶表示装置用アレー基板
の製造工程を示した図面である。
図であって、従来技術による液晶表示装置用アレー基板
の製造工程を示した図面である。
【図３Ｅ】図２のＩＩＩ−ＩＩＩ線を沿って切った断面
図であって、従来技術による液晶表示装置用アレー基板
の製造工程を示した図面である。
図であって、従来技術による液晶表示装置用アレー基板
の製造工程を示した図面である。
【図３Ｆ】図２のＩＩＩ−ＩＩＩ線を沿って切った断面
図であって、従来技術による液晶表示装置用アレー基板
の製造工程を示した図面である。
図であって、従来技術による液晶表示装置用アレー基板
の製造工程を示した図面である。
【図４】従来技術によるマスクのスリット構造と、マス
ク構造による光の強さの分布を示した図面である。
ク構造による光の強さの分布を示した図面である。
【図５】本発明による液晶表示装置用アレー基板の一部
を示した平面図である。
を示した平面図である。
【図６Ａ】図５のＶＩ−ＶＩ線を沿って切った断面図で
あって、本発明による液晶表示装置用アレー基板の製造
過程を示した図面である。
あって、本発明による液晶表示装置用アレー基板の製造
過程を示した図面である。
【図６Ｂ】図５のＶＩ−ＶＩ線を沿って切った断面図で
あって、本発明による液晶表示装置用アレー基板の製造
過程を示した図面である。
あって、本発明による液晶表示装置用アレー基板の製造
過程を示した図面である。
【図６Ｃ】図５のＶＩ−ＶＩ線を沿って切った断面図で
あって、本発明による液晶表示装置用アレー基板の製造
過程を示した図面である。
あって、本発明による液晶表示装置用アレー基板の製造
過程を示した図面である。
【図６Ｄ】図５のＶＩ−ＶＩ線を沿って切った断面図で
あって、本発明による液晶表示装置用アレー基板の製造
過程を示した図面である。
あって、本発明による液晶表示装置用アレー基板の製造
過程を示した図面である。
【図６Ｅ】図５のＶＩ−ＶＩ線を沿って切った断面図で
あって、本発明による液晶表示装置用アレー基板の製造
過程を示した図面である。
あって、本発明による液晶表示装置用アレー基板の製造
過程を示した図面である。
【図６Ｆ】図５のＶＩ−ＶＩ線を沿って切った断面図で
あって、本発明による液晶表示装置用アレー基板の製造
過程を示した図面である。
あって、本発明による液晶表示装置用アレー基板の製造
過程を示した図面である。
【図７】本発明によるマスクのスリット構造と、マスク
構造による光の強さ分布を示した図面である。
構造による光の強さ分布を示した図面である。
１００:基板
１１２:データ配線
１１８:保護膜
１２６:フォトレジスト
１２８:スリット露光マスク
─────────────────────────────────────────────────────
フロントページの続き
(51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考）
Ｈ０１Ｌ 29/423 Ｈ０１Ｌ 29/58 Ｇ
29/49
29/786
(72)発明者 キム，ウ−ヒュン
大韓民国 120−140，ソウル，ソダムン−
グ，シンチョン−ドン，１−18ビョンジ,
202−ホ
Ｆターム(参考） 2H092 GA13 GA29 JA26 JA34 JA37
JA41 JA46 JA47 MA04 MA15
MA17 NA07 PA08 PA09
4M104 BB02 BB04 BB13 BB16 BB17
BB36 CC01 CC05 DD20 DD33
DD34 EE03 EE16 EE17 EE18
GG09 HH14
5C094 AA05 AA10 AA43 BA03 BA43
CA19 DA13 EA04 EA05 EB02
FA01 GB10 JA08
5F110 AA30 BB01 CC07 DD02 EE02
EE04 EE06 FF01 FF02 FF03
FF21 FF27 GG02 GG15 HK02
HK04 HK06 HK09 HK16 HK21
HL07 NN02 NN27 NN33 NN36
NN72 NN73 QQ01
Claims (15)
- 【請求項１】 基板上にゲート配線とゲート電極とを形
成する段階と；前記基板上にゲート絶縁膜を形成する段
階と；前記ゲート絶縁膜上にアクティブ層とオーミック
コンタクト層とを形成する段階と；前記基板上にデータ
配線と、ソース電極及びドレイン電極を形成する段階
と；前記基板上に絶縁物質を形成することによって保護
膜を形成する段階と；前記保護膜上部に透明電極層を形
成する段階と；前記保護膜をパターニングすることによ
り、前記ドレイン電極の一部を露出するドレインコンタ
クトホールを形成する段階と；前記保護膜上部に透明電
極層を形成する段階と；前記透明電極層上にフォトレジ
スト層を形成する段階と；前記フォトレジスト層上部に
光遮断領域とスリット領域及び光透過領域を含むマスク
を配置することによって露光を実施する段階と；光に露
出された前記フォトレジスト層を現像して露出された透
明電極層をエッチングすることによって画素電極を形成
する段階とを含むことを特徴とする液晶表示装置用アレ
ー基板の製造方法。 - 【請求項２】 前記マスクの光遮断領域は、前記画素電
極に対応して、前記光透過領域は前記アクティブ層と前
記ソース及びドレイン電極に対応し、前記スリット領域
は前記データ配線に対応することを特徴とする請求項１
に記載の液晶表示装置用アレー基板の製造方法。 - 【請求項３】 前記画素電極と隣接する画素電極間の距
離は、２μｍないし３．５μｍであることを特徴とする
請求項１に記載の液晶表示装置用アレー基板の製造方
法。 - 【請求項４】 前記データ配線の幅は、６μｍないし
７．５μｍであることを特徴とする請求項１に記載の液
晶表示装置用アレー基板の製造方法。 - 【請求項５】 前記スリット領域は、少なくとも二個の
スリットを含むことを特徴とする請求項１に記載の液晶
表示装置用アレー基板の製造方法。 - 【請求項６】 前記スリットの幅は、１．２μｍである
ことを特徴とする請求項５に記載の液晶表示装置用アレ
ー基板の製造方法。 - 【請求項７】 前記スリットと隣接するスリット間の間
隔は、０．５μｍであることを特徴とする請求項５に記
載の液晶表示装置用アレー基板の製造方法。 - 【請求項８】 基板上に第１導電層を蒸着してエッチン
グすることによって複数のゲート配線とゲート電極とを
形成する段階と；前記基板上に前記複数のゲート配線と
ゲート電極とを覆うゲート絶縁膜を形成する段階と；前
記ゲート絶縁膜上にアイランド状でなされた複数のアク
ティブ層とオーミックコンタクト層を形成する段階と；
前記ゲート絶縁膜とアクティブ層及びオーミックコンタ
クト層上部に第２導電層を蒸着してエッチングすること
によって複数のデータ配線とソース電極及びドレイン電
極を形成する段階と；前記ゲート絶縁膜上に絶縁物質を
蒸着してエッチングすることによって、前記多数のデー
タ配線とソース電極及びドレイン電極を覆い、前記導電
層中の少なくとも一つをあらわすコンタクトホールを有
する保護膜を形成する段階と；前記保護膜上に前記デー
タ配線と重畳して少なくとも隣接する二電極間の距離が
３．５μｍより小さな多数の画素電極を形成する段階と
を含むことを特徴とする表示装置用薄膜トランジスタア
レー基板の製造方法。 - 【請求項９】 前記画素電極と隣接する画素電極間の距
離は、２μｍないし３．５μｍであることを特徴とする
請求項８に記載の表示装置用薄膜トランジスタアレー基
板の製造方法。 - 【請求項１０】 前記データ配線の幅は、６μｍないし
７．５μｍであることを特徴とする請求項８に記載の表
示装置用薄膜トランジスタアレー基板の製造方法。 - 【請求項１１】 前記画素電極は、光遮断領域と、スリ
ット領域及び光透過領域を含むマスクを利用して形成さ
れることを特徴とする請求項８に記載の表示装置用薄膜
トランジスタアレー基板の製造方法。 - 【請求項１２】 前記マスクの光遮断領域は、前記画素
電極に対応して、前記光透過領域は前記アクティブ層と
前記ソース及びドレイン電極に対応し、前記スリット領
域は前記データ配線に対応することを特徴とする請求項
１１に記載の表示装置用薄膜トランジスタアレー基板の
製造方法。 - 【請求項１３】 前記スリット領域は、少なくとも二個
のスリットを含むことを特徴とする請求項１１に記載の
表示装置用薄膜トランジスタアレー基板の製造方法。 - 【請求項１４】 前記スリットの幅は、１．２μｍであ
ることを特徴とする請求項１３に記載の表示装置用薄膜
トランジスタアレー基板の製造方法。 - 【請求項１５】 前記スリットと隣接するスリット間の
間隔は、０．５μｍであることを特徴とする請求項１３
に記載の表示装置用薄膜トランジスタアレー基板の製造
方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2001-0016628A KR100413668B1 (ko) | 2001-03-29 | 2001-03-29 | 액정표시장치용 어레이기판 제조방법 |
| KR2001-016628 | 2001-03-29 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003021844A true JP2003021844A (ja) | 2003-01-24 |
| JP4299487B2 JP4299487B2 (ja) | 2009-07-22 |
Family
ID=19707593
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002090815A Expired - Fee Related JP4299487B2 (ja) | 2001-03-29 | 2002-03-28 | 液晶表示装置用アレー基板製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US7125757B2 (ja) |
| JP (1) | JP4299487B2 (ja) |
| KR (1) | KR100413668B1 (ja) |
| CN (1) | CN1262873C (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100805154B1 (ko) | 2006-09-15 | 2008-02-21 | 삼성에스디아이 주식회사 | 유기 발광 표시 장치 및 그 제조 방법 |
| US7576482B2 (en) | 2005-07-30 | 2009-08-18 | Samsung Mobile Display Co., Ltd. | Flat panel display device comprising an electrically conductive layer between a display area and an outer area and method of manufacturing the same |
| US7977679B2 (en) | 2007-01-16 | 2011-07-12 | Samsung Electronics Co., Ltd. | Thin film transistor array panel |
| JP2016527692A (ja) * | 2013-08-19 | 2016-09-08 | 深▲せん▼市華星光電技術有限公司Ｓｈｅｎｚｈｅｎ Ｃｈｉｎａ Ｓｔａｒ Ｏｐｔｏｅｌｅｃｔｒｏｎｉｃｓ Ｔｅｃｈｎｏｌｏｇｙ Ｃｏ．， Ｌｔｄ． | 有機発光ダイオード表示装置における金属配線のショートを回避する方法 |
Families Citing this family (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100437595B1 (ko) * | 2001-03-31 | 2004-06-26 | 비오이 하이디스 테크놀로지 주식회사 | 박막 트랜지스터 액정표시장치 제조방법 |
| JP4021194B2 (ja) * | 2001-12-28 | 2007-12-12 | シャープ株式会社 | 薄膜トランジスタ装置の製造方法 |
| US7133098B2 (en) * | 2002-10-16 | 2006-11-07 | Chi Mei Optoelectronics Corp. | Liquid crystal display including array of protrusions in a broken zigzag pattern all formed within area of light-shielding matrix |
| JP2004302466A (ja) | 2003-03-29 | 2004-10-28 | Lg Philips Lcd Co Ltd | 水平電界印加型液晶表示装置及びその製造方法 |
| WO2004090623A1 (fr) * | 2003-04-11 | 2004-10-21 | Quanta Display Inc. | Procede de fabrication d'un afficheur a cristaux liquides a transistors a film mince |
| KR100968566B1 (ko) * | 2003-07-24 | 2010-07-08 | 삼성전자주식회사 | 액정 표시 장치 및 이에 포함된 표시판의 제조 방법 |
| KR101003577B1 (ko) * | 2003-12-29 | 2010-12-23 | 엘지디스플레이 주식회사 | 마스크 및 이를 이용한 액정표시소자 제조방법 |
| KR101052960B1 (ko) * | 2004-04-29 | 2011-07-29 | 엘지디스플레이 주식회사 | 반투과형 폴리실리콘 액정표시소자 제조방법 |
| KR101061844B1 (ko) | 2004-06-29 | 2011-09-02 | 삼성전자주식회사 | 박막 표시판의 제조 방법 |
| KR101201304B1 (ko) * | 2005-05-06 | 2012-11-14 | 엘지디스플레이 주식회사 | 액정표시장치 및 그의 제조방법 |
| CN100533239C (zh) * | 2007-10-23 | 2009-08-26 | 昆山龙腾光电有限公司 | 液晶显示面板 |
| KR100963104B1 (ko) * | 2008-07-08 | 2010-06-14 | 삼성모바일디스플레이주식회사 | 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치 |
| KR101128333B1 (ko) * | 2009-07-24 | 2012-03-27 | 엘지디스플레이 주식회사 | 어레이 기판 및 이의 제조방법 |
| KR101280827B1 (ko) * | 2009-11-20 | 2013-07-02 | 엘지디스플레이 주식회사 | 어레이 기판 및 이의 제조방법 |
| CN102402138A (zh) * | 2011-11-18 | 2012-04-04 | 深圳市华星光电技术有限公司 | 完成小线距的导线制作方法 |
| CN102707575B (zh) * | 2012-05-18 | 2015-02-25 | 北京京东方光电科技有限公司 | 掩模板及制造阵列基板的方法 |
| CN105629613A (zh) * | 2016-03-17 | 2016-06-01 | 深圳市华星光电技术有限公司 | 显示面板的信号线制作方法 |
| CN107037641B (zh) * | 2017-05-12 | 2020-04-24 | 京东方科技集团股份有限公司 | 阵列基板、显示面板和显示装置 |
| EP4095658A4 (en) * | 2020-01-21 | 2023-05-03 | BOE Technology Group Co., Ltd. | MATRIX SUBSTRATE AND DISPLAY PANEL |
| CN114137771B (zh) * | 2021-12-08 | 2023-08-01 | Tcl华星光电技术有限公司 | 阵列基板及其制作方法 |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5427962A (en) * | 1991-11-15 | 1995-06-27 | Casio Computer Co., Ltd. | Method of making a thin film transistor |
| KR100612984B1 (ko) * | 1998-01-30 | 2006-10-31 | 삼성전자주식회사 | 박막 트랜지스터의 제조 방법 |
| JP4112672B2 (ja) * | 1998-04-08 | 2008-07-02 | 東芝松下ディスプレイテクノロジー株式会社 | 表示装置用アレイ基板及びその製造方法 |
| KR100303443B1 (ko) * | 1998-10-29 | 2002-09-27 | 삼성전자 주식회사 | 액정표시장치용박막트랜지스터기판및그제조방법 |
| US6255130B1 (en) * | 1998-11-19 | 2001-07-03 | Samsung Electronics Co., Ltd. | Thin film transistor array panel and a method for manufacturing the same |
| US6204081B1 (en) * | 1999-05-20 | 2001-03-20 | Lg Lcd, Inc. | Method for manufacturing a substrate of a liquid crystal display device |
| JP3490375B2 (ja) * | 1999-06-28 | 2004-01-26 | シャープ株式会社 | 液晶表示装置の製造方法 |
| KR20010017529A (ko) * | 1999-08-12 | 2001-03-05 | 윤종용 | 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법 |
| KR100500684B1 (ko) * | 1999-12-29 | 2005-07-12 | 비오이 하이디스 테크놀로지 주식회사 | ４-마스크 공정을 이용한 액정 디스플레이의 제조 방법 |
| KR100591902B1 (ko) * | 2000-02-19 | 2006-06-20 | 엘지.필립스 엘시디 주식회사 | 액정표시장치용 어레이기판의 데이터패드 과식각 방지방법 |
| TW573190B (en) * | 2000-08-14 | 2004-01-21 | Samsung Electronics Co Ltd | Liquid crystal display and fabricating method thereof |
| KR100679917B1 (ko) * | 2000-09-09 | 2007-02-07 | 엘지.필립스 엘시디 주식회사 | 박막 트랜지스터 및 그 제조방법 |
| TWI220029B (en) * | 2000-10-12 | 2004-08-01 | Au Optronics Corp | Thin film transistor liquid crystal display and its manufacturing method |
-
2001
- 2001-03-29 KR KR10-2001-0016628A patent/KR100413668B1/ko not_active IP Right Cessation
-
2002
- 2002-03-27 US US10/106,551 patent/US7125757B2/en not_active Expired - Lifetime
- 2002-03-28 JP JP2002090815A patent/JP4299487B2/ja not_active Expired - Fee Related
- 2002-03-29 CN CNB021087547A patent/CN1262873C/zh not_active Expired - Fee Related
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7576482B2 (en) | 2005-07-30 | 2009-08-18 | Samsung Mobile Display Co., Ltd. | Flat panel display device comprising an electrically conductive layer between a display area and an outer area and method of manufacturing the same |
| KR100805154B1 (ko) | 2006-09-15 | 2008-02-21 | 삼성에스디아이 주식회사 | 유기 발광 표시 장치 및 그 제조 방법 |
| US7791267B2 (en) | 2006-09-15 | 2010-09-07 | Samsung Mobile Display Co., Ltd. | Organic light emitting display and method of fabricating the same |
| US7977679B2 (en) | 2007-01-16 | 2011-07-12 | Samsung Electronics Co., Ltd. | Thin film transistor array panel |
| JP2016527692A (ja) * | 2013-08-19 | 2016-09-08 | 深▲せん▼市華星光電技術有限公司Ｓｈｅｎｚｈｅｎ Ｃｈｉｎａ Ｓｔａｒ Ｏｐｔｏｅｌｅｃｔｒｏｎｉｃｓ Ｔｅｃｈｎｏｌｏｇｙ Ｃｏ．， Ｌｔｄ． | 有機発光ダイオード表示装置における金属配線のショートを回避する方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN1262873C (zh) | 2006-07-05 |
| KR20020076635A (ko) | 2002-10-11 |
| US20020142505A1 (en) | 2002-10-03 |
| KR100413668B1 (ko) | 2003-12-31 |
| CN1379277A (zh) | 2002-11-13 |
| US7125757B2 (en) | 2006-10-24 |
| JP4299487B2 (ja) | 2009-07-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4299487B2 (ja) | 液晶表示装置用アレー基板製造方法 | |
| KR100372579B1 (ko) | 액정표시장치용 어레이기판과 그 제조방법 | |
| US8497507B2 (en) | Array substrate for liquid crystal display device and method of fabricating the same | |
| US8199301B2 (en) | Horizontal electric field switching liquid crystal display device | |
| TWI426609B (zh) | 薄膜電晶體基板及其製造方法 | |
| KR101121620B1 (ko) | 표시 소자용 박막 트랜지스터 기판 및 그 제조 방법 | |
| KR101772511B1 (ko) | 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판 및 이의 제조 방법 | |
| KR100480333B1 (ko) | 액정표시장치용 어레이기판과 그 제조방법 | |
| JP2003347314A (ja) | 液晶表示装置用アレー基板製造方法 | |
| KR101137861B1 (ko) | 프린지 필드 스위칭 타입의 박막 트랜지스터 기판 및 그제조방법 | |
| KR20050112645A (ko) | 표시 소자용 박막 트랜지스터 기판 및 그 제조 방법 | |
| US8237903B2 (en) | Method for manufacturing a liquid crystal display device having a composite data line with a line opening exposing the top surface and sidewalls | |
| US20050110931A1 (en) | Thin film transistor substrate using horizontal electric field and fabricating method thereof | |
| KR100710282B1 (ko) | 박막트랜지스터 및 그 제조방법 | |
| KR20060119218A (ko) | 액정표시장치용 어레이 기판과 그 제조방법 | |
| JP2004163933A (ja) | 液晶表示装置用アレイ基板及びその製造方法 | |
| JP2001324727A (ja) | 液晶表示装置用薄膜トランジスタ基板及びその製造方法 | |
| KR100869740B1 (ko) | 액정표시소자 및 그 제조방법 | |
| US7439088B2 (en) | Liquid crystal display device and fabricating method thereof | |
| KR101012718B1 (ko) | 액정표시장치용 어레이기판 제조방법 | |
| KR20070045751A (ko) | 포토 마스크 | |
| KR100538327B1 (ko) | 수평 전계 인가형 박막 트랜지스터 어레이 기판 및 그제조 방법 | |
| KR20080057921A (ko) | 수평 전계형 박막 트랜지스터 기판 및 그 제조방법 | |
| KR101355920B1 (ko) | 액정표시장치용 어레이 기판과 그 제조방법 | |
| KR101888035B1 (ko) | 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040604 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060808 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071112 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080212 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20080609 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080905 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20081014 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090105 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090114 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090323 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090417 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 4299487 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120424 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130424 Year of fee payment: 4 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140424 Year of fee payment: 5 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |