JP2003021844A - 液晶表示装置用アレー基板製造方法 - Google Patents

液晶表示装置用アレー基板製造方法

Info

Publication number
JP2003021844A
JP2003021844A JP2002090815A JP2002090815A JP2003021844A JP 2003021844 A JP2003021844 A JP 2003021844A JP 2002090815 A JP2002090815 A JP 2002090815A JP 2002090815 A JP2002090815 A JP 2002090815A JP 2003021844 A JP2003021844 A JP 2003021844A
Authority
JP
Japan
Prior art keywords
forming
display device
electrode
layer
array substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2002090815A
Other languages
English (en)
Other versions
JP4299487B2 (ja
Inventor
Kwang-Jo Hwang
ファン,クワン−ジョ
Woo-Iyun Kim
キム,ウ−ヒュン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LG Display Co Ltd
Original Assignee
LG Philips LCD Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LG Philips LCD Co Ltd filed Critical LG Philips LCD Co Ltd
Publication of JP2003021844A publication Critical patent/JP2003021844A/ja
Application granted granted Critical
Publication of JP4299487B2 publication Critical patent/JP4299487B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259Multistep manufacturing methods
    • H01L27/1288Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136227Through-hole connection of the pixel electrode to the active element through an insulation layer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66477Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742Thin film unipolar transistors
    • H01L29/6675Amorphous silicon or polysilicon transistors
    • H01L29/66765Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136231Active matrix addressed cells for reducing the number of lithographic steps
    • G02F1/136236Active matrix addressed cells for reducing the number of lithographic steps using a grey or half tone lithographic process
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00Semiconductor device manufacturing: process
    • Y10S438/942Masking
    • Y10S438/948Radiation resist
    • Y10S438/949Energy beam treating radiation resist on semiconductor

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Nonlinear Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Optics & Photonics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mathematical Physics (AREA)
  • Ceramic Engineering (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

(57)【要約】 【課題】 単一スリットに比べて幅が非常に狭い微少の
スリットを2本以上使用することにより、液晶表示装置
用アレー基板に構成される画素電極間の距離を縮めて、
それによるデータ配線の微少パターン形成が可能にして
液晶表示装置の開口率を改善することを目的とする。 【解決手段】 光が回折スリットを通過して入射する微
少領域が予め定義した画素電極間の領域に対応するよう
にして、露光されたフォトレジストを現像した後露出さ
れた透明電極層をエッチングすると、最小の間隔を維持
して構成された画素電極を形成することができる。この
ような方法で画素電極間の間隔を最小化できるので、画
素電極間に構成されるデータ配線の幅も狭めることがで
きる。したがって、開口率が改善された液晶表示装置を
製作することができる。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は液晶表示装置(Li
quid crystal display devi
ce)に係り、詳細には液晶表示装置用アレー基板とそ
の製造方法に関する。
【0002】
【従来の技術】情報化時代が急速に発達することによっ
て、厚さが薄くて軽量で、小さな消費電力を有する平板
表示装置の開発が要求された。このような平板表示装置
の中で液晶表示装置は解像度が優秀で、カラー表示が可
能であって画質が優秀なために、ノートブックコンピュ
ータとデスクトップモニター等に広く利用されている。
【0003】前記液晶表示装置は、液晶の光学的異方性
を利用してイメージを表現する装置であって、上部基板
と下部基板及び前記上部基板と下部基板の間に位置した
液晶で構成される。
【0004】以下、図1を参照して一般的な液晶表示装
置に対して説明する。図1は、一般的なカラー液晶表示
装置11を概略的に示した分解斜視図である。
【0005】図示したように、一般的なカラー液晶表示
装置11で上部基板5は、カラーフィルタ7と透明な共
通電極18を含むが、カラーフィルタ7はブラックマト
リックス6と赤(R)、緑(G)、青(B)のサブカラ
ーフィルタ8を含む。一方、下部基板22は画素領域P
と前記画素領域P内に位置する画素電極17及びスイッ
チング素子Tを含むアレー配線を含む。続いて、液晶1
4が上部基板5と下部基板22間に介在されている。こ
こで、下部基板22はアレー基板ともいって、多数のゲ
ート配線13とデータ配線15が交差して画素領域Pを
定義して、スイッチング素子である多数の薄膜トランジ
スタTがゲート配線13とデータ配線15が交差する部
分に形成されている。画素領域P内に形成された画素電
極17はインジウム−スズ−オキサイド(indium
−tin−oxide:ITO)のように光の透過率が
比較的優れた透明導電性物質で形成される。
【0006】前述したように構成される液晶表示装置
は、前記画素電極17上に位置した液晶層14が前記薄
膜トランジスタTから印加された信号により配向され
て、前記液晶層の配向程度によって前記液晶層14を透
過する光の量を調節する方式で画像を表現できる。
【0007】前述したような動作特性を有する液晶表示
装置の改善課題中の一つは画面を鮮明で明るく具現する
ために開口率(aperture ratio)をさら
に確保することにある。
【0008】前述したようなアレー配線の構成で、画面
の開口率に最も影響を多くおよぼす構成はデータ配線で
ある。
【0009】以下、図2を参照して前記データ配線と画
素領域の関係を説明する。
【0010】図2は、従来の液晶表示装置用アレー基板
の一部を示した平面図である。図示したように、アレー
基板22はゲート配線13とデータ配線15が画素領域
Pを定義して交差して構成されて、このような二配線の
交差地点にはゲート電極30とソース電極32及びドレ
イン電極34とアクティブ層36で構成された薄膜トラ
ンジスタTが構成される。
【0011】また、前記画素領域P上部には前記ドレイ
ン電極30と接触する画素電極17が構成され、前記画
素電極17と並列連結される補助容量部Cが前記ゲート
配線13上部に構成される。
【0012】前記補助容量部Cは、前記ゲート配線13
の一部分であるストレージ第1電極13aと、前記ソー
ス及びドレイン電極32、34と同一層及び同一物質で
構成されるアイランド状のストレージ第2電極39で構
成される。
【0013】前記ストレージ第2電極35は、ストレー
ジコンタクトホール40を通して前記画素電極17と連
結されて構成される。
【0014】前述したようなアレー基板22の構成で、
前記画素領域Pが占める面積が大きければ大きいほど液
晶パネルの開口率は大きくなる。
【0015】前記画素領域Pを広めるための方法として
データ配線15の幅(width)を狭める方法を考え
ることができるが、このようにするためには前記画素電
極17と隣接する画素電極17の間隔を狭める必要があ
る。しかし現在の一般的な露光マスク(mask)では
前記画素電極と隣接する画素電極間の距離を4μm以下
に狭めることに限界がある。
【0016】以下、図3Aないし図3Fを参照して従来
の液晶表示装置用アレー基板の製造工程を詳細に説明す
る。
【0017】図3Aないし図3Fは、図2のIII−I
II線を沿って切った断面図であって、従来技術による
液晶表示装置用アレー基板の製造過程を示した図面であ
る。ここで、補助容量はストレージオンゲート(sto
rage on gate)構造を例を挙げて説明す
る。
【0018】一般的に液晶表示装置に用いられる薄膜ト
ランジスタTの構造は、逆スタガ(Inverted
Staggered)型構造が多く用いられる。これは
構造が簡単ながらも性能が優秀なためである。前記逆ス
タガ形薄膜トランジスタはチャネル形成方法によってバ
ックチャネルエッチ型(back channelet
ch:BCE)とエッチストッパ形(etch stop
per:ES)に分けられるが、構造が簡単なバックチ
ャネルエッチ型構造が適用される液晶表示装置用アレー
基板を例を挙げて説明する。
【0019】まず、基板に異物質や有機性物質を除去し
て、蒸着されるゲート物質の金属薄膜とガラス基板の接
触性(adhesion)を良くするために洗浄を実施
する。
【0020】次に、図3Aに示したように、前記基板2
2上に金属膜を蒸着した後に第1マスクでパターニング
して、ゲート電極30とゲート配線(図2の13)を形
成する。この際、前記ゲート配線(図2の13)中の一
部はストレージ第1電極(図2の13a)として用いら
れる。
【0021】このようなゲート電極30物質は、液晶表
示装置の作動に重要なためにRCディレイ(dela
y)を小さくするために抵抗が小さなアルミニウム(A
l)が主流をなしているが、純粋アルミニウムは化学的
に耐蝕性が弱くて、後続の高温工程でヒロック(hil
lock)形成による配線欠陥問題を惹起するので、ア
ルミニウム配線の場合は合金の形態で使われたり積層構
造が適用される場合もある。そして前記ゲート電極30
と前記ストレージ第1電極13aは同一パターンであっ
て、ゲート配線に該当する部分であってその機能上ゲー
ト電極30とストレージ第1電極13aとに指称され
る。
【0022】次に、前記ゲート電極30が形成された基
板22の全面に窒化シリコン(SiN)と酸化シリコ
ン(SiO)などの無機絶縁物質やベンゾシクロブテ
ン(benzocyclobutene:BCB)とア
クリル(acryl)系樹脂(resin)などの有機
絶縁物質中の一つを蒸着または塗布して第1絶縁膜であ
るゲート絶縁膜50を形成する。
【0023】次に、図3Bに示したように、前記ゲート
絶縁膜50上に連続で半導体物質である非晶質シリコン
(a−Si:H)と不純物が含まれた非晶質シリコン
(na−Si:H)を蒸着して半導体層を形成する。
前記半導体層を第2マスクでパターニングして、アクテ
ィブ層36と前記アクティブ層と同一形態のオーミック
コンタクト層38を形成する。前記不純物が含まれたオ
ーミックコンタクト層38は追って生成される金属層と
前記アクティブ層36との接触抵抗を減らすための目的
である。
【0024】図3Cは、データ配線15とソース及びド
レイン電極32、34とアイランド状の第2ストレージ
電極(図2の39)を形成する段階であって、前記アク
ティブ層36及びオーミックコンタクト層38が構成さ
れた基板22の全面にクロム(Cr)、モリブデン(M
o)、タングステン(W)、アンチモン(Sb)、タン
タル(Ta)で構成された導電性金属グループ中選択さ
れた一つを蒸着して第2金属層を形成する。続いて、前
記第2金属層を第3マスクでパターニングして、前記ゲ
ート配線(図2の13)と交差して画素領域Pを定義す
るデータ配線15と、前記データ配線15から前記ゲー
ト電極30の一側に所定面積内に突出形成されたソース
電極32とこれとは所定間隔離隔されたドレイン電極3
4を形成する。同時に、前記画素領域Pを定義するゲー
ト配線13の上部にアイランド状のソース−ドレイン金
属層すなわち、ストレージ第2電極39を形成する。
【0025】前述した構成で、前記データ配線15は、
最小8μmの幅でパターニングされる。なぜなら、以後
に前記データ配線15の上部で前記データ配線15の両
側に所定間隔重ねて形成される各画素電極の間隔が最小
4μmであって、前記データ配線は前記各画素電極と最
小2μmずつ重なるように構成しなければならないため
に前記8μmの幅を有するようにパターニングしなけれ
ばならない。
【0026】次に、図3Dに示したように前記データ配
線15などが構成された基板22の全面にベンゾシクロ
ブテン(BCB)とアクリル系樹脂等で構成された透明
な有機絶縁物質を蒸着または塗布して保護層52を形成
する。連続して、前記保護層52を第4マスクでパター
ニングして、前記ドレイン電極34の一部を露出するド
レインコンタクトホール54と、前記第2ストレージ電
極39の一部を露出するストレージコンタクトホール
(図2の40)を形成する。
【0027】次は画素電極を形成する工程であって、図
3Eに示したように、前記パターニングされた保護層5
2の上部にITOとインジウム−酸化亜鉛(indiu
m−zinc−oxide:IZO)で構成された透明
導電性金属グループ中選択された一つを蒸着して透明導
電性金属層58を形成する。
【0028】次に、前記透明金属層58上部にフォトレ
ジスト(photo−resist:PR)を塗布してP
R層60を形成する。
【0029】次に、前記PR層60の上部に光透過領域
Eと光遮断領域Fとで構成された第5マスク62を位置
させた後に露光工程を進める。
【0030】この際、光により露出されて露光される部
分Gは、前記データ配線15に対応する部分と、前記ゲ
ート配線13に対応する部分(図示せず)と前記薄膜ト
ランジスタTに対応する部分であり、この部分のPR層
は現像液(developer)により除去される。次
に、前記一部PR層が除去されて露出された下部透明金
属層58が所定の方法でエッチングされる。
【0031】このような工程を通して図3Fに示したよ
うに画素電極17を形成することができる。前記画素電
極17の一側は前記ドレイン電極34と接触して他側は
前記第2ストレージ電極(図2の39)と接触して構成
される。
【0032】また、前記データ配線15とは2μm重な
るように構成され、前記データ配線15の両側に位置す
る前記画素電極17と隣接する画素電極17は4μmの
間隔を置いて形成される。
【0033】前記画素電極17と隣接する画素電極17
は、データ配線15の上部で隣接するように構成される
ので、相互電気的な影響を及ぼさない範囲内で最小限の
ギャップで構成されるとよい。一般的に、前記画素電極
が相互に影響を及ぼし合わない距離は最小2μmとして
知られている。
【0034】このような事実で類推する時、前記画素電
極17間の距離を2μmとするならば、前記データ配線
幅も2μmほど小さくして構成することが可能である結
論を得ることができる。
【0035】結果的に、前記データ配線15が占めた液
晶の非駆動領域が縮まったほどを開口率として確保でき
る。
【0036】しかし、従来のマスク露光方法では前記画
素電極と画素電極間のギャップを4μm以下に狭められ
ない。
【0037】その理由を以下図4を参照して説明する。
図4は、従来の露光マスクと、マスクに構成された単一
スリットを通過した光の強さに対する分布を示した図面
である。
【0038】一般的にマスク62の遮断領域Fと遮断領
域間の透過領域E(単一スリット:single sl
it)に光が入射する時、単一スリットEによるフラウ
ンホーファー(Fraunhofer)回折効果(入射
波と回折波すべてを平面波で取扱うことができる場合の
回折)が発生して基板22に到達する光の強度による回
折像の各分布が得られるがこの際の各分布幅は前記マス
ク62の遮断領域Fと遮断領域が離隔された距離bに反
比例して、光の波長λに比例する。
【0039】前記マスク62の遮断領域と遮断領域間の
中間地点に最も明るい光の強さLがあらわれるようにな
り、このような光の強さはスリットの幅bに比例する。
【0040】以下式(1)は、前記透過領域Eを通過す
る光の進行方向に対する回折角と、光の強さと光の波長
そして前記光が透過される距離の関係を示したものであ
る。 I=I(sinβ/β)−−−−−(1) 但し、β=1/2kb sinθであって、この際sinθ=2
π/kb=λ/bである。
【0041】前述した式で、kは伝搬定数(propa
gation constant)であって、Iは光の
強さ、λは光の波長、bは前記遮断領域と遮断領域間の
離隔距離、θは光の進行方向に対する回折角を示す。
【0042】前述した式から分かるように、回折角θを
減らして光の強さの分布が狭まることができるようにし
てこそ光学的分解能を達成できる。すなわち、フォトレ
ジストが完全に露光されることができる。
【0043】図示したように、波長が一定の際、透過領
域の幅bが広まる場合には強度プロファイルIが狭まっ
て完全露光Iaが可能であって、反対に前記透過領域の
幅b(遮断領域と遮断領域との間)が狭まる場合、回折
角θが大きくなって光の強度プロファイル(inten
sity profile)Hが緩慢になるので光の強
さが弱まってフォトレジストが表面から薄く露光Haさ
れる。
【0044】前記の二つの場合すべて基板上の回折角が
0になる地点から光の強さが急激に減少して露光量の不
足でPR層60の露光状態が不均一となる。
【0045】したがって単一スリットを用いる場合、P
R層が均一に露光されることができるスリットの幅、す
なわちマスク62の光透過領域E幅bは確保されなけれ
ばならない。
【0046】このようになると最小限に縮めることがで
きるスリットの幅は限定されるしかない。結果的に、前
記画素電極と隣接する画素電極の距離を最小化させるに
は限界がある。
【0047】マスク62の光透過領域の幅bと露光工程
における光の強度分布間の関係を考慮する時、現在の一
般的な露光技術で可能な画素電極17間の距離は最小4
μmである。したがって、画素電極17間の最小距離4
μmと画素電極17とデータ配線15の両側重畳幅2μ
mを考慮すると、データ配線15は最小8μmの幅を有
するようにパターンされなければならない。
【0048】前記したように、データ配線15の幅を減
少させるのに制限があるために、開口率をこれ以上大き
くするのに難しさがある。
【0049】
【発明が解決しようとする課題】本発明は前記のような
問題を解決するために案出したものであり、本発明の目
的は、画素電極をパターニングするためのマスク露光工
程を進める場合、前述した単一スリットに比べて幅が非
常に狭い微少のスリットが2本以上構成されたスリット
領域を有するマスクを用いる方法を提供することにあ
る。
【0050】このような本発明の目的は、液晶表示装置
用アレー基板に構成される画素電極間の距離を縮めて、
それによるデータ配線の微少パターン形成が可能にして
液晶表示装置の開口率を改善することにある。
【0051】
【課題を解決するための手段】前記のような目的を達成
するための本発明による液晶表示装置用アレー基板製造
方法は、基板上にゲート配線とゲート電極を形成する段
階と;前記基板上にゲート絶縁膜を形成する段階と;前
記ゲート絶縁膜上にアクティブ層とオーミックコンタク
ト層を形成する段階と;前記基板上にデータ配線と、ソ
ース電極及びドレイン電極を形成する段階と;前記基板
上に絶縁物質を形成することによって保護膜を形成する
段階と;前記保護膜上部に透明電極層を形成する段階
と;前記保護膜をパターニングすることにより、前記ド
レイン電極の一部を露出するドレインコンタクトホール
を形成する段階と;前記保護膜上部に透明電極層を形成
する段階と;前記透明電極層上にフォトレジスト層を形
成する段階と;前記フォトレジスト層上部に光遮断領域
とスリット領域及び光透過領域を含むマスクを配置する
ことによって露光を実施する段階;及び光に露出された
前記フォトレジスト層を現像して露出された透明電極層
をエッチングすることによって画素電極を形成する段階
を含む。
【0052】ここで、前記マスクの光遮断領域は、前記
画素電極に対応して、前記光透過領域は前記アクティブ
層と前記ソース及びドレイン電極に対応し、前記スリッ
ト領域は前記データ配線に対応する。
【0053】また、前記画素電極と隣接する画素電極間
の距離は、2μmないし3.5μmで有り得て、前記デ
ータ配線の幅は6μmないし7.5μmで有り得る。
【0054】一方、前記スリット領域は少なくとも二個
のスリットを含み、前記スリットの幅は1.2μmであ
る。前記スリットと隣接するスリット間の間隔は0.5
μmで有り得る。
【0055】本発明による他の表示装置用薄膜トランジ
スタアレー基板の製造方法は、基板上に第1導電層を蒸
着してエッチングすることによって多数のゲート配線と
ゲート電極を形成する段階と;前記基板上に前記多数の
ゲート配線とゲート電極を覆うゲート絶縁膜を形成する
段階と;前記ゲート絶縁膜上にアイランド状でなされた
多数のアクティブ層とオーミックコンタクト層を形成す
る段階と;前記ゲート絶縁膜とアクティブ層及びオーミ
ックコンタクト層上部に第2導電層を蒸着してエッチン
グすることによって多数のデータ配線とソース電極及び
ドレイン電極を形成する段階と;前記ゲート絶縁膜上に
絶縁物質を蒸着してエッチングすることによって、前記
多数のデータ配線とソース電極及びドレイン電極を覆
い、前記導電層中の少なくとも一つをあらわすコンタク
トホールを有する保護膜を形成する段階;及び前記保護
膜上に前記データ配線と重畳して少なくとも隣接する二
電極間の距離が3.5μmより小さな多数の画素電極を
形成する段階を含む。
【0056】ここで、前記画素電極と隣接する画素電極
間の距離は2μmないし3.5μmで有り得て、前記デ
ータ配線の幅は6μmないし7.5μmで有り得る。
【0057】一方、前記画素電極は光遮断領域と、スリ
ット領域及び光透過領域を含むマスクを利用して形成さ
れて、前記マスクの光遮断領域は前記画素電極に対応し
て、前記光透過領域は前記アクティブ層と前記ソース及
びドレイン電極に対応し、前記スリット領域は前記デー
タ配線に対応する。この際、前記スリット領域は少なく
とも二個のスリットを含んで、前記スリットの幅は1.
2μmで有り得る。また、前記スリットと隣接するスリ
ット間の間隔は0.5μmの場合もある。
【0058】
【発明の実施の形態】以下、図面を参照して本発明によ
る望ましい実施例を説明する。 −−実施例−− 図5は、本発明によって製作された液晶表示装置用アレ
ー基板の一部を概略的に示した平面図である。
【0059】図示したように、相互交差して画素領域P
を定義するゲート配線102とデータ配線112が形成
されており、前記二配線の交差地点にはゲート電極10
4とソース電極114及びドレイン電極116そしてア
クティブ層108で構成されるスイッチング素子である
薄膜トランジスタTが形成されている。
【0060】前記画素領域P上には前記ドレイン電極1
14と接触する画素電極124aが形成されており、前
記画素電極124aと電気的に並列で連結された補助容
量部(storage capacitor)Cが前記
ゲート配線102上に形成される。前記補助容量部Cは
前記ゲート配線102の一部であるストレージ第1電極
102aとストレージ第2電極117とで構成される。
【0061】本発明によって製作された液晶表示装置用
アレー基板の特徴は、従来に比べてデータ配線114の
幅Wが大幅に狭まったものであり、これによって画素電
極124aが占める領域がさらに大きくなりそれによる
開口率が多く確保された構造である。
【0062】以下、図6Aないし図6Fを参照してこれ
を説明する。図6Aないし図6Eは図5のVI−VI線
を沿って切った断面図であって、本発明による液晶表示
装置用アレー基板の製造過程を示した図面である。
【0063】まず、図6Aは本発明の第1マスク工程に
よって製造したアレー基板の構造を示した図面であっ
て、基板100上に第1金属を蒸着して第1マスク露光
工程を通してパターニングして、ゲート配線(図5の1
02)とゲート電極104を形成する段階を図示してい
る。
【0064】図5に示した図面ではゲート電極104を
前記ゲート配線102から突出させて構成してあるが、
ゲート配線102の一部にゲート電極104が定義され
た形態で構成する場合もある。
【0065】この際、前記ゲート配線102の一部は、
ストレージ第1電極102aの機能をする。
【0066】前記ゲート配線102ないし前記ゲート電
極104の形成に用いられる第1金属は、一般的に用い
られるクロム(Cr)、モリブデン(Mo)、タンタル
(Ta)、アンチモン(Sb)、銅(Cu)等を用いる
ことができ、アルミニウム系金属を用いることができ
る。前記アルミニウム系金属はアルミニウム−ネオジム
/モリブデン(AlNd/Mo)を用いる。
【0067】前記ゲート配線102の第1層として用い
られたアルミニウム系金属は抵抗が小さいためにゲート
配線102を流れる信号のRCディレイを減らすことが
できる。
【0068】しかし、前記アルミニウム系金属は、化学
製品に対する耐蝕性が少ないためにエッチング溶液によ
りエッチング侵食されて断線不良が発生する問題が発生
する。
【0069】したがって、これを防止するために化学薬
品に対する耐蝕性が強いモリブデン(Mo)などの金属
を用いる。
【0070】続いて、前記ゲート配線102とゲート電
極104が構成された基板100の上部にシリコン窒化
膜(SiN)とシリコン酸化膜(SiO)のような
無機絶縁膜や、場合によってはベンゾシクロブテンとア
クリル系樹脂等で構成される有機絶縁物質グループ中選
択された一つを蒸着または塗布して第1絶縁膜であるゲ
ート絶縁膜106を形成する。
【0071】図6Bは、本発明による第2マスク工程に
よるアレー基板の構造を図示したものであって、アクテ
ィブ層を形成する段階を示した図面である。
【0072】すなわち、前記ゲート絶縁膜106が形成
された基板100の全面に純粋非晶質シリコン(a−S
i:H)と不純物非晶質シリコン層(na−Si:H)
を順に積層した後にパターンニングして、アイランド状
のアクティブ層108とオーミックコンタクト層110
を形成する。
【0073】図6Cは、本発明による第3マスク工程に
より製造されたアレー基板の構造を図示したものであっ
て、データ配線112とソース電極114及びドレイン
電極116とアイランド状のストレージ第2電極(図5
の117)を形成する段階を示した図面である。
【0074】前記積層されたアクティブ層108とオー
ミックコンタクト層110が形成された基板100の全
面に前述したようなクロム(Cr)やモリブデン(M
o)、タンタル(Ta)、アンチモン(Sb)、銅(C
u)、そして純粋アルミニウムやアルミニウム−ネオジ
ム(AlNd)合金のようにアルミニウムを含む金属を
蒸着してパターンして、データ配線112とデータ配線
112から前記ゲート電極104上部に突出して延びた
ソース電極114とこれとは所定間隔離隔されたドレイ
ン電極116、そして前記ストレージ第1電極(図5の
102a)の上部にアイランド状でストレージ第2電極
117を形成する。
【0075】前記ソース電極114及びドレイン電極1
16の間に露出された不純物半導体層110は、漏れ電
流を減らす目的でエッチングする。
【0076】この際、前記データ配線112の幅dは、
6μmないし7.5μmを有するようにパターンされ
る。
【0077】図6Dは、第4マスクを利用して製造した
アレー基板の構造を図示したものであって、保護膜11
8を形成する段階を示した図面である。
【0078】前記データ配線112などが形成された基
板100の全面にBCBやアクリル樹脂のような有機絶
縁物質を蒸着または塗布して第2絶縁膜である保護膜1
18を形成する。
【0079】連続して、前記保護膜118を第4マスク
を利用して露光した後、パターニングして前記ドレイン
電極116の一部を露出するドレインコンタクトホール
120と、前記第2ストレージ電極(図5の117)の
一部を露出するストレージコンタクトホール(図5の1
22)を形成する。
【0080】図6Eは、第5マスクを利用して製造され
たアレー基板の構造を図示したものであって、画素電極
を形成する段階を示した図面である。
【0081】前記保護膜118が形成された基板100
の全面にITOとIZ0、そしてインジウム−スズ−酸
化亜鉛(indium−tin−zinc−oxid
e:ITZO)で構成された透明導電性金属グループ中
選択された一つを蒸着して透明電極層124を形成す
る。
【0082】次に、前記透明電極層124上部にフォト
レジストを所定の厚さで塗布してPR層126を形成す
る。
【0083】次に、前記PR層126の上部に光遮断領
域Eと二重スリット領域F及び光透過領域Jで構成され
たマスク128を位置させる。
【0084】前記光遮断領域Eは、基板100に構成さ
れる画素電極124aに対応される領域であって、前記
二重スリット領域Fは前記データ配線112上部の画素
電極124aと隣接する画素電極124a間の幅に対応
される領域であって、前記光透過領域Jは前記ゲート配
線102上部の画素電極124aと隣接する画素電極1
24a間の幅及び薄膜トランジスタTに対応する領域で
ある。
【0085】前記マスク128の二重スリット領域Fに
構成される第1スリットQと第2スリットRの幅は各々
約1.2μmであって、前記スリット間の距離は約0.
5μm程度の距離になるように構成する。
【0086】このようにすると、前記光に露出されるP
R層126の領域を従来よりはるかにさらに縮めること
ができる。
【0087】前記マスク128を位置させて露光工程を
進めた際、前記二重スリット領域Fを透過して前記基板
100に着く光の強度に対する分布は以下、図7に示し
たどおりである。
【0088】隣接するスリットQ、Rの幅bが狭まるほ
ど各スリットを通過する光は相互重畳されて基板に着く
ようになるので、前記各スリットQ、Rの中央部を通過
した光の強度Nと、前記スリットとスリット間の領域O
に対応する部分の強度Mは実質的に同一である。
【0089】したがって、既存の単一スリットに比べて
本発明による二重スリット(double slit)
は各スリットの幅bが狭まって光の強度がすこし弱まる
代わりに同一な光の強さで微少領域を均一に露光するこ
とができる長所がある。
【0090】前記露光工程が終わった後、連続して現像
工程を進めると図示したように、前記データ配線112
の上部露光領域はその下部に若干の残留PR層Kが残る
ようになる。
【0091】前記残留PR層Kは、乾式エッチング方式
の一つである除灰方法(ashing method)を
使用して除去すればよい。
【0092】除灰方法を使用すると、前記データ配線上
部の残留PR層は完全に除去され、この際残りPR層は
表面からすこし除去されるが下部の金属層に何らの影響
を及ぼさない。
【0093】次に、前記除去されたPR層126間に露
出された透明金属層を所定の方法を用いて除去する。
【0094】このような工程を経るようになれば、図6
Fに示したように、画素電極124aが形成される。こ
こで、前記画素電極124aと隣接する画素電極124
a間の距離fは3.5μm以下に形成されることができ
る。前述したように、画素電極124a間に電気的な影
響を及ぼさない最小間隔は2μmであるので、前記画素
電極124aと隣接する画素電極124a間の距離fは
望ましくは2μmないし3.5μmであるものが良い。
【0095】この際、前記画素電極124aは、データ
配線112の両側と約2μm距離e程度重畳されるよう
に構成する。重畳距離eは2μm以下に形成される場合
もある。
【0096】前述したような露光工程を通して製作され
た本発明による液晶表示装置用アレー基板は、従来のデ
ータ配線112に比べて狭い幅のデータ配線を形成する
ことが可能であるので開口率を確保することができる。
また、このような事実は大面積液晶パネルの場合にその
効果が極大化されるものに予想される。
【0097】
【発明の効果】前述したような本発明による方法を利用
して液晶表示装置用アレー基板を製作すると、画素電極
間の間隔を縮めることができてそれによってデータ配線
の幅を減らすことができるので従来に比べて広い領域の
開口率を確保することができる。
【0098】したがって、液晶表示装置の表示品質を改
善することができる効果がある。
【図面の簡単な説明】
【図1】一般的なカラー液晶表示装置を示した分解斜視
図である。
【図2】従来の液晶表示装置用アレー基板の一部を示し
た平面図である。
【図3A】図2のIII−III線を沿って切った断面
図であって、従来技術による液晶表示装置用アレー基板
の製造工程を示した図面である。
【図3B】図2のIII−III線を沿って切った断面
図であって、従来技術による液晶表示装置用アレー基板
の製造工程を示した図面である。
【図3C】図2のIII−III線を沿って切った断面
図であって、従来技術による液晶表示装置用アレー基板
の製造工程を示した図面である。
【図3D】図2のIII−III線を沿って切った断面
図であって、従来技術による液晶表示装置用アレー基板
の製造工程を示した図面である。
【図3E】図2のIII−III線を沿って切った断面
図であって、従来技術による液晶表示装置用アレー基板
の製造工程を示した図面である。
【図3F】図2のIII−III線を沿って切った断面
図であって、従来技術による液晶表示装置用アレー基板
の製造工程を示した図面である。
【図4】従来技術によるマスクのスリット構造と、マス
ク構造による光の強さの分布を示した図面である。
【図5】本発明による液晶表示装置用アレー基板の一部
を示した平面図である。
【図6A】図5のVI−VI線を沿って切った断面図で
あって、本発明による液晶表示装置用アレー基板の製造
過程を示した図面である。
【図6B】図5のVI−VI線を沿って切った断面図で
あって、本発明による液晶表示装置用アレー基板の製造
過程を示した図面である。
【図6C】図5のVI−VI線を沿って切った断面図で
あって、本発明による液晶表示装置用アレー基板の製造
過程を示した図面である。
【図6D】図5のVI−VI線を沿って切った断面図で
あって、本発明による液晶表示装置用アレー基板の製造
過程を示した図面である。
【図6E】図5のVI−VI線を沿って切った断面図で
あって、本発明による液晶表示装置用アレー基板の製造
過程を示した図面である。
【図6F】図5のVI−VI線を沿って切った断面図で
あって、本発明による液晶表示装置用アレー基板の製造
過程を示した図面である。
【図7】本発明によるマスクのスリット構造と、マスク
構造による光の強さ分布を示した図面である。
【符号の説明】
100:基板 112:データ配線 118:保護膜 126:フォトレジスト 128:スリット露光マスク
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 FI テーマコート゛(参考) H01L 29/423 H01L 29/58 G 29/49 29/786 (72)発明者 キム,ウ−ヒュン 大韓民国 120−140,ソウル,ソダムン− グ,シンチョン−ドン,1−18ビョンジ, 202−ホ Fターム(参考) 2H092 GA13 GA29 JA26 JA34 JA37 JA41 JA46 JA47 MA04 MA15 MA17 NA07 PA08 PA09 4M104 BB02 BB04 BB13 BB16 BB17 BB36 CC01 CC05 DD20 DD33 DD34 EE03 EE16 EE17 EE18 GG09 HH14 5C094 AA05 AA10 AA43 BA03 BA43 CA19 DA13 EA04 EA05 EB02 FA01 GB10 JA08 5F110 AA30 BB01 CC07 DD02 EE02 EE04 EE06 FF01 FF02 FF03 FF21 FF27 GG02 GG15 HK02 HK04 HK06 HK09 HK16 HK21 HL07 NN02 NN27 NN33 NN36 NN72 NN73 QQ01

Claims (15)

    【特許請求の範囲】
  1. 【請求項1】 基板上にゲート配線とゲート電極とを形
    成する段階と;前記基板上にゲート絶縁膜を形成する段
    階と;前記ゲート絶縁膜上にアクティブ層とオーミック
    コンタクト層とを形成する段階と;前記基板上にデータ
    配線と、ソース電極及びドレイン電極を形成する段階
    と;前記基板上に絶縁物質を形成することによって保護
    膜を形成する段階と;前記保護膜上部に透明電極層を形
    成する段階と;前記保護膜をパターニングすることによ
    り、前記ドレイン電極の一部を露出するドレインコンタ
    クトホールを形成する段階と;前記保護膜上部に透明電
    極層を形成する段階と;前記透明電極層上にフォトレジ
    スト層を形成する段階と;前記フォトレジスト層上部に
    光遮断領域とスリット領域及び光透過領域を含むマスク
    を配置することによって露光を実施する段階と;光に露
    出された前記フォトレジスト層を現像して露出された透
    明電極層をエッチングすることによって画素電極を形成
    する段階とを含むことを特徴とする液晶表示装置用アレ
    ー基板の製造方法。
  2. 【請求項2】 前記マスクの光遮断領域は、前記画素電
    極に対応して、前記光透過領域は前記アクティブ層と前
    記ソース及びドレイン電極に対応し、前記スリット領域
    は前記データ配線に対応することを特徴とする請求項1
    に記載の液晶表示装置用アレー基板の製造方法。
  3. 【請求項3】 前記画素電極と隣接する画素電極間の距
    離は、2μmないし3.5μmであることを特徴とする
    請求項1に記載の液晶表示装置用アレー基板の製造方
    法。
  4. 【請求項4】 前記データ配線の幅は、6μmないし
    7.5μmであることを特徴とする請求項1に記載の液
    晶表示装置用アレー基板の製造方法。
  5. 【請求項5】 前記スリット領域は、少なくとも二個の
    スリットを含むことを特徴とする請求項1に記載の液晶
    表示装置用アレー基板の製造方法。
  6. 【請求項6】 前記スリットの幅は、1.2μmである
    ことを特徴とする請求項5に記載の液晶表示装置用アレ
    ー基板の製造方法。
  7. 【請求項7】 前記スリットと隣接するスリット間の間
    隔は、0.5μmであることを特徴とする請求項5に記
    載の液晶表示装置用アレー基板の製造方法。
  8. 【請求項8】 基板上に第1導電層を蒸着してエッチン
    グすることによって複数のゲート配線とゲート電極とを
    形成する段階と;前記基板上に前記複数のゲート配線と
    ゲート電極とを覆うゲート絶縁膜を形成する段階と;前
    記ゲート絶縁膜上にアイランド状でなされた複数のアク
    ティブ層とオーミックコンタクト層を形成する段階と;
    前記ゲート絶縁膜とアクティブ層及びオーミックコンタ
    クト層上部に第2導電層を蒸着してエッチングすること
    によって複数のデータ配線とソース電極及びドレイン電
    極を形成する段階と;前記ゲート絶縁膜上に絶縁物質を
    蒸着してエッチングすることによって、前記多数のデー
    タ配線とソース電極及びドレイン電極を覆い、前記導電
    層中の少なくとも一つをあらわすコンタクトホールを有
    する保護膜を形成する段階と;前記保護膜上に前記デー
    タ配線と重畳して少なくとも隣接する二電極間の距離が
    3.5μmより小さな多数の画素電極を形成する段階と
    を含むことを特徴とする表示装置用薄膜トランジスタア
    レー基板の製造方法。
  9. 【請求項9】 前記画素電極と隣接する画素電極間の距
    離は、2μmないし3.5μmであることを特徴とする
    請求項8に記載の表示装置用薄膜トランジスタアレー基
    板の製造方法。
  10. 【請求項10】 前記データ配線の幅は、6μmないし
    7.5μmであることを特徴とする請求項8に記載の表
    示装置用薄膜トランジスタアレー基板の製造方法。
  11. 【請求項11】 前記画素電極は、光遮断領域と、スリ
    ット領域及び光透過領域を含むマスクを利用して形成さ
    れることを特徴とする請求項8に記載の表示装置用薄膜
    トランジスタアレー基板の製造方法。
  12. 【請求項12】 前記マスクの光遮断領域は、前記画素
    電極に対応して、前記光透過領域は前記アクティブ層と
    前記ソース及びドレイン電極に対応し、前記スリット領
    域は前記データ配線に対応することを特徴とする請求項
    11に記載の表示装置用薄膜トランジスタアレー基板の
    製造方法。
  13. 【請求項13】 前記スリット領域は、少なくとも二個
    のスリットを含むことを特徴とする請求項11に記載の
    表示装置用薄膜トランジスタアレー基板の製造方法。
  14. 【請求項14】 前記スリットの幅は、1.2μmであ
    ることを特徴とする請求項13に記載の表示装置用薄膜
    トランジスタアレー基板の製造方法。
  15. 【請求項15】 前記スリットと隣接するスリット間の
    間隔は、0.5μmであることを特徴とする請求項13
    に記載の表示装置用薄膜トランジスタアレー基板の製造
    方法。
JP2002090815A 2001-03-29 2002-03-28 液晶表示装置用アレー基板製造方法 Expired - Fee Related JP4299487B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR2001-016628 2001-03-29
KR10-2001-0016628A KR100413668B1 (ko) 2001-03-29 2001-03-29 액정표시장치용 어레이기판 제조방법

Publications (2)

Publication Number Publication Date
JP2003021844A true JP2003021844A (ja) 2003-01-24
JP4299487B2 JP4299487B2 (ja) 2009-07-22

Family

ID=19707593

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002090815A Expired - Fee Related JP4299487B2 (ja) 2001-03-29 2002-03-28 液晶表示装置用アレー基板製造方法

Country Status (4)

Country Link
US (1) US7125757B2 (ja)
JP (1) JP4299487B2 (ja)
KR (1) KR100413668B1 (ja)
CN (1) CN1262873C (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100805154B1 (ko) 2006-09-15 2008-02-21 삼성에스디아이 주식회사 유기 발광 표시 장치 및 그 제조 방법
US7576482B2 (en) 2005-07-30 2009-08-18 Samsung Mobile Display Co., Ltd. Flat panel display device comprising an electrically conductive layer between a display area and an outer area and method of manufacturing the same
US7977679B2 (en) 2007-01-16 2011-07-12 Samsung Electronics Co., Ltd. Thin film transistor array panel
JP2016527692A (ja) * 2013-08-19 2016-09-08 深▲せん▼市華星光電技術有限公司Shenzhen China Star Optoelectronics Technology Co., Ltd. 有機発光ダイオード表示装置における金属配線のショートを回避する方法

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100437595B1 (ko) * 2001-03-31 2004-06-26 비오이 하이디스 테크놀로지 주식회사 박막 트랜지스터 액정표시장치 제조방법
JP4021194B2 (ja) * 2001-12-28 2007-12-12 シャープ株式会社 薄膜トランジスタ装置の製造方法
US7133098B2 (en) * 2002-10-16 2006-11-07 Chi Mei Optoelectronics Corp. Liquid crystal display including array of protrusions in a broken zigzag pattern all formed within area of light-shielding matrix
TWI242671B (en) * 2003-03-29 2005-11-01 Lg Philips Lcd Co Ltd Liquid crystal display of horizontal electronic field applying type and fabricating method thereof
AU2003236121A1 (en) * 2003-04-11 2004-11-01 Quanta Display Inc. Method for fabrcating a thin film transistor liquid crystal display
KR100968566B1 (ko) * 2003-07-24 2010-07-08 삼성전자주식회사 액정 표시 장치 및 이에 포함된 표시판의 제조 방법
KR101003577B1 (ko) * 2003-12-29 2010-12-23 엘지디스플레이 주식회사 마스크 및 이를 이용한 액정표시소자 제조방법
KR101052960B1 (ko) * 2004-04-29 2011-07-29 엘지디스플레이 주식회사 반투과형 폴리실리콘 액정표시소자 제조방법
KR101061844B1 (ko) 2004-06-29 2011-09-02 삼성전자주식회사 박막 표시판의 제조 방법
KR101201304B1 (ko) * 2005-05-06 2012-11-14 엘지디스플레이 주식회사 액정표시장치 및 그의 제조방법
CN100533239C (zh) * 2007-10-23 2009-08-26 昆山龙腾光电有限公司 液晶显示面板
KR100963104B1 (ko) * 2008-07-08 2010-06-14 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
KR101128333B1 (ko) * 2009-07-24 2012-03-27 엘지디스플레이 주식회사 어레이 기판 및 이의 제조방법
KR101280827B1 (ko) * 2009-11-20 2013-07-02 엘지디스플레이 주식회사 어레이 기판 및 이의 제조방법
CN102402138A (zh) * 2011-11-18 2012-04-04 深圳市华星光电技术有限公司 完成小线距的导线制作方法
CN102707575B (zh) * 2012-05-18 2015-02-25 北京京东方光电科技有限公司 掩模板及制造阵列基板的方法
CN105629613A (zh) * 2016-03-17 2016-06-01 深圳市华星光电技术有限公司 显示面板的信号线制作方法
CN107037641B (zh) * 2017-05-12 2020-04-24 京东方科技集团股份有限公司 阵列基板、显示面板和显示装置
EP4095658A4 (en) * 2020-01-21 2023-05-03 BOE Technology Group Co., Ltd. MATRIX SUBSTRATE AND DISPLAY PANEL
CN114137771B (zh) * 2021-12-08 2023-08-01 Tcl华星光电技术有限公司 阵列基板及其制作方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5427962A (en) * 1991-11-15 1995-06-27 Casio Computer Co., Ltd. Method of making a thin film transistor
US5998229A (en) * 1998-01-30 1999-12-07 Samsung Electronics Co., Ltd. Methods of manufacturing thin film transistors and liquid crystal displays by plasma treatment of undoped amorphous silicon
JP4112672B2 (ja) * 1998-04-08 2008-07-02 東芝松下ディスプレイテクノロジー株式会社 表示装置用アレイ基板及びその製造方法
KR100303443B1 (ko) * 1998-10-29 2002-09-27 삼성전자 주식회사 액정표시장치용박막트랜지스터기판및그제조방법
US6255130B1 (en) * 1998-11-19 2001-07-03 Samsung Electronics Co., Ltd. Thin film transistor array panel and a method for manufacturing the same
US6204081B1 (en) * 1999-05-20 2001-03-20 Lg Lcd, Inc. Method for manufacturing a substrate of a liquid crystal display device
JP3490375B2 (ja) * 1999-06-28 2004-01-26 シャープ株式会社 液晶表示装置の製造方法
KR20010017529A (ko) * 1999-08-12 2001-03-05 윤종용 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법
KR100500684B1 (ko) * 1999-12-29 2005-07-12 비오이 하이디스 테크놀로지 주식회사 4-마스크 공정을 이용한 액정 디스플레이의 제조 방법
KR100591902B1 (ko) * 2000-02-19 2006-06-20 엘지.필립스 엘시디 주식회사 액정표시장치용 어레이기판의 데이터패드 과식각 방지방법
TW573190B (en) * 2000-08-14 2004-01-21 Samsung Electronics Co Ltd Liquid crystal display and fabricating method thereof
KR100679917B1 (ko) * 2000-09-09 2007-02-07 엘지.필립스 엘시디 주식회사 박막 트랜지스터 및 그 제조방법
TWI220029B (en) * 2000-10-12 2004-08-01 Au Optronics Corp Thin film transistor liquid crystal display and its manufacturing method

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7576482B2 (en) 2005-07-30 2009-08-18 Samsung Mobile Display Co., Ltd. Flat panel display device comprising an electrically conductive layer between a display area and an outer area and method of manufacturing the same
KR100805154B1 (ko) 2006-09-15 2008-02-21 삼성에스디아이 주식회사 유기 발광 표시 장치 및 그 제조 방법
US7791267B2 (en) 2006-09-15 2010-09-07 Samsung Mobile Display Co., Ltd. Organic light emitting display and method of fabricating the same
US7977679B2 (en) 2007-01-16 2011-07-12 Samsung Electronics Co., Ltd. Thin film transistor array panel
JP2016527692A (ja) * 2013-08-19 2016-09-08 深▲せん▼市華星光電技術有限公司Shenzhen China Star Optoelectronics Technology Co., Ltd. 有機発光ダイオード表示装置における金属配線のショートを回避する方法

Also Published As

Publication number Publication date
KR20020076635A (ko) 2002-10-11
CN1379277A (zh) 2002-11-13
CN1262873C (zh) 2006-07-05
US7125757B2 (en) 2006-10-24
KR100413668B1 (ko) 2003-12-31
JP4299487B2 (ja) 2009-07-22
US20020142505A1 (en) 2002-10-03

Similar Documents

Publication Publication Date Title
JP4299487B2 (ja) 液晶表示装置用アレー基板製造方法
KR100372579B1 (ko) 액정표시장치용 어레이기판과 그 제조방법
US8497507B2 (en) Array substrate for liquid crystal display device and method of fabricating the same
US8199301B2 (en) Horizontal electric field switching liquid crystal display device
TWI426609B (zh) 薄膜電晶體基板及其製造方法
KR101121620B1 (ko) 표시 소자용 박막 트랜지스터 기판 및 그 제조 방법
KR101772511B1 (ko) 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판 및 이의 제조 방법
KR100480333B1 (ko) 액정표시장치용 어레이기판과 그 제조방법
JP2003347314A (ja) 液晶表示装置用アレー基板製造方法
KR101137861B1 (ko) 프린지 필드 스위칭 타입의 박막 트랜지스터 기판 및 그제조방법
KR20050112645A (ko) 표시 소자용 박막 트랜지스터 기판 및 그 제조 방법
US8237903B2 (en) Method for manufacturing a liquid crystal display device having a composite data line with a line opening exposing the top surface and sidewalls
US20050110931A1 (en) Thin film transistor substrate using horizontal electric field and fabricating method thereof
KR100710282B1 (ko) 박막트랜지스터 및 그 제조방법
KR20060119218A (ko) 액정표시장치용 어레이 기판과 그 제조방법
JP2004163933A (ja) 液晶表示装置用アレイ基板及びその製造方法
JP2001324727A (ja) 液晶表示装置用薄膜トランジスタ基板及びその製造方法
KR100869740B1 (ko) 액정표시소자 및 그 제조방법
US7439088B2 (en) Liquid crystal display device and fabricating method thereof
KR101012718B1 (ko) 액정표시장치용 어레이기판 제조방법
KR20070045751A (ko) 포토 마스크
KR100538327B1 (ko) 수평 전계 인가형 박막 트랜지스터 어레이 기판 및 그제조 방법
KR20080057921A (ko) 수평 전계형 박막 트랜지스터 기판 및 그 제조방법
KR101355920B1 (ko) 액정표시장치용 어레이 기판과 그 제조방법
KR101888035B1 (ko) 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판의 제조방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040604

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060808

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20071112

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080212

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20080609

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080905

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20081014

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090105

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090114

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090323

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090417

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 4299487

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120424

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130424

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140424

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees