JP4299487B2 - 液晶表示装置用アレー基板製造方法 - Google Patents

液晶表示装置用アレー基板製造方法 Download PDF

Info

Publication number
JP4299487B2
JP4299487B2 JP2002090815A JP2002090815A JP4299487B2 JP 4299487 B2 JP4299487 B2 JP 4299487B2 JP 2002090815 A JP2002090815 A JP 2002090815A JP 2002090815 A JP2002090815 A JP 2002090815A JP 4299487 B2 JP4299487 B2 JP 4299487B2
Authority
JP
Japan
Prior art keywords
region
layer
display device
array substrate
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2002090815A
Other languages
English (en)
Other versions
JP2003021844A (ja
Inventor
ファン，クワン−ジョ
キム，ウ−ヒュン
Original Assignee
エルジー ディスプレイ カンパニー リミテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by エルジー ディスプレイ カンパニー リミテッド filed Critical エルジー ディスプレイ カンパニー リミテッド
Publication of JP2003021844A publication Critical patent/JP2003021844A/ja
Application granted granted Critical
Publication of JP4299487B2 publication Critical patent/JP4299487B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136231—Active matrix addressed cells for reducing the number of lithographic steps
    • G02F1/136236—Active matrix addressed cells for reducing the number of lithographic steps using a grey or half tone lithographic process
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/942—Masking
    • Y10S438/948—Radiation resist
    • Y10S438/949—Energy beam treating radiation resist on semiconductor

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Nonlinear Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Optics & Photonics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mathematical Physics (AREA)
  • Ceramic Engineering (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Description

【０００１】
【発明の属する技術分野】
本発明は液晶表示装置（Ｌｉｑｕｉｄ ｃｒｙｓｔａｌ ｄｉｓｐｌａｙ ｄｅｖｉｃｅ）に係り、詳細には液晶表示装置用アレー基板とその製造方法に関する。
【０００２】
【従来の技術】
情報化時代が急速に発達することによって、厚さが薄くて軽量で、小さな消費電力を有する平板表示装置の開発が要求された。このような平板表示装置の中で液晶表示装置は解像度が優秀で、カラー表示が可能であって画質が優秀なために、ノートブックコンピュータとデスクトップモニター等に広く利用されている。
【０００３】
前記液晶表示装置は、液晶の光学的異方性を利用してイメージを表現する装置であって、上部基板と下部基板及び前記上部基板と下部基板の間に位置した液晶で構成される。
【０００４】
以下、図１を参照して一般的な液晶表示装置に対して説明する。
図１は、一般的なカラー液晶表示装置１１を概略的に示した分解斜視図である。
【０００５】
図示したように、一般的なカラー液晶表示装置１１で上部基板５は、カラーフィルタ７と透明な共通電極１８を含むが、カラーフィルタ７はブラックマトリックス６と赤（Ｒ）、緑（Ｇ）、青（Ｂ）のサブカラーフィルタ８を含む。一方、下部基板２２は画素領域Ｐと前記画素領域Ｐ内に位置する画素電極１７及びスイッチング素子Ｔを含むアレー配線を含む。続いて、液晶１４が上部基板５と下部基板２２間に介在されている。ここで、下部基板２２はアレー基板ともいって、多数のゲート配線１３とデータ配線１５が交差して画素領域Ｐを定義して、スイッチング素子である多数の薄膜トランジスタＴがゲート配線１３とデータ配線１５が交差する部分に形成されている。画素領域Ｐ内に形成された画素電極１７はインジウム−スズ−オキサイド（ｉｎｄｉｕｍ−ｔｉｎ−ｏｘｉｄｅ:ＩＴＯ）のように光の透過率が比較的優れた透明導電性物質で形成される。
【０００６】
前述したように構成される液晶表示装置は、前記画素電極１７上に位置した液晶層１４が前記薄膜トランジスタＴから印加された信号により配向されて、前記液晶層の配向程度によって前記液晶層１４を透過する光の量を調節する方式で画像を表現できる。
【０００７】
前述したような動作特性を有する液晶表示装置の改善課題中の一つは画面を鮮明で明るく具現するために開口率（ａｐｅｒｔｕｒｅ ｒａｔｉｏ）をさらに確保することにある。
【０００８】
前述したようなアレー配線の構成で、画面の開口率に最も影響を多くおよぼす構成はデータ配線である。
【０００９】
以下、図２を参照して前記データ配線と画素領域の関係を説明する。
【００１０】
図２は、従来の液晶表示装置用アレー基板の一部を示した平面図である。図示したように、アレー基板２２はゲート配線１３とデータ配線１５が画素領域Ｐを定義して交差して構成されて、このような二配線の交差地点にはゲート電極３０とソース電極３２及びドレイン電極３４とアクティブ層３６で構成された薄膜トランジスタＴが構成される。
【００１１】
また、前記画素領域Ｐ上部には前記ドレイン電極３０と接触する画素電極１７が構成され、前記画素電極１７と並列連結される補助容量部Ｃが前記ゲート配線１３上部に構成される。
【００１２】
前記補助容量部Ｃは、前記ゲート配線１３の一部分であるストレージ第１電極１３ａと、前記ソース及びドレイン電極３２、３４と同一層及び同一物質で構成されるアイランド状のストレージ第２電極３９で構成される。
【００１３】
前記ストレージ第２電極３５は、ストレージコンタクトホール４０を通して前記画素電極１７と連結されて構成される。
【００１４】
前述したようなアレー基板２２の構成で、前記画素領域Ｐが占める面積が大きければ大きいほど液晶パネルの開口率は大きくなる。
【００１５】
前記画素領域Ｐを広めるための方法としてデータ配線１５の幅（ｗｉｄｔh）を狭める方法を考えることができるが、このようにするためには前記画素電極１７と隣接する画素電極１７の間隔を狭める必要がある。しかし現在の一般的な露光マスク（ｍａｓｋ）では前記画素電極と隣接する画素電極間の距離を４μｍ以下に狭めることに限界がある。
【００１６】
以下、図３Ａないし図３Ｆを参照して従来の液晶表示装置用アレー基板の製造工程を詳細に説明する。
【００１７】
図３Ａないし図３Ｆは、図２のＩＩＩ−ＩＩＩ線を沿って切った断面図であって、従来技術による液晶表示装置用アレー基板の製造過程を示した図面である。ここで、補助容量はストレージオンゲート（ｓｔｏｒａｇｅ ｏｎ ｇａｔｅ）構造を例を挙げて説明する。
【００１８】
一般的に液晶表示装置に用いられる薄膜トランジスタＴの構造は、逆スタガ（Ｉｎｖｅｒｔｅｄ Ｓｔａｇｇｅｒｅｄ）型構造が多く用いられる。これは構造が簡単ながらも性能が優秀なためである。前記逆スタガ形薄膜トランジスタはチャネル形成方法によってバックチャネルエッチ型（ｂａｃｋ ｃhａｎｎｅｌ ｅｔｃh:ＢＣＥ）とエッチストッパ形（ｅｔｃh ｓｔｏｐｐｅｒ:ＥＳ）に分けられるが、構造が簡単なバックチャネルエッチ型構造が適用される液晶表示装置用アレー基板を例を挙げて説明する。
【００１９】
まず、基板に異物質や有機性物質を除去して、蒸着されるゲート物質の金属薄膜とガラス基板の接触性（ａｄhｅｓｉｏｎ）を良くするために洗浄を実施する。
【００２０】
次に、図３Ａに示したように、前記基板２２上に金属膜を蒸着した後に第１マスクでパターニングして、ゲート電極３０とゲート配線（図２の１３）を形成する。この際、前記ゲート配線（図２の１３）中の一部はストレージ第１電極（図２の１３ａ）として用いられる。
【００２１】
このようなゲート電極３０物質は、液晶表示装置の作動に重要なためにＲＣディレイ（ｄｅｌａｙ）を小さくするために抵抗が小さなアルミニウム（Ａｌ）が主流をなしているが、純粋アルミニウムは化学的に耐蝕性が弱くて、後続の高温工程でヒロック（hｉｌｌｏｃｋ）形成による配線欠陥問題を惹起するので、アルミニウム配線の場合は合金の形態で使われたり積層構造が適用される場合もある。そして前記ゲート電極３０と前記ストレージ第１電極１３ａは同一パターンであって、ゲート配線に該当する部分であってその機能上ゲート電極３０とストレージ第１電極１３ａとに指称される。
【００２２】
次に、前記ゲート電極３０が形成された基板２２の全面に窒化シリコン（ＳｉＮｘ）と酸化シリコン（ＳｉＯ２）などの無機絶縁物質やベンゾシクロブテン（ｂｅｎｚｏｃｙｃｌｏｂｕｔｅｎｅ:ＢＣＢ）とアクリル（ａｃｒｙｌ）系樹脂（ｒｅｓｉｎ）などの有機絶縁物質中の一つを蒸着または塗布して第１絶縁膜であるゲート絶縁膜５０を形成する。
【００２３】
次に、図３Ｂに示したように、前記ゲート絶縁膜５０上に連続で半導体物質である非晶質シリコン（ａ−Ｓｉ:Ｈ）と不純物が含まれた非晶質シリコン（ｎ＋ａ−Ｓｉ:Ｈ）を蒸着して半導体層を形成する。前記半導体層を第２マスクでパターニングして、アクティブ層３６と前記アクティブ層と同一形態のオーミックコンタクト層３８を形成する。前記不純物が含まれたオーミックコンタクト層３８は追って生成される金属層と前記アクティブ層３６との接触抵抗を減らすための目的である。
【００２４】
図３Ｃは、データ配線１５とソース及びドレイン電極３２、３４とアイランド状の第２ストレージ電極（図２の３９）を形成する段階であって、前記アクティブ層３６及びオーミックコンタクト層３８が構成された基板２２の全面にクロム（Ｃｒ）、モリブデン（Ｍｏ）、タングステン（Ｗ）、アンチモン（Ｓｂ）、タンタル（Ｔａ）で構成された導電性金属グループ中選択された一つを蒸着して第２金属層を形成する。続いて、前記第２金属層を第３マスクでパターニングして、前記ゲート配線（図２の１３）と交差して画素領域Ｐを定義するデータ配線１５と、前記データ配線１５から前記ゲート電極３０の一側に所定面積内に突出形成されたソース電極３２とこれとは所定間隔離隔されたドレイン電極３４を形成する。同時に、前記画素領域Ｐを定義するゲート配線１３の上部にアイランド状のソース−ドレイン金属層すなわち、ストレージ第２電極３９を形成する。
【００２５】
前述した構成で、前記データ配線１５は、最小８μｍの幅でパターニングされる。なぜなら、以後に前記データ配線１５の上部で前記データ配線１５の両側に所定間隔重ねて形成される各画素電極の間隔が最小４μｍであって、前記データ配線は前記各画素電極と最小２μｍずつ重なるように構成しなければならないために前記８μｍの幅を有するようにパターニングしなければならない。
【００２６】
次に、図３Ｄに示したように前記データ配線１５などが構成された基板２２の全面にベンゾシクロブテン（ＢＣＢ）とアクリル系樹脂等で構成された透明な有機絶縁物質を蒸着または塗布して保護層５２を形成する。連続して、前記保護層５２を第４マスクでパターニングして、前記ドレイン電極３４の一部を露出するドレインコンタクトホール５４と、前記第２ストレージ電極３９の一部を露出するストレージコンタクトホール（図２の４０）を形成する。
【００２７】
次は画素電極を形成する工程であって、図３Ｅに示したように、前記パターニングされた保護層５２の上部にＩＴＯとインジウム−酸化亜鉛（ｉｎｄｉｕｍ−ｚｉｎｃ−ｏｘｉｄｅ:ＩＺＯ）で構成された透明導電性金属グループ中選択された一つを蒸着して透明導電性金属層５８を形成する。
【００２８】
次に、前記透明金属層５８上部にフォトレジスト（ｐhｏｔｏ−ｒｅｓｉｓｔ:ＰＲ）を塗布してＰＲ層６０を形成する。
【００２９】
次に、前記ＰＲ層６０の上部に光透過領域Ｅと光遮断領域Ｆとで構成された第５マスク６２を位置させた後に露光工程を進める。
【００３０】
この際、光により露出されて露光される部分Ｇは、前記データ配線１５に対応する部分と、前記ゲート配線１３に対応する部分（図示せず）と前記薄膜トランジスタＴに対応する部分であり、この部分のＰＲ層は現像液（ｄｅｖｅｌｏｐｅｒ）により除去される。次に、前記一部ＰＲ層が除去されて露出された下部透明金属層５８が所定の方法でエッチングされる。
【００３１】
このような工程を通して図３Ｆに示したように画素電極１７を形成することができる。前記画素電極１７の一側は前記ドレイン電極３４と接触して他側は前記第２ストレージ電極（図２の３９）と接触して構成される。
【００３２】
また、前記データ配線１５とは２μｍ重なるように構成され、前記データ配線１５の両側に位置する前記画素電極１７と隣接する画素電極１７は４μｍの間隔を置いて形成される。
【００３３】
前記画素電極１７と隣接する画素電極１７は、データ配線１５の上部で隣接するように構成されるので、相互電気的な影響を及ぼさない範囲内で最小限のギャップで構成されるとよい。一般的に、前記画素電極が相互に影響を及ぼし合わない距離は最小２μｍとして知られている。
【００３４】
このような事実で類推する時、前記画素電極１７間の距離を２μｍとするならば、前記データ配線幅も２μｍほど小さくして構成することが可能である結論を得ることができる。
【００３５】
結果的に、前記データ配線１５が占めた液晶の非駆動領域が縮まったほどを開口率として確保できる。
【００３６】
しかし、従来のマスク露光方法では前記画素電極と画素電極間のギャップを４μｍ以下に狭められない。
【００３７】
その理由を以下図４を参照して説明する。
図４は、従来の露光マスクと、マスクに構成された単一スリットを通過した光の強さに対する分布を示した図面である。
【００３８】
一般的にマスク６２の遮断領域Ｆと遮断領域間の透過領域Ｅ（単一スリット：ｓｉｎｇｌｅ ｓｌｉｔ）に光が入射する時、単一スリットＥによるフラウンホーファー（Ｆｒａｕｎhｏｆｅｒ）回折効果（入射波と回折波すべてを平面波で取扱うことができる場合の回折）が発生して基板２２に到達する光の強度による回折像の各分布が得られるがこの際の各分布幅は前記マスク６２の遮断領域Ｆと遮断領域が離隔された距離ｂに反比例して、光の波長λに比例する。
【００３９】
前記マスク６２の遮断領域と遮断領域間の中間地点に最も明るい光の強さＬがあらわれるようになり、このような光の強さはスリットの幅ｂに比例する。
【００４０】
以下式（１）は、前記透過領域Ｅを通過する光の進行方向に対する回折角と、光の強さと光の波長そして前記光が透過される距離の関係を示したものである。
Ｉ＝Ｉ０（sinβ／β）２−−−−−（１）
但し、β＝１／２kb sinθであって、この際sinθ＝２π／kb＝λ／ｂである。
【００４１】
前述した式で、ｋは伝搬定数（ｐｒｏｐａｇａｔｉｏｎ ｃｏｎｓｔａｎｔ）であって、Ｉは光の強さ、λは光の波長、ｂは前記遮断領域と遮断領域間の離隔距離、θは光の進行方向に対する回折角を示す。
【００４２】
前述した式から分かるように、回折角θを減らして光の強さの分布が狭まることができるようにしてこそ光学的分解能を達成できる。すなわち、フォトレジストが完全に露光されることができる。
【００４３】
図示したように、波長が一定の際、透過領域の幅ｂが広まる場合には強度プロファイルＩが狭まって完全露光Ｉａが可能であって、反対に前記透過領域の幅ｂ（遮断領域と遮断領域との間）が狭まる場合、回折角θが大きくなって光の強度プロファイル（ｉｎｔｅｎｓｉｔｙ ｐｒｏｆｉｌｅ）Ｈが緩慢になるので光の強さが弱まってフォトレジストが表面から薄く露光Ｈａされる。
【００４４】
前記の二つの場合すべて基板上の回折角が０になる地点から光の強さが急激に減少して露光量の不足でＰＲ層６０の露光状態が不均一となる。
【００４５】
したがって単一スリットを用いる場合、ＰＲ層が均一に露光されることができるスリットの幅、すなわちマスク６２の光透過領域Ｅ幅ｂは確保されなければならない。
【００４６】
このようになると最小限に縮めることができるスリットの幅は限定されるしかない。結果的に、前記画素電極と隣接する画素電極の距離を最小化させるには限界がある。
【００４７】
マスク６２の光透過領域の幅ｂと露光工程における光の強度分布間の関係を考慮する時、現在の一般的な露光技術で可能な画素電極１７間の距離は最小４μｍである。したがって、画素電極１７間の最小距離４μｍと画素電極１７とデータ配線１５の両側重畳幅２μｍを考慮すると、データ配線１５は最小８μｍの幅を有するようにパターンされなければならない。
【００４８】
前記したように、データ配線１５の幅を減少させるのに制限があるために、開口率をこれ以上大きくするのに難しさがある。
【００４９】
【発明が解決しようとする課題】
本発明は前記のような問題を解決するために案出したものであり、本発明の目的は、画素電極をパターニングするためのマスク露光工程を進める場合、前述した単一スリットに比べて幅が非常に狭い微少のスリットが２本以上構成されたスリット領域を有するマスクを用いる方法を提供することにある。
【００５０】
このような本発明の目的は、液晶表示装置用アレー基板に構成される画素電極間の距離を縮めて、それによるデータ配線の微少パターン形成が可能にして液晶表示装置の開口率を改善することにある。
【００５１】
【課題を解決するための手段】
前記のような目的を達成するための本発明による液晶表示装置用アレー基板製造方法は、基板上にゲート配線とゲート電極を形成する段階と；前記基板上にゲート絶縁膜を形成する段階と；前記ゲート絶縁膜上にアクティブ層とオーミックコンタクト層を形成する段階と；前記基板上にデータ配線と、ソース電極及びドレイン電極を形成する段階と；前記基板上に絶縁物質を形成することによって保護膜を形成する段階と；前記保護膜上部に透明電極層を形成する段階と；前記保護膜をパターニングすることにより、前記ドレイン電極の一部を露出するドレインコンタクトホールを形成する段階と；前記保護膜上部に透明電極層を形成する段階と；前記透明電極層上にフォトレジスト層を形成する段階と；前記フォトレジスト層上部に光遮断領域とスリット領域及び光透過領域を含むマスクを配置することによって露光を実施する段階；及び光に露出された前記フォトレジスト層を現像して露出された透明電極層をエッチングすることによって画素電極を形成する段階を含む。
【００５２】
ここで、前記マスクの光遮断領域は、前記画素電極に対応して、前記光透過領域は前記アクティブ層と前記ソース及びドレイン電極に対応し、前記スリット領域は前記データ配線に対応する。
【００５３】
また、前記画素電極と隣接する画素電極間の距離は、２μｍないし３．５μｍで有り得て、前記データ配線の幅は６μｍないし７．５μｍで有り得る。
【００５４】
一方、前記スリット領域は少なくとも二個のスリットを含み、前記スリットの幅は１．２μｍである。前記スリットと隣接するスリット間の間隔は０．５μｍで有り得る。
【００５５】
本発明による他の表示装置用薄膜トランジスタアレー基板の製造方法は、基板上に第１導電層を蒸着してエッチングすることによって多数のゲート配線とゲート電極を形成する段階と；前記基板上に前記多数のゲート配線とゲート電極を覆うゲート絶縁膜を形成する段階と；前記ゲート絶縁膜上にアイランド状でなされた多数のアクティブ層とオーミックコンタクト層を形成する段階と；前記ゲート絶縁膜とアクティブ層及びオーミックコンタクト層上部に第２導電層を蒸着してエッチングすることによって多数のデータ配線とソース電極及びドレイン電極を形成する段階と；前記ゲート絶縁膜上に絶縁物質を蒸着してエッチングすることによって、前記多数のデータ配線とソース電極及びドレイン電極を覆い、前記導電層中の少なくとも一つをあらわすコンタクトホールを有する保護膜を形成する段階；及び前記保護膜上に前記データ配線と重畳して少なくとも隣接する二電極間の距離が３．５μｍより小さな多数の画素電極を形成する段階を含む。
【００５６】
ここで、前記画素電極と隣接する画素電極間の距離は２μｍないし３．５μｍで有り得て、前記データ配線の幅は６μｍないし７．５μｍで有り得る。
【００５７】
一方、前記画素電極は光遮断領域と、スリット領域及び光透過領域を含むマスクを利用して形成されて、前記マスクの光遮断領域は前記画素電極に対応して、前記光透過領域は前記アクティブ層と前記ソース及びドレイン電極に対応し、前記スリット領域は前記データ配線に対応する。この際、前記スリット領域は少なくとも二個のスリットを含んで、前記スリットの幅は１．２μｍで有り得る。また、前記スリットと隣接するスリット間の間隔は０．５μｍの場合もある。
【００５８】
【発明の実施の形態】
以下、図面を参照して本発明による望ましい実施例を説明する。
−−実施例−−
図５は、本発明によって製作された液晶表示装置用アレー基板の一部を概略的に示した平面図である。
【００５９】
図示したように、相互交差して画素領域Ｐを定義するゲート配線１０２とデータ配線１１２が形成されており、前記二配線の交差地点にはゲート電極１０４とソース電極１１４及びドレイン電極１１６そしてアクティブ層１０８で構成されるスイッチング素子である薄膜トランジスタＴが形成されている。
【００６０】
前記画素領域Ｐ上には前記ドレイン電極１１４と接触する画素電極１２４ａが形成されており、前記画素電極１２４ａと電気的に並列で連結された補助容量部（ｓｔｏｒａｇｅ ｃａｐａｃｉｔｏｒ）Ｃが前記ゲート配線１０２上に形成される。前記補助容量部Ｃは前記ゲート配線１０２の一部であるストレージ第１電極１０２ａとストレージ第２電極１１７とで構成される。
【００６１】
本発明によって製作された液晶表示装置用アレー基板の特徴は、従来に比べてデータ配線１１４の幅Ｗが大幅に狭まったものであり、これによって画素電極１２４ａが占める領域がさらに大きくなりそれによる開口率が多く確保された構造である。
【００６２】
以下、図６Ａないし図６Ｆを参照してこれを説明する。図６Ａないし図６Ｅは図５のＶＩ−ＶＩ線を沿って切った断面図であって、本発明による液晶表示装置用アレー基板の製造過程を示した図面である。
【００６３】
まず、図６Ａは本発明の第１マスク工程によって製造したアレー基板の構造を示した図面であって、基板１００上に第１金属を蒸着して第１マスク露光工程を通してパターニングして、ゲート配線（図５の１０２）とゲート電極１０４を形成する段階を図示している。
【００６４】
図５に示した図面ではゲート電極１０４を前記ゲート配線１０２から突出させて構成してあるが、ゲート配線１０２の一部にゲート電極１０４が定義された形態で構成する場合もある。
【００６５】
この際、前記ゲート配線１０２の一部は、ストレージ第１電極１０２ａの機能をする。
【００６６】
前記ゲート配線１０２ないし前記ゲート電極１０４の形成に用いられる第１金属は、一般的に用いられるクロム（Ｃｒ）、モリブデン（Ｍｏ）、タンタル（Ｔａ）、アンチモン（Ｓｂ）、銅（Ｃｕ）等を用いることができ、アルミニウム系金属を用いることができる。前記アルミニウム系金属はアルミニウム−ネオジム／モリブデン（ＡｌＮｄ／Ｍｏ）を用いる。
【００６７】
前記ゲート配線１０２の第１層として用いられたアルミニウム系金属は抵抗が小さいためにゲート配線１０２を流れる信号のＲＣディレイを減らすことができる。
【００６８】
しかし、前記アルミニウム系金属は、化学製品に対する耐蝕性が少ないためにエッチング溶液によりエッチング侵食されて断線不良が発生する問題が発生する。
【００６９】
したがって、これを防止するために化学薬品に対する耐蝕性が強いモリブデン（Ｍｏ）などの金属を用いる。
【００７０】
続いて、前記ゲート配線１０２とゲート電極１０４が構成された基板１００の上部にシリコン窒化膜（ＳｉＮｘ）とシリコン酸化膜（ＳｉＯ２）のような無機絶縁膜や、場合によってはベンゾシクロブテンとアクリル系樹脂等で構成される有機絶縁物質グループ中選択された一つを蒸着または塗布して第１絶縁膜であるゲート絶縁膜１０６を形成する。
【００７１】
図６Ｂは、本発明による第２マスク工程によるアレー基板の構造を図示したものであって、アクティブ層を形成する段階を示した図面である。
【００７２】
すなわち、前記ゲート絶縁膜１０６が形成された基板１００の全面に純粋非晶質シリコン（ａ−Ｓｉ:Ｈ）と不純物非晶質シリコン層（ｎ＋ａ−Ｓｉ:Ｈ）を順に積層した後にパターンニングして、アイランド状のアクティブ層１０８とオーミックコンタクト層１１０を形成する。
【００７３】
図６Ｃは、本発明による第３マスク工程により製造されたアレー基板の構造を図示したものであって、データ配線１１２とソース電極１１４及びドレイン電極１１６とアイランド状のストレージ第２電極（図５の１１７）を形成する段階を示した図面である。
【００７４】
前記積層されたアクティブ層１０８とオーミックコンタクト層１１０が形成された基板１００の全面に前述したようなクロム（Ｃｒ）やモリブデン（Ｍｏ）、タンタル（Ｔａ）、アンチモン（Ｓｂ）、銅（Ｃｕ）、そして純粋アルミニウムやアルミニウム−ネオジム（ＡｌＮｄ）合金のようにアルミニウムを含む金属を蒸着してパターンして、データ配線１１２とデータ配線１１２から前記ゲート電極１０４上部に突出して延びたソース電極１１４とこれとは所定間隔離隔されたドレイン電極１１６、そして前記ストレージ第１電極（図５の１０２ａ）の上部にアイランド状でストレージ第２電極１１７を形成する。
【００７５】
前記ソース電極１１４及びドレイン電極１１６の間に露出された不純物半導体層１１０は、漏れ電流を減らす目的でエッチングする。
【００７６】
この際、前記データ配線１１２の幅ｄは、６μｍないし７．５μｍを有するようにパターンされる。
【００７７】
図６Ｄは、第４マスクを利用して製造したアレー基板の構造を図示したものであって、保護膜１１８を形成する段階を示した図面である。
【００７８】
前記データ配線１１２などが形成された基板１００の全面にＢＣＢやアクリル樹脂のような有機絶縁物質を蒸着または塗布して第２絶縁膜である保護膜１１８を形成する。
【００７９】
連続して、前記保護膜１１８を第４マスクを利用して露光した後、パターニングして前記ドレイン電極１１６の一部を露出するドレインコンタクトホール１２０と、前記第２ストレージ電極（図５の１１７）の一部を露出するストレージコンタクトホール（図５の１２２）を形成する。
【００８０】
図６Ｅは、第５マスクを利用して製造されたアレー基板の構造を図示したものであって、画素電極を形成する段階を示した図面である。
【００８１】
前記保護膜１１８が形成された基板１００の全面にＩＴＯとＩＺ０、そしてインジウム−スズ−酸化亜鉛（ｉｎｄｉｕｍ−ｔｉｎ−ｚｉｎｃ−ｏｘｉｄｅ:ＩＴＺＯ）で構成された透明導電性金属グループ中選択された一つを蒸着して透明電極層１２４を形成する。
【００８２】
次に、前記透明電極層１２４上部にフォトレジストを所定の厚さで塗布してＰＲ層１２６を形成する。
【００８３】
次に、前記ＰＲ層１２６の上部に光遮断領域Ｅと二重スリット領域Ｆ及び光透過領域Ｊで構成されたマスク１２８を位置させる。
【００８４】
前記光遮断領域Ｅは、基板１００に構成される画素電極１２４ａに対応される領域であって、前記二重スリット領域Ｆは前記データ配線１１２上部の画素電極１２４ａと隣接する画素電極１２４ａ間の幅に対応される領域であって、前記光透過領域Ｊは前記ゲート配線１０２上部の画素電極１２４ａと隣接する画素電極１２４ａ間の幅及び薄膜トランジスタＴに対応する領域である。
【００８５】
前記マスク１２８の二重スリット領域Ｆに構成される第１スリットＱと第２スリットＲの幅は各々約１．２μｍであって、前記スリット間の距離は約０．５μｍ程度の距離になるように構成する。
【００８６】
このようにすると、前記光に露出されるＰＲ層１２６の領域を従来よりはるかにさらに縮めることができる。
【００８７】
前記マスク１２８を位置させて露光工程を進めた際、前記二重スリット領域Ｆを透過して前記基板１００に着く光の強度に対する分布は以下、図７に示したどおりである。
【００８８】
隣接するスリットＱ、Ｒの幅ｂが狭まるほど各スリットを通過する光は相互重畳されて基板に着くようになるので、前記各スリットＱ、Ｒの中央部を通過した光の強度Ｎと、前記スリットとスリット間の領域Ｏに対応する部分の強度Ｍは実質的に同一である。
【００８９】
したがって、既存の単一スリットに比べて本発明による二重スリット（ｄｏｕｂｌｅ ｓｌｉｔ）は各スリットの幅ｂが狭まって光の強度がすこし弱まる代わりに同一な光の強さで微少領域を均一に露光することができる長所がある。
【００９０】
前記露光工程が終わった後、連続して現像工程を進めると図示したように、前記データ配線１１２の上部露光領域はその下部に若干の残留ＰＲ層Ｋが残るようになる。
【００９１】
前記残留ＰＲ層Ｋは、乾式エッチング方式の一つである除灰方法（ａｓhｉｎｇ ｍｅｔhｏｄ）を使用して除去すればよい。
【００９２】
除灰方法を使用すると、前記データ配線上部の残留ＰＲ層は完全に除去され、この際残りＰＲ層は表面からすこし除去されるが下部の金属層に何らの影響を及ぼさない。
【００９３】
次に、前記除去されたＰＲ層１２６間に露出された透明金属層を所定の方法を用いて除去する。
【００９４】
このような工程を経るようになれば、図６Ｆに示したように、画素電極１２４ａが形成される。ここで、前記画素電極１２４ａと隣接する画素電極１２４ａ間の距離ｆは３．５μｍ以下に形成されることができる。前述したように、画素電極１２４ａ間に電気的な影響を及ぼさない最小間隔は２μｍであるので、前記画素電極１２４ａと隣接する画素電極１２４ａ間の距離ｆは望ましくは２μｍないし３．５μｍであるものが良い。
【００９５】
この際、前記画素電極１２４ａは、データ配線１１２の両側と約２μｍ距離ｅ程度重畳されるように構成する。重畳距離ｅは２μｍ以下に形成される場合もある。
【００９６】
前述したような露光工程を通して製作された本発明による液晶表示装置用アレー基板は、従来のデータ配線１１２に比べて狭い幅のデータ配線を形成することが可能であるので開口率を確保することができる。
また、このような事実は大面積液晶パネルの場合にその効果が極大化されるものに予想される。
【００９７】
【発明の効果】
前述したような本発明による方法を利用して液晶表示装置用アレー基板を製作すると、画素電極間の間隔を縮めることができてそれによってデータ配線の幅を減らすことができるので従来に比べて広い領域の開口率を確保することができる。
【００９８】
したがって、液晶表示装置の表示品質を改善することができる効果がある。
【図面の簡単な説明】
【図１】一般的なカラー液晶表示装置を示した分解斜視図である。
【図２】従来の液晶表示装置用アレー基板の一部を示した平面図である。
【図３Ａ】図２のＩＩＩ−ＩＩＩ線を沿って切った断面図であって、従来技術による液晶表示装置用アレー基板の製造工程を示した図面である。
【図３Ｂ】図２のＩＩＩ−ＩＩＩ線を沿って切った断面図であって、従来技術による液晶表示装置用アレー基板の製造工程を示した図面である。
【図３Ｃ】図２のＩＩＩ−ＩＩＩ線を沿って切った断面図であって、従来技術による液晶表示装置用アレー基板の製造工程を示した図面である。
【図３Ｄ】図２のＩＩＩ−ＩＩＩ線を沿って切った断面図であって、従来技術による液晶表示装置用アレー基板の製造工程を示した図面である。
【図３Ｅ】図２のＩＩＩ−ＩＩＩ線を沿って切った断面図であって、従来技術による液晶表示装置用アレー基板の製造工程を示した図面である。
【図３Ｆ】図２のＩＩＩ−ＩＩＩ線を沿って切った断面図であって、従来技術による液晶表示装置用アレー基板の製造工程を示した図面である。
【図４】従来技術によるマスクのスリット構造と、マスク構造による光の強さの分布を示した図面である。
【図５】本発明による液晶表示装置用アレー基板の一部を示した平面図である。
【図６Ａ】図５のＶＩ−ＶＩ線を沿って切った断面図であって、本発明による液晶表示装置用アレー基板の製造過程を示した図面である。
【図６Ｂ】図５のＶＩ−ＶＩ線を沿って切った断面図であって、本発明による液晶表示装置用アレー基板の製造過程を示した図面である。
【図６Ｃ】図５のＶＩ−ＶＩ線を沿って切った断面図であって、本発明による液晶表示装置用アレー基板の製造過程を示した図面である。
【図６Ｄ】図５のＶＩ−ＶＩ線を沿って切った断面図であって、本発明による液晶表示装置用アレー基板の製造過程を示した図面である。
【図６Ｅ】図５のＶＩ−ＶＩ線を沿って切った断面図であって、本発明による液晶表示装置用アレー基板の製造過程を示した図面である。
【図６Ｆ】図５のＶＩ−ＶＩ線を沿って切った断面図であって、本発明による液晶表示装置用アレー基板の製造過程を示した図面である。
【図７】本発明によるマスクのスリット構造と、マスク構造による光の強さ分布を示した図面である。
【符号の説明】
１００:基板
１１２:データ配線
１１８:保護膜
１２６:フォトレジスト
１２８:スリット露光マスク

Claims (14)

  1. 基板上にゲート配線とゲート電極を形成する段階と；
    前記基板上にゲート絶縁膜を形成する段階と；
    前記ゲート絶縁膜上にアクティブ層とオーミックコンタクト層を形成する段階と；
    前記基板上にデータ配線と、ソース電極及びドレーン電極を形成する段階と；
    前記基板上に絶縁物質を形成することによって保護膜を形成する段階と；
    前記保護膜上部に透明電極層を形成する段階と；
    前記保護膜をパターニングすることにより、前記ドレーン電極の一部を露出するドレーンコンタクトホールを形成する段階と；
    前記保護膜上部に透明電極層を形成する段階と；
    前記透明電極層上にフォトレジスト層を形成する段階と；
    光遮断領域と、少なくとも二本の隣接するスリットを含むスリット領域と、光透過領域とを含むマスクを前記フォトレジスト層上部に配置することによって前記フォトレジスト層を露光する段階とを含み、前記スリット領域は、前記透明電極層から形成される隣接する画素電極の間の距離に対応し、そして、前記スリット領域を通過した光が前記画素電極間の距離に対応する前記フォトレジスト層の微小領域を均一に露光するように、前記スリットの幅と前記スリットの間隔とが選択されており、さらに、
    前記露光されたフォトレジスト層を現像して露出された透明電極層をエッチングすることによって画素電極を形成する段階とを含むことを特徴とする液晶表示装置用アレー基板の製造方法。
  2. 前記マスクの光遮断領域は、前記画素電極に対応して、前記光透過領域は前記アクティブ層と前記ソース及びドレーン電極に対応し、前記スリット領域は前記データ配線に対応することを特徴とする請求項１に記載の液晶表示装置用アレー基板の製造方法。
  3. 前記画素電極間の距離は、２μｍないし３．５μｍであることを特徴とする請求項１に記載の液晶表示装置用アレー基板の製造方法。
  4. 前記データ配線の幅は、６μｍないし７．５μｍであることを特徴とする請求項１に記載の液晶表示装置用アレー基板の製造方法。
  5. 前記スリットの幅は、１．２μｍであることを特徴とする請求項１に記載の液晶表示装置用アレー基板の製造方法。
  6. 前記スリットの間隔は、０．５μｍであることを特徴とする請求項１に記載の液晶表示装置用アレー基板の製造方法。
  7. 前記フォトレジスト層を露光する段階は、前記少なくとも二本のスリットをそれぞれ通過して相互に重畳された光に前記フォトレジスト層を露出する段階を含んで、
    前記重畳された光に前記フォトレジスト層を露出する段階において、前記少なくとも二本のスリットに対応する部分の光の強度と、前記少なくとも二本のスリットの間の領域に対応する部分の光の強度が等しいことを特徴とする請求項１に記載の液晶表示装置用アレー基板の製造方法。
  8. 基板上に第１導電層を蒸着してエッチングすることによって多数のゲート配線とゲート電極を形成する段階と；
    前記基板上に前記多数のゲート配線とゲート電極を覆うゲート絶縁膜を形成する段階と；
    前記ゲート絶縁膜上にアイランド状でなされた多数のアクティブ層とオーミックコンタクト層を形成する段階と；
    前記ゲート絶縁膜とアクティブ層及びオーミックコンタクト層上部に第２導電層を蒸着してエッチングすることによって多数のデータ配線とソース電極及びドレーン電極を形成する段階と；
    前記ゲート絶縁膜上に絶縁物質を蒸着してエッチングすることによって、前記多数のデータ配線とソース電極及びドレーン電極を覆い、前記導電層中の少なくとも一つをあらわすコンタクトホールを有する保護膜を形成する段階と；
    前記保護膜上に前記データ配線と重畳して少なくとも隣接する多数の画素電極を形成する段階とを含み、
    前記画素電極は、光遮断領域とスリット領域と光透過領域とを含むマスクを利用して形成され、前記スリット領域は少なくとも二本の隣接するスリットを含み、前記スリット領域は、隣接する前記画素電極の間の距離に対応し、そして、前記スリット領域を通過した光が前記画素電極間の距離に対応する前記フォトレジスト層の微小領域を均一に露光するように、前記スリットの幅と前記スリットの間隔とが選択されていることを特徴とする表示装置用薄膜トランジスタアレー基板の製造方法。
  9. 前記画素電極間の距離は、２μｍないし３．５μｍであることを特徴とする請求項８に記載の表示装置用薄膜トランジスタアレー基板の製造方法。
  10. 前記データ配線の幅は、６μｍないし７．５μｍであることを特徴とする請求項８に記載の表示装置用薄膜トランジスタアレー基板の製造方法。
  11. 前記マスクの光遮断領域は、前記画素電極に対応して、前記光透過領域は前記アクティブ層と前記ソース及びドレーン電極に対応し、前記スリット領域は前記データ配線に対応することを特徴とする請求項８に記載の表示装置用薄膜トランジスタアレー基板の製造方法。
  12. 前記スリットの幅は、１．２μｍであることを特徴とする請求項８に記載の液晶表示装置用薄膜トランジスタアレー基板の製造方法。
  13. 前記スリットの間隔は、０．５μｍであることを特徴とする請求項８に記載の表示装置用薄膜トランジスタアレー基板の製造方法。
  14. 前記画素電極を形成する段階は、前記少なくとも二本のスリットをそれぞれ通過して相互に重畳された光に前記フォトレジスト層を露出する段階を含んで、前記重畳された光に前記フォトレジスト層を露出する段階において、前記少なくとも二本のスリットに対応する部分の光の強度と、前記少なくとも二本のスリットの間の領域に対応する部分の光の強度が等しいことを特徴とする請求項８に記載の液晶表示装置用アレー基板の製造方法。
JP2002090815A 2001-03-29 2002-03-28 液晶表示装置用アレー基板製造方法 Expired - Fee Related JP4299487B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2001-0016628A KR100413668B1 (ko) 2001-03-29 2001-03-29 액정표시장치용 어레이기판 제조방법
KR2001-016628 2001-03-29

Publications (2)

Publication Number Publication Date
JP2003021844A JP2003021844A (ja) 2003-01-24
JP4299487B2 true JP4299487B2 (ja) 2009-07-22

Family

ID=19707593

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002090815A Expired - Fee Related JP4299487B2 (ja) 2001-03-29 2002-03-28 液晶表示装置用アレー基板製造方法

Country Status (4)

Country Link
US (1) US7125757B2 (ja)
JP (1) JP4299487B2 (ja)
KR (1) KR100413668B1 (ja)
CN (1) CN1262873C (ja)

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100437595B1 (ko) * 2001-03-31 2004-06-26 비오이 하이디스 테크놀로지 주식회사 박막 트랜지스터 액정표시장치 제조방법
JP4021194B2 (ja) * 2001-12-28 2007-12-12 シャープ株式会社 薄膜トランジスタ装置の製造方法
US7133098B2 (en) * 2002-10-16 2006-11-07 Chi Mei Optoelectronics Corp. Liquid crystal display including array of protrusions in a broken zigzag pattern all formed within area of light-shielding matrix
JP2004302466A (ja) 2003-03-29 2004-10-28 Lg Philips Lcd Co Ltd 水平電界印加型液晶表示装置及びその製造方法
WO2004090623A1 (fr) * 2003-04-11 2004-10-21 Quanta Display Inc. Procede de fabrication d'un afficheur a cristaux liquides a transistors a film mince
KR100968566B1 (ko) * 2003-07-24 2010-07-08 삼성전자주식회사 액정 표시 장치 및 이에 포함된 표시판의 제조 방법
KR101003577B1 (ko) * 2003-12-29 2010-12-23 엘지디스플레이 주식회사 마스크 및 이를 이용한 액정표시소자 제조방법
KR101052960B1 (ko) * 2004-04-29 2011-07-29 엘지디스플레이 주식회사 반투과형 폴리실리콘 액정표시소자 제조방법
KR101061844B1 (ko) 2004-06-29 2011-09-02 삼성전자주식회사 박막 표시판의 제조 방법
KR101201304B1 (ko) * 2005-05-06 2012-11-14 엘지디스플레이 주식회사 액정표시장치 및 그의 제조방법
KR100683791B1 (ko) 2005-07-30 2007-02-20 삼성에스디아이 주식회사 박막 트랜지스터 기판 및 이를 구비한 평판 디스플레이장치
KR100805154B1 (ko) 2006-09-15 2008-02-21 삼성에스디아이 주식회사 유기 발광 표시 장치 및 그 제조 방법
KR20080067406A (ko) * 2007-01-16 2008-07-21 삼성전자주식회사 박막 트랜지스터 표시판
CN100533239C (zh) * 2007-10-23 2009-08-26 昆山龙腾光电有限公司 液晶显示面板
KR100963104B1 (ko) * 2008-07-08 2010-06-14 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
KR101128333B1 (ko) * 2009-07-24 2012-03-27 엘지디스플레이 주식회사 어레이 기판 및 이의 제조방법
KR101280827B1 (ko) * 2009-11-20 2013-07-02 엘지디스플레이 주식회사 어레이 기판 및 이의 제조방법
CN102402138A (zh) * 2011-11-18 2012-04-04 深圳市华星光电技术有限公司 完成小线距的导线制作方法
CN102707575B (zh) * 2012-05-18 2015-02-25 北京京东方光电科技有限公司 掩模板及制造阵列基板的方法
CN103426820B (zh) * 2013-08-19 2015-04-22 深圳市华星光电技术有限公司 避免有机发光二极管显示设备中金属线路短路的方法
CN105629613A (zh) * 2016-03-17 2016-06-01 深圳市华星光电技术有限公司 显示面板的信号线制作方法
CN107037641B (zh) * 2017-05-12 2020-04-24 京东方科技集团股份有限公司 阵列基板、显示面板和显示装置
EP4095658A4 (en) * 2020-01-21 2023-05-03 BOE Technology Group Co., Ltd. MATRIX SUBSTRATE AND DISPLAY PANEL
CN114137771B (zh) * 2021-12-08 2023-08-01 Tcl华星光电技术有限公司 阵列基板及其制作方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5427962A (en) * 1991-11-15 1995-06-27 Casio Computer Co., Ltd. Method of making a thin film transistor
KR100612984B1 (ko) * 1998-01-30 2006-10-31 삼성전자주식회사 박막 트랜지스터의 제조 방법
JP4112672B2 (ja) * 1998-04-08 2008-07-02 東芝松下ディスプレイテクノロジー株式会社 表示装置用アレイ基板及びその製造方法
KR100303443B1 (ko) * 1998-10-29 2002-09-27 삼성전자 주식회사 액정표시장치용박막트랜지스터기판및그제조방법
US6255130B1 (en) * 1998-11-19 2001-07-03 Samsung Electronics Co., Ltd. Thin film transistor array panel and a method for manufacturing the same
US6204081B1 (en) * 1999-05-20 2001-03-20 Lg Lcd, Inc. Method for manufacturing a substrate of a liquid crystal display device
JP3490375B2 (ja) * 1999-06-28 2004-01-26 シャープ株式会社 液晶表示装置の製造方法
KR20010017529A (ko) * 1999-08-12 2001-03-05 윤종용 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법
KR100500684B1 (ko) * 1999-12-29 2005-07-12 비오이 하이디스 테크놀로지 주식회사 ４-마스크 공정을 이용한 액정 디스플레이의 제조 방법
KR100591902B1 (ko) * 2000-02-19 2006-06-20 엘지.필립스 엘시디 주식회사 액정표시장치용 어레이기판의 데이터패드 과식각 방지방법
TW573190B (en) * 2000-08-14 2004-01-21 Samsung Electronics Co Ltd Liquid crystal display and fabricating method thereof
KR100679917B1 (ko) * 2000-09-09 2007-02-07 엘지.필립스 엘시디 주식회사 박막 트랜지스터 및 그 제조방법
TWI220029B (en) * 2000-10-12 2004-08-01 Au Optronics Corp Thin film transistor liquid crystal display and its manufacturing method

Also Published As

Publication number Publication date
CN1262873C (zh) 2006-07-05
KR20020076635A (ko) 2002-10-11
US20020142505A1 (en) 2002-10-03
KR100413668B1 (ko) 2003-12-31
CN1379277A (zh) 2002-11-13
JP2003021844A (ja) 2003-01-24
US7125757B2 (en) 2006-10-24

Similar Documents

Publication Publication Date Title
JP4299487B2 (ja) 液晶表示装置用アレー基板製造方法
KR100372579B1 (ko) 액정표시장치용 어레이기판과 그 제조방법
US7612373B2 (en) Liquid crystal display device and method of manufacturing liquid crystal display device with color filter layer on thin film transistor
KR101121620B1 (ko) 표시 소자용 박막 트랜지스터 기판 및 그 제조 방법
US7872721B2 (en) Horizontal electric field switching liquid crystal display device and fabricating method thereof
US8497507B2 (en) Array substrate for liquid crystal display device and method of fabricating the same
JP5052880B2 (ja) 液晶表示装置及びその製造方法
KR100480333B1 (ko) 액정표시장치용 어레이기판과 그 제조방법
KR101137861B1 (ko) 프린지 필드 스위칭 타입의 박막 트랜지스터 기판 및 그제조방법
JP2003347314A (ja) 液晶表示装置用アレー基板製造方法
KR100710282B1 (ko) 박막트랜지스터 및 그 제조방법
JP2001324727A (ja) 液晶表示装置用薄膜トランジスタ基板及びその製造方法
JP2004163933A (ja) 液晶表示装置用アレイ基板及びその製造方法
KR100869740B1 (ko) 액정표시소자 및 그 제조방법
US7132688B2 (en) Thin film transistor substrate using a horizontal electric field and fabricating method thereof
KR101012718B1 (ko) 액정표시장치용 어레이기판 제조방법
KR20040026004A (ko) 액정표시소자 및 그 제조방법
KR20080057921A (ko) 수평 전계형 박막 트랜지스터 기판 및 그 제조방법
KR101245225B1 (ko) 박막트랜지스터 기판 및 그 제조 방법
KR20050110368A (ko) 액정표시장치용 어레이 기판과 제조방법
KR100603847B1 (ko) 액정 표시장치 및 액정 표시장치 제조방법
KR20040016963A (ko) 박막트랜지스터 어레이 기판의 제조방법용 마스크
KR100698242B1 (ko) 액정표시장치 및 그 제조방법
KR20080086158A (ko) 액정표시장치 및 그 제조방법
KR20080062124A (ko) 박막 트랜지스터 기판 및 그 제조방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040604

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060808

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20071112

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080212

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20080609

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080905

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20081014

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090105

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090114

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090323

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090417

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 4299487

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120424

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130424

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140424

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees