JPH01102432A - アクティブマトリックスアレイの修正方法 - Google Patents

アクティブマトリックスアレイの修正方法

Info

Publication number
JPH01102432A
JPH01102432A JP62260284A JP26028487A JPH01102432A JP H01102432 A JPH01102432 A JP H01102432A JP 62260284 A JP62260284 A JP 62260284A JP 26028487 A JP26028487 A JP 26028487A JP H01102432 A JPH01102432 A JP H01102432A
Authority
JP
Japan
Prior art keywords
active matrix
matrix array
signal line
layer
implantation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP62260284A
Other languages
English (en)
Inventor
Ryo Kimura
涼 木村
Yuko Toyonaga
豊永 由布子
Yasuhiko Tsukikawa
靖彦 月川
Toshio Kawamura
河村 敏雄
Toru Ishida
徹 石田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP62260284A priority Critical patent/JPH01102432A/ja
Publication of JPH01102432A publication Critical patent/JPH01102432A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Thin Film Transistor (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、アクティブマトリックスアレイ型液晶表示装
置に用いるアクティブマトリックスアレイの修正方法に
関するものである。
従来の技術 近年、液晶表示装置の絵素数増大に伴って、走査線数が
増え、従来から用いられている単純マトリックス型液晶
表示装置では表示コントラストや応答速度が低下するこ
とから、各絵素にスイッチング素子を配置したアクティ
ブマトリックス型液晶表示装置が利用されつつある。
しかしながら、前記アクティブマトリックス型液晶表示
装置に用いるアクティブマトリックスアレイは1枚の基
板上に敗万個以上の薄膜トランジスタを無欠陥に製造し
なければならず、したがってこの製造歩留が非常に大き
な課題となる。
高い歩留にてアクティブマドリックステレイを製造する
ためには、クリーン度の高い、IC製造ライン並のライ
ンにて製造する必要があるが、万一1〜2個の欠陥が発
生した場合には、これを修正する方法も確立しておかな
ければならない。
以下、図面を参照しながら、従来のアクティブマトリッ
クスアレイとその修正方法について説明する。第13図
は従来のアクティブマトリックスアレイの一部拡大図で
あり、ガラス基板面よりみたところを示している。第1
4図は反射電極が形成された面よりみたところの一部拡
大図を示している。第15図(a)、 (b)、 (e
)はそれぞれ第13図AA’線、BB’線、 cc’線
での断面図である。
ただし、説明に不用な箇所、構成は省略してあり、また
各断面図においては上下方向に拡大しである。
第13図、第14図および第15図において1はゲート
信号線、2はソース信号線、3はゲート信号線とソース
信号線の交点部の絶縁膜、4は薄膜トランジスターのド
レイン端子、6a、6b。
5c、5eは反射電極、7はガラス基板、8は半導体、
9はポリイミドである。第15図talの断面図で分か
るとおり従来のアクティブマトリックスアレイはガラス
基板7上にゲート信号線、ソース信号線および駆動薄膜
トランジスタを構成し、その上に前記駆動薄膜トランジ
スタと反射電極と絶縁するためにポリイミド膜等の有機
物を形成し、前記ポリイミドに穴開は加工をおこなった
のち、ポリイミドに反射電極を形成したものである。し
かしながら、先にも述べたようにアクティブマトリック
スアレイには少なくとも数万個以上の薄膜トランジスタ
を作成する必要がある。しかし、すべての薄膜トランジ
スタが良品となる確率は比較的低い、したがって、歩留
を向上させるためには発生した不良薄膜トランジスタが
駆動する絵素をなんらかの手段をもちいて正常に点灯さ
せる必−がある、たとえば第16図のように薄膜トラン
ジスタのソース・ドレイン端子の短絡欠陥lOが発生し
た場合はたえずソース信号線2に印加される信号が反射
電極6aに流れ込み、常に点灯状態(以後、白欠陥と呼
ぶ)となる、また、常に非点灯状態となる欠陥を黒欠陥
と呼ぶ、そこで、まず反射電極・6aに信号が入力され
ないようにDD’線の箇所をレーザ光などにより切断す
る。したがって、絵素は黒欠陥となる。つぎに、第17
図に示すように反射電極6aと反射電極6cを光CVD
法により金属薄膜11を形成し接続する。ゆえに反射電
46aは反射電極6Cを駆動する薄膜トランジスタと接
続され反射電極6cを駆動する薄膜トランジスタが二つ
の絵素を駆動する能力があるならば擬似的に正常点灯と
なる。前記点灯状態は映像信号を表示するさい、反射電
極6cと63による表示は同一表示となるが視覚的にな
んら正常点灯とかわらない。
発明が解決しようとする問題点 しかしながら、上記のようなアクティブマトリックスア
レイの構成では通常光CVD法により金属111111
を形成するさいAtレーザの第2次高調波、エキシマレ
ーザなど紫外線領域の光を用いるため、前記光によりポ
リイミドなどの有機絶縁膜が分解されてしまう、したが
って、第17図のEE’線での断面図の第18図で示す
ように前記光の強さいかんでは光CVD法により形成し
た金属fI11111とゲート信号線1とが接触し、反
射電極6aとゲート信号wA1とが電気的に接続され、
絵素を黒欠陥にしてしまうという問題点があった。
また、前記接触が反射電極とソース信号&I2の接触で
あれば白欠陥を発生させてしまうという問題点があった
一方、液晶パネルの組み立て精度は高(なり強誘電体液
晶ではさらに高精度の平坦化技術が要求される。このよ
うな点で、CVD法は膜を堆積させるということから、
膜面の平坦度を悪(することが考えられる。このCVD
法にて堆積された膜厚は液晶の注入される側になるため
問題となる。
本発明は上記問題点に鑑み、下層の信号線とトリミング
した導体層11が接触するという問題点が発生すること
なく高精度な平坦度を実現したアクティブマトリックス
アレイを提供するものである。
問題点を解決するための手段 上記間層点を解決するために本発明のアクティブマトリ
ックスアレイの修正方法は反射電極間の下層に絶縁物で
ある有機物の中間層に反射電極および基板面の信号線に
接続されていない状態で金属層を形成するようにし、金
属層の上部の有機絶縁層をイオン注入法を用いて局所的
に導体化させるようにしたものである。
作用 本発明は上記した構成により、電気的に分離された金属
層は、欠陥修正のために反射電極をイオン注入法を用い
て窒素、アルゴン、w4.亜鉛のイオンを注入して有機
絶縁層を局所的に導体化し接続するとき、イオン注入層
が内部法(侵入するが金属層においてその侵入は阻止で
きる。これは金属層がエネルギを反射することによりそ
れ以上に深く注入が進まないためである。また、イオン
注入法の目的は反射電極間の接続が目的であるため、注
入膜は金属膜と接続されることによって、この金属膜も
導体層として機能する。このためトリミングした導体層
の電気抵抗が低くなり、信号電流を一度に多く流すこと
ができる。
有機絶縁体にイオンを注入して導体化させることはS、
Rn  Forrestらがニッケルフタロシアニン等
にArイオンを注入し、その抵抗が12桁ぐらい下がる
ことから始まり、その後多くの有機物にイオンを注入し
て導体化させることがおこなわれている。しかしイオン
注入による局所的な導体化では低抵抗化に限度があり、
抵抗を下げるために深くイオン注入すると下の信号線と
短絡する危険性が高くなる0本発明法によれば、上記し
たように黒欠陥、白欠陥を発生させることな(歩留のよ
い液晶表示装置が提供できる。
実施例 以下本発明の一実施例のアクティブマトリックスアレイ
の修正方法について、図面を参照しながら説明する。
第1図は本発明の第1の実施例におけるアクティブマト
リックスアレイの一部拡大図である。第1図において、
12は金属膜を示す、第2図は第1図GG’線での断面
図である。第2図で明らかなようにソース信号線2上に
金属膜12としてCrを真空蒸着法にて形成している。
また、前記金属膜の膜厚はとンホールおよび強度の点か
ら200Å以上必要であり、500Å以上が望ましい、
また、金属膜は光を反射して、抵抗の低いものであれば
よい、たとえば、Fe、Mo、7.n。
Cu、W、Ni、Aj、Au、Ag、真ちゅう。
青銅あるいはこれらを含んだ合金がある。そして、金属
膜12を構成する方法として、スパッタ法。
イオンブレーティング法、CVD法、メツキ法で行って
もよい。
以下、本発明の第1の実施例のアクティブマトリックス
アレイの修正方法について図面を参照しながら説明する
第1図のアクティブマトリックスアレイでは薄膜トラン
ジスタのソース・ドレイン端子の短絡欠陥lOが発生し
ている。そこで、ソース信号線2に印加される信号が反
射電極6aに流れ込まないように第1 vlJF F’
線で切断する。つぎにイオン注入法を用いて反射電極6
aと6bを接続するために窒素イオンをポリイミドにイ
オン注入し導体層11を金属膜12の上方とする位置に
形成する。
イオン注入の終了は反射電極6aと6bの電極を抵抗モ
ニターし一定の抵抗値に低下した時とする。
第3図は前記修正が終了した後の第1図GG”線での断
面図である。第3図で明らかなように、イオン注入によ
る導体膜11がアクティブマトリックスアレイ内部まで
形成されている。しかし、金属膜12によりソース信号
線2との絶縁が保たれているため、反射電極6aの絵素
は正常点灯状態にさせることができる。
以下本発明の第2の実施例におけるアクティブマトリッ
クスアレイについて図面を参照しながら説明する。第4
図は本発明の第1の実施例における′アクティブマトリ
ックスアレイの一部拡大図である。第4図ではゲート信
号線l上に金属膜12を形成している。第5図は第4図
のHH’線での断面図である。
以下本発明の第2の実施例のアクティブマトリックスア
レイの修正方法について説明する。第4図のアクティブ
マトリックスアレイでは薄膜トランジスタのソース・ド
レイン端子の短絡欠陥10が発生している。そこでソー
ス信号線2に印加される信号が反射電極6aに流れ込ま
ないように第4図のFF’線で切断する。つぎにイオン
注入法を用いて反射電極6aと6cを接続する導体層1
1を金属膜12の上方とする位置に形成する。
イオン注入の条件として加速電圧150KeV。
基板温度は室温、真空度3X10’Torr以下で注入
を行った。第6図は前記修正が終了した後の第4図HH
’線での断面図である。第6図で明らかなようにイオン
注入法による導体膜11がポリイミドの改質によってな
され、内部まで形成されている。このとき、注入イオン
はアルゴン、銅。
亜鉛イオンでも十分である。そして、導体膜11は金属
膜12によりゲート信号線lとの絶縁が完全に保たれて
いるため、反射電極6aの絵素は正常点灯状態にさせる
ことができる。以下第9図。
第1O図、第11図、第12図、第13図は本発明の実
施例のアクティブマトリックスアレイの一部拡大図であ
り、主として金属膜12の形成位置を説明するためのも
のである。第10図はすべてのゲート信号線l上に金属
膜12を形成した例であり、第11図はすべてのソース
信号線2上に金属膜12を形成した例であり、第12図
はゲート信号NlA1の1線ごとに金属W412を形成
した例である。また、第14図はゲート信号線lおよび
ソース信号線2上に金属膜12を形成した例である。
なお、本実施例において、信号線上の一部に金属膜12
を形成するとしたが、これに限るものではなく、第15
図に示すように信号線上全体を被覆するように金属膜1
2を形成してもよい。
発明の効果 以上のように、本発明のアクティブマトリックスアレイ
は金属膜12を形成することによって、イオン注入法に
より形成していた導体膜11とゲート信号線1あるいは
ソース信号線2とが接触しないようにすることができる
。また、金属膜12は導体電極としても作用するので横
方向での導通に寄与するため駆動電流を十分流すことが
できるため、確実にアクティブマトリックスアレイの修
正を行うことができるという大きな効果を有する。
【図面の簡単な説明】
第1図は本発明の第1の実施例におけるアクティブマト
リックスアレイの一部拡大図、第2図。 第3図は第1図CG’腺での断面図、第4図は本発明の
第2の実施例におけるアクティブマトリックスアレイの
一部拡大図、第5図、第6図は第4図HH’線での断面
図、第7図、第8図、第9図。 第1O図、第11図、第12図は本発明の一実施例にお
けるアクティブマトリックスアレイの一部拡大図、第1
3図は従来のアクティブマトリックスアレイをガラス基
板面よりみたときの一部拡大図、第14図は従来のアク
ティブマトリックスアレイを反射電極面よりみたときの
一部拡大図、第15図(a)、 (b)、 (C)は第
13図AA’線、 BB’線。 CC°線での断面図、第16図、第17図は従来のアク
ティブマトリックスアレイの修正方法を説明するための
説明図、第18図は第17図Bg’線での断面図である
。 l・−・・・・ゲート信号線、2・・・・・・ソース信
号線、3゜4・・・・・・絶縁膜、5・・・・・・ドレ
イン端子、6a、6b。 6c、6d、6e・・・・・・反射電極、7・・・・・
・ガラス基板、8・・・・・・半導体、9・・・・・・
ポリイミド、10・・・・・・薄膜トランジスタ、ソー
ス・ドレイン短絡欠陥、11・・・・・・イオン注入に
よる導体層、12・・・・・・金属膜、13・・・・・
・空間。 代理人の氏名 弁理士 中尾敏男 はか1名3.4・−
此珪躾 5−−一臂しイソtl/b1− fl−・−イγンタ上入1てより璃4苓ン翫(2−&4
.朕 第 2 図 $ 3 図 q′を 第4図 第5図 第6図 第 7rjgJ fり 第8図 第9図 クク 第10図 第11図 第12図 第13図 第14図 第15図 第16@J 第17IA 第18図

Claims (3)

    【特許請求の範囲】
  1. (1)反射電極と駆動トランジスタの絶縁物として有機
    物を用いた反射型アクティブマトリックスアレイにあっ
    て、前記アクティブマトリックスアレイの信号線および
    、反射電極に接しないで絶縁物の中間層に金属層を1層
    形成し、金属層の上部の絶縁膜にイオン注入することに
    よって絶縁膜を局所的に導体化させることを特徴とする
    アクティブマトリックスアレイの修正方法。
  2. (2)金属層はアクティブマトリックスアレーの信号線
    幅に等しいか、もしくはそれ以上の幅を有したことを特
    徴とする特許請求の範囲第(1)項記載のアクティブマ
    トリックスアレイの修正方法。
  3. (3)反射電極と騒動薄膜トランジスタの絶縁物として
    ポリイミドを用いた反射型アクティブマトリックスアレ
    イにあって前記アクティブマトリックスアレイの信号線
    の上方とする位置に金属膜を形成し、金属層の上部のポ
    リイミド層にイオン注入法によって窒素、アルゴン、銅
    、亜鉛イオンを注入することによって導体化し、隣接す
    る反射電極を接続させることを特徴とするアクティブマ
    トリックスアレイの修正方法。
JP62260284A 1987-10-15 1987-10-15 アクティブマトリックスアレイの修正方法 Pending JPH01102432A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP62260284A JPH01102432A (ja) 1987-10-15 1987-10-15 アクティブマトリックスアレイの修正方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62260284A JPH01102432A (ja) 1987-10-15 1987-10-15 アクティブマトリックスアレイの修正方法

Publications (1)

Publication Number Publication Date
JPH01102432A true JPH01102432A (ja) 1989-04-20

Family

ID=17345907

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62260284A Pending JPH01102432A (ja) 1987-10-15 1987-10-15 アクティブマトリックスアレイの修正方法

Country Status (1)

Country Link
JP (1) JPH01102432A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100243913B1 (ko) * 1997-04-16 2000-02-01 구본준 액정표시장치 및 그 제조방법
KR100255590B1 (ko) * 1996-03-26 2000-05-01 구본준 액티브 매트릭스 액정표시소자의 제조방법 및 액티브 매트릭스 액정표시소자
WO2015020010A1 (ja) * 2013-08-07 2015-02-12 堺ディスプレイプロダクト株式会社 表示パネルの製造方法及び表示パネル
WO2018163368A1 (ja) * 2017-03-09 2018-09-13 堺ディスプレイプロダクト株式会社 欠陥修正方法、欠陥修正装置、及び表示パネル

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100255590B1 (ko) * 1996-03-26 2000-05-01 구본준 액티브 매트릭스 액정표시소자의 제조방법 및 액티브 매트릭스 액정표시소자
KR100243913B1 (ko) * 1997-04-16 2000-02-01 구본준 액정표시장치 및 그 제조방법
WO2015020010A1 (ja) * 2013-08-07 2015-02-12 堺ディスプレイプロダクト株式会社 表示パネルの製造方法及び表示パネル
WO2018163368A1 (ja) * 2017-03-09 2018-09-13 堺ディスプレイプロダクト株式会社 欠陥修正方法、欠陥修正装置、及び表示パネル

Similar Documents

Publication Publication Date Title
US6800873B2 (en) Semiconductor device and electronic device
US7817216B2 (en) Flat panel display and method for fabricating the same
JP3102392B2 (ja) 半導体デバイスおよびその製造方法
US5392143A (en) Liquid crystal display having drain and pixel electrodes linkable to a wiring line having a potential
US5334859A (en) Thin-film transistor having source and drain electrodes insulated by an anodically oxidized film
JPS61245136A (ja) 薄膜トランジスタ
US4961629A (en) Liquid crystal display device
US6654074B1 (en) Array substrate for liquid crystal display device with shorting bars external to a data pad and method of manufacturing the same
CN100568513C (zh) 薄膜晶体管阵列面板
US5486939A (en) Thin-film structure with insulating and smoothing layers between crossing conductive lines
US6805602B2 (en) Method of manufacturing flat panel display device
JPS61235816A (ja) 薄膜能動素子
JPH0435050B2 (ja)
KR20040013273A (ko) 박막 트랜지스터 및 그 제조방법
EP0530834B1 (en) Thin-film transistor and method of manufacturing the same
JPH01102432A (ja) アクティブマトリックスアレイの修正方法
JPS61153619A (ja) 薄膜トランジスタ−
US6621536B1 (en) Matrix wiring substrate having an auxiliary line connected to a bundling line
EP0430418A2 (en) Liquid crystal display and method of manufacturing the same
JP2001166701A (ja) 電気光学装置の製造方法並びに半導体基板及び電気光学装置
KR100498181B1 (ko) 평면 표시 장치 및 그 제조 방법
JPH04338728A (ja) アクティブマトリクス基板
JP4207691B2 (ja) 薄膜半導体素子の製造方法
TWI240134B (en) Thin film transistor liquid crystal display and method of making the same
JPS61238082A (ja) 画像表示装置