JPS60112089A - 画像表示装置およびその製造方法 - Google Patents
画像表示装置およびその製造方法Info
- Publication number
- JPS60112089A JPS60112089A JP58219813A JP21981383A JPS60112089A JP S60112089 A JPS60112089 A JP S60112089A JP 58219813 A JP58219813 A JP 58219813A JP 21981383 A JP21981383 A JP 21981383A JP S60112089 A JPS60112089 A JP S60112089A
- Authority
- JP
- Japan
- Prior art keywords
- transparent
- electrode
- layer
- insulating substrate
- display device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は液晶と組み合わせることによって１１１？成さ
れる画像表示装置に関するものである。
れる画像表示装置に関するものである。
従来例の構成とその問題点
液晶表示装置において、液晶セルの静的動作を可能とし
、多重化を実現するためにはトランジスタやダイオード
などの非線形素子と液晶セルよりなる単泣絵素全２次冗
のマ） ｌ）クスに配列する必要がある。
、多重化を実現するためにはトランジスタやダイオード
などの非線形素子と液晶セルよりなる単泣絵素全２次冗
のマ） ｌ）クスに配列する必要がある。
第１図は非線形素子としてＭＩＳ（絶縁ゲート）トラン
ジスタ１を用いた場合の等価回路を示す。
ジスタ１を用いた場合の等価回路を示す。
走査線３にゲートパルスが印加されると（負方向のトラ
ンジスタは一斉にＯＮ状態になるので、ゲートパルスが
印加されている期間中に信号線４より一斉にあるいは順
次に（Ｙ１＋３’２・・・・・・ｙＨ）画ｆ象信号を液
晶セル２に電気的に書き込む。ゲートパルスを縦方向（
Ｘ１＋ ｘ２・ ・ｘｓ ）に順次走査することによっ
て全画面の書き込みが完了し、再びゲートパルスを縦方
向ＶＣ走ＩＩｔすることによって多重化が容易に達成さ
れる。ｔ（ｋ品セル２に書き込まれた信号電圧はトラン
ジスタ１のＯＦＦ 抵抗と液晶セル２の抵抗分を通して
放電していくが、通常これらの抵抗は十分高くて液晶セ
ル２両端の電位差の変化は画１家表示には支障をきたさ
ないよって設言１的手法が考慮される。液晶セル２の一
方の電極５は共通電極として全絵素共通に構成され、適
当７ｊ：電位に保持される。
ンジスタは一斉にＯＮ状態になるので、ゲートパルスが
印加されている期間中に信号線４より一斉にあるいは順
次に（Ｙ１＋３’２・・・・・・ｙＨ）画ｆ象信号を液
晶セル２に電気的に書き込む。ゲートパルスを縦方向（
Ｘ１＋ ｘ２・ ・ｘｓ ）に順次走査することによっ
て全画面の書き込みが完了し、再びゲートパルスを縦方
向ＶＣ走ＩＩｔすることによって多重化が容易に達成さ
れる。ｔ（ｋ品セル２に書き込まれた信号電圧はトラン
ジスタ１のＯＦＦ 抵抗と液晶セル２の抵抗分を通して
放電していくが、通常これらの抵抗は十分高くて液晶セ
ル２両端の電位差の変化は画１家表示には支障をきたさ
ないよって設言１的手法が考慮される。液晶セル２の一
方の電極５は共通電極として全絵素共通に構成され、適
当７ｊ：電位に保持される。
トランジスタ１のＯＦＦ抵抗あるいは液晶セル２の抵抗
が低いかまたけ階調全軍祝する場合にはｈｌｉ助容量を
液晶セル２に並列に加えるが、トランジスタ１と液晶セ
ル２との接続点と接地点との間に加える手法が知られて
いる。
が低いかまたけ階調全軍祝する場合にはｈｌｉ助容量を
液晶セル２に並列に加えるが、トランジスタ１と液晶セ
ル２との接続点と接地点との間に加える手法が知られて
いる。
第２図は」二記画像表示装置を集積化した場合の集積化
基板の平面図であり、第３図は第２図のＡ−Ａ’線上の
四部断面図を示す。
基板の平面図であり、第３図は第２図のＡ−Ａ’線上の
四部断面図を示す。
ここではＭｉｓ）ランジスタ１としてａ−３ｉｆ半専体
拐料に用いた場合について説明しよう。トランジスタ１
は、走査線３も兼ね例えばＭＯよりなるゲート電極と、
信号線４も兼ね例えば八μ よりなるドレイン（または
ソース）電極と、負Ｒである液晶セル２に接続されるソ
ース（ｔたはドレイン）′電極６からなり、液晶セル２
は例えばＩＴ（Ｊよりなる絵素電極７．および同じ（Ｉ
’ｒ Ｑよりなる共ａ透明電極６と液晶を封止するた
めＩｃ透明性絶縁基板例えばガラス板９，１０ではさま
れた空間を充填する液晶８とからなる。１１ばａ−Ｓｉ
を島状に形成したものであり、１２は例えばｂ ｌ ｓ
Ｎ４よりなるゲート絶縁膜であって、いずれもトランジ
スタ１の構成要素である。
拐料に用いた場合について説明しよう。トランジスタ１
は、走査線３も兼ね例えばＭＯよりなるゲート電極と、
信号線４も兼ね例えば八μ よりなるドレイン（または
ソース）電極と、負Ｒである液晶セル２に接続されるソ
ース（ｔたはドレイン）′電極６からなり、液晶セル２
は例えばＩＴ（Ｊよりなる絵素電極７．および同じ（Ｉ
’ｒ Ｑよりなる共ａ透明電極６と液晶を封止するた
めＩｃ透明性絶縁基板例えばガラス板９，１０ではさま
れた空間を充填する液晶８とからなる。１１ばａ−Ｓｉ
を島状に形成したものであり、１２は例えばｂ ｌ ｓ
Ｎ４よりなるゲート絶縁膜であって、いずれもトランジ
スタ１の構成要素である。
ａ−８ｔのＭＩＳ）ランジスタの製法および特性につい
ては各種の文献が公開されており、要はガス板１〇−透
明電極５−液晶８−透明電済７−（透明絶縁層１２）−
ガラス板９．ｌ：りなる光学系を電気的にｉｌｉ制御す
る機能と手段が必要なのである。
ては各種の文献が公開されており、要はガス板１〇−透
明電極５−液晶８−透明電済７−（透明絶縁層１２）−
ガラス板９．ｌ：りなる光学系を電気的にｉｌｉ制御す
る機能と手段が必要なのである。
第３図の構成に加えて偏光板や反射板の導入により、第
３図の画（象表示装置は透過型としても反射型としても
対比・でき、光源あるいは液晶制料によってその選択は
決定される。
３図の画（象表示装置は透過型としても反射型としても
対比・でき、光源あるいは液晶制料によってその選択は
決定される。
上記画像表示装置においては絵素電極７は第２図に示し
たように牟位絵素内および隣り合った牟泣絵素間で写真
食刻工程の合せ精度に対応した距離μたけ走査線３およ
び信号線４より離れて小さ目に設定する心安がある。例
えば第３図の構成で絵素電極７と信号線４とが重なって
形成されるとトランジスタ１の制御作用が失われてし１
つことは明白であろうし、また信号１１ｉ１４０表面に
絶縁層の導入を行なって正気的短絡を阻止したところで
第４図に示したように余分な寄生容量１３が発生ずるこ
とは避けられない。同様に絵素電極７とノ［査線３が車
なってしまうと寄生容量１４が生じてし１う。
たように牟位絵素内および隣り合った牟泣絵素間で写真
食刻工程の合せ精度に対応した距離μたけ走査線３およ
び信号線４より離れて小さ目に設定する心安がある。例
えば第３図の構成で絵素電極７と信号線４とが重なって
形成されるとトランジスタ１の制御作用が失われてし１
つことは明白であろうし、また信号１１ｉ１４０表面に
絶縁層の導入を行なって正気的短絡を阻止したところで
第４図に示したように余分な寄生容量１３が発生ずるこ
とは避けられない。同様に絵素電極７とノ［査線３が車
なってしまうと寄生容量１４が生じてし１う。
寄生容量１３は映像線４の負荷容量を増すので、画像表
示装置を駆動するための映像信号増幅器は液晶セル２を
充電するために必要な能力以上の駆動能力が必要となる
。すなわち駆動電力の増大と出力インピーダンスの低減
は避けられない。同様に寄生容量１４は走査線３の負荷
容量を増ずので走査信号増幅器も余分な駆動能力が必要
となる。
示装置を駆動するための映像信号増幅器は液晶セル２を
充電するために必要な能力以上の駆動能力が必要となる
。すなわち駆動電力の増大と出力インピーダンスの低減
は避けられない。同様に寄生容量１４は走査線３の負荷
容量を増ずので走査信号増幅器も余分な駆動能力が必要
となる。
たたし、走査信号を転送するためのクロック周波数は低
いので消費電力の増加は少なくてする。
いので消費電力の増加は少なくてする。
寄生容量１４の最も大きな悪影響は走査信号がトランジ
スタ１と液晶セル２の接続点１ｂへ静′市結合して重畳
されることにある。この重畳による接続点１６の電位の
変動の大きさΔＶは、走査信号の振幅を■とし、寄生容
量をＣ１４，液晶セル２の容量をＣＬｃとすると で与えられ、接続点１６の電位は走査（ゲート）パルス
の立上り、立下り時にΔＶだけの変動を受ける。この結
果、液晶セル２を交流駆動しようとした場合には蓄積期
間であるにもかかわらずトランジスタ１がＯｎ状態とな
ることもあり、映像信号の利用効率が低下し、画像のコ
ントラスト比の低下は避けられない。したがって液晶セ
ル２に十分な書き込みを与えるためには、（１）、より
大きな映像信号を供給する。（２）１．走査信号の０（
ゼロ）レベルを負方向（ｎチャネル動作の場合）にまで
拡張する。（３）、より大きな走査信号を供給する。
スタ１と液晶セル２の接続点１ｂへ静′市結合して重畳
されることにある。この重畳による接続点１６の電位の
変動の大きさΔＶは、走査信号の振幅を■とし、寄生容
量をＣ１４，液晶セル２の容量をＣＬｃとすると で与えられ、接続点１６の電位は走査（ゲート）パルス
の立上り、立下り時にΔＶだけの変動を受ける。この結
果、液晶セル２を交流駆動しようとした場合には蓄積期
間であるにもかかわらずトランジスタ１がＯｎ状態とな
ることもあり、映像信号の利用効率が低下し、画像のコ
ントラスト比の低下は避けられない。したがって液晶セ
ル２に十分な書き込みを与えるためには、（１）、より
大きな映像信号を供給する。（２）１．走査信号の０（
ゼロ）レベルを負方向（ｎチャネル動作の場合）にまで
拡張する。（３）、より大きな走査信号を供給する。
などの対策を必要とし、いずれの場合にも画像表示装置
全駆動するための電力消費が増加する。
全駆動するための電力消費が増加する。
一方、接続点１５と接地点との間、あるいは液晶セル２
に並列に寄生容量Ｃ１４および液晶セル容量ＣＬｃより
も十分大きな匝の補助容量Ｃを付加すると変動の大きさ
は となって上記した問題点は回避できる。
に並列に寄生容量Ｃ１４および液晶セル容量ＣＬｃより
も十分大きな匝の補助容量Ｃを付加すると変動の大きさ
は となって上記した問題点は回避できる。
ところがトランジスタ１の負荷が増大するのであるから
、所定の書き込み期間内に補助容１１１Ｃを充電できる
かどうかが新たな問題点として発生する。もしトランジ
スタ１が負荷容量の増大に対処できなければ、（イ）、
相互コンダクタンスを」二げるために走査信号を大きく
する。（ロ）、トランジスタ１の平面的なサイズを大き
くする。などの対策が必要となる。要はトランジスタ１
で代表される非線形素子の拐質で決まる電流を流す能力
が十分でなければ、プロセス技術、デバイス構造９回路
設泪のいずれかにかなり厳しい仕様の変更が要求される
。例えば上記（ロ）においては必然的に開口率の低下に
結びつき、画像表示装置の本質にかかわる重要な問題で
ある。
、所定の書き込み期間内に補助容１１１Ｃを充電できる
かどうかが新たな問題点として発生する。もしトランジ
スタ１が負荷容量の増大に対処できなければ、（イ）、
相互コンダクタンスを」二げるために走査信号を大きく
する。（ロ）、トランジスタ１の平面的なサイズを大き
くする。などの対策が必要となる。要はトランジスタ１
で代表される非線形素子の拐質で決まる電流を流す能力
が十分でなければ、プロセス技術、デバイス構造９回路
設泪のいずれかにかなり厳しい仕様の変更が要求される
。例えば上記（ロ）においては必然的に開口率の低下に
結びつき、画像表示装置の本質にかかわる重要な問題で
ある。
発明の目的
本発明は上記した現状に始みなされたもので、工程の増
加や回路設計上の仕様変更を伴なわずに開口率を上げる
ことを目的とする。
加や回路設計上の仕様変更を伴なわずに開口率を上げる
ことを目的とする。
発明の構成
本発明においては、絵素電極以外の電極相が紫外線に対
してほとんど不透明であることを利用して透明基板上に
自己整合的に絵素電極を形成することが構成の要点であ
り、第６図以下の図面とともに本発明の実施例について
説明する。
してほとんど不透明であることを利用して透明基板上に
自己整合的に絵素電極を形成することが構成の要点であ
り、第６図以下の図面とともに本発明の実施例について
説明する。
実施例の説明
第５図は本発明の一実施例にかかる画像表示装の単位絵
素の平面図であり、Ｂ−Ｂ’紐線上断面図が第６〜８図
に示されている。なお、第７，８図は基板９部分のみの
構造を示す。
素の平面図であり、Ｂ−Ｂ’紐線上断面図が第６〜８図
に示されている。なお、第７，８図は基板９部分のみの
構造を示す。
本発明による画像表示装置は絵素電極の形成に先立ち、
非線形素子と走査線および信号線の形成が成される。多
くの場合非線形素子は半導体材料が使用され、走査線や
信号線には抵抗匝を下げるために金属薄膜が用いられる
。これらの材料ｌｌ′ｉ通常用いられる厚み（０，１〜
１μｍ）では紫外線に対してほぼ不ｊ％明である。そこ
で第６図に示したように走査線３．信号線４．および非
線形素子であるトランジスタを世ｊえればガラス（反９
の一生面上に形成した後に、全面にｔｏえばＩＴＯより
なる透明導電層１６を形成し、引き続きネガ型の感ｙＬ
性樹脂１７ゲ笠布する。そしてガラス板９の他の主面上
より紫外線１９を照射する。カラス板９および、ｈ明導
電層１６は波長が燈かくなるＶＣつれて紫外線の透過率
が低下するが波長３００〜３６０ｎｎｌにおいては概ね
３０％歩、上の透過率をイ〕−するので５露元時間を数
倍長くすればガラス板９の裏側からの紫外線照射によっ
て感光性樹脂１７は感）℃する１、前述したように例え
はＭＯよりなる走を線３例えば人込 よりなる信号線４
および接続電極６と、２０００〜５０００人のＪ（ｐ−
みをイエするａ−３ｉの島１１は紫外線ケ殆んど通さな
いのでネガ型の感光性）υｊ脂１７は上記不透明物質上
を除いて選択的に感光される。
非線形素子と走査線および信号線の形成が成される。多
くの場合非線形素子は半導体材料が使用され、走査線や
信号線には抵抗匝を下げるために金属薄膜が用いられる
。これらの材料ｌｌ′ｉ通常用いられる厚み（０，１〜
１μｍ）では紫外線に対してほぼ不ｊ％明である。そこ
で第６図に示したように走査線３．信号線４．および非
線形素子であるトランジスタを世ｊえればガラス（反９
の一生面上に形成した後に、全面にｔｏえばＩＴＯより
なる透明導電層１６を形成し、引き続きネガ型の感ｙＬ
性樹脂１７ゲ笠布する。そしてガラス板９の他の主面上
より紫外線１９を照射する。カラス板９および、ｈ明導
電層１６は波長が燈かくなるＶＣつれて紫外線の透過率
が低下するが波長３００〜３６０ｎｎｌにおいては概ね
３０％歩、上の透過率をイ〕−するので５露元時間を数
倍長くすればガラス板９の裏側からの紫外線照射によっ
て感光性樹脂１７は感）℃する１、前述したように例え
はＭＯよりなる走を線３例えば人込 よりなる信号線４
および接続電極６と、２０００〜５０００人のＪ（ｐ−
みをイエするａ−３ｉの島１１は紫外線ケ殆んど通さな
いのでネガ型の感光性）υｊ脂１７は上記不透明物質上
を除いて選択的に感光される。
この１１では非線形素子であるトランジスタとの接続電
極６上の感光性樹脂が感光しないので、カラスマスク１
８と紫外線１９′によってガラス板９上から通常の露光
を行ない５透明導電層１６の一部と接続′１に４へ６と
の一部がつながるようにする。
極６上の感光性樹脂が感光しないので、カラスマスク１
８と紫外線１９′によってガラス板９上から通常の露光
を行ない５透明導電層１６の一部と接続′１に４へ６と
の一部がつながるようにする。
そして現１象後、第７図に示したようにガラス板９上に
、前記不透明物質上と接続電極６」二の一部を除いて選
択的に感光性樹脂パターン１７′を得る。
、前記不透明物質上と接続電極６」二の一部を除いて選
択的に感光性樹脂パターン１７′を得る。
既に述べたごとく前記不透明物質の端部と感光性樹脂パ
ターン１７′との端部は同一線上に揃うので、感光性樹
脂パターン１７’をマスクとして透明辱？Ｌ層の食刻を
１ｊない絵素電極２０を得る。なお、この時わずかばか
りの過食側を施すと絵素電極２０が露出している信号線
４′と短絡する現象を赴けることができ５本発明かより
確実なものとなる。
ターン１７′との端部は同一線上に揃うので、感光性樹
脂パターン１７’をマスクとして透明辱？Ｌ層の食刻を
１ｊない絵素電極２０を得る。なお、この時わずかばか
りの過食側を施すと絵素電極２０が露出している信号線
４′と短絡する現象を赴けることができ５本発明かより
確実なものとなる。
第８図は本発明の他の実施例を示す断面図で、上述した
ように不透明月り４よりなる非線形素子。
ように不透明月り４よりなる非線形素子。
走査線、信号線の形成後全曲に透明絶縁層２１（例えば
５１９２．Ｓｉ３Ｎ４などの無機材質でもよいし、透明
ポリイミド系樹脂、東し製５Ｐ−９１ｏなどの有機材質
でもよい）′（１１−被着形成し、開口部２２を設けて
非線形素子あるいは接続電極６の一部を紐出する。しか
るりご、上述したようにネガ型感光１１ユ樹脂を用い５
カラス板の両端からの露光で絵素電極２０ケ自己野合的
に形成するっ当然のことながらこの場合過食刻は不要で
ある。
５１９２．Ｓｉ３Ｎ４などの無機材質でもよいし、透明
ポリイミド系樹脂、東し製５Ｐ−９１ｏなどの有機材質
でもよい）′（１１−被着形成し、開口部２２を設けて
非線形素子あるいは接続電極６の一部を紐出する。しか
るりご、上述したようにネガ型感光１１ユ樹脂を用い５
カラス板の両端からの露光で絵素電極２０ケ自己野合的
に形成するっ当然のことながらこの場合過食刻は不要で
ある。
絵素電極の形成にポジ型レジストを用いることもｉＪ能
で、 ｑ！ｉ許８青求の範囲第５項、第６項はポジ型感
光性樹脂をハ］いた場合の実施例である。この場合には
絵素電極の形成は、膜厚１μｍ以−１二のポジ型感光性
樹１ｊ旨のバターニングの終了後にＩＩ！ａ Ｉ早０．
１μｍ程度の透明２ｒｆ−電層を被着し、ポジ型感光性
樹）１１１の除去とともにポジ盟感光性樹脂上の透明２
Ｉ７−重層をも除去してし甘う。言わゆるリフトオンを
行なうわけであるが、膜厚差が十分大きいので慴ら支障
はない。なお第５項の実施例において絵素ＩＬ極と不透
明（２質とが短絡する現象ケ避けるためにはカラス板の
裏側からの蕗光量を少し減少させるとよいことは芭う甘
でもない。
で、 ｑ！ｉ許８青求の範囲第５項、第６項はポジ型感
光性樹脂をハ］いた場合の実施例である。この場合には
絵素電極の形成は、膜厚１μｍ以−１二のポジ型感光性
樹１ｊ旨のバターニングの終了後にＩＩ！ａ Ｉ早０．
１μｍ程度の透明２ｒｆ−電層を被着し、ポジ型感光性
樹）１１１の除去とともにポジ盟感光性樹脂上の透明２
Ｉ７−重層をも除去してし甘う。言わゆるリフトオンを
行なうわけであるが、膜厚差が十分大きいので慴ら支障
はない。なお第５項の実施例において絵素ＩＬ極と不透
明（２質とが短絡する現象ケ避けるためにはカラス板の
裏側からの蕗光量を少し減少させるとよいことは芭う甘
でもない。
非線形素子と絵素電極との間に介在するＪ〆続電極６は
不発明の必須要件ではなく、要は非線形素子と絵素電極
との間の電気抵抗が画像表示装置としての動作に支障を
きたさなければその拐ｌ）ｌは問わず、また接続電極を
省略して直接絵素７ｕ極と非線形素子が接続されてよい
ことは明白である。
不発明の必須要件ではなく、要は非線形素子と絵素電極
との間の電気抵抗が画像表示装置としての動作に支障を
きたさなければその拐ｌ）ｌは問わず、また接続電極を
省略して直接絵素７ｕ極と非線形素子が接続されてよい
ことは明白である。
さらに特ｉｊ′ｌ’ 請求の範囲第６項および第６項に
よれば絵素電極イ［金属４２料で形成することも可能で
あり、反射型画像表示装置も６易に得られる。
よれば絵素電極イ［金属４２料で形成することも可能で
あり、反射型画像表示装置も６易に得られる。
発明の効果
本発明による画像表示装置においては５串位絵素内にお
いて走青線、信号線および非線形素子を除いた全ての領
域を絵素電極とすることが可能で、有効開口率はほぼｉ
ｏｏ％となり、明るいｉｉ！ｉｉ作が得られることは言
うまでもない。この効果は写真食刻工程の合せ硝度が低
下する大画面の画像表示装置においてｌ拮に顕著となる
。
いて走青線、信号線および非線形素子を除いた全ての領
域を絵素電極とすることが可能で、有効開口率はほぼｉ
ｏｏ％となり、明るいｉｉ！ｉｉ作が得られることは言
うまでもない。この効果は写真食刻工程の合せ硝度が低
下する大画面の画像表示装置においてｌ拮に顕著となる
。
さらに透過５２でノーマリホワイトの１ｉｆｉ 像表示
装置においては、画］象がブラックの状態では画１象表
示装置裏匝よりの光源光か完全に遮断されるためにコン
トラスト比が従来の画像表示装置の１０倍程度向上する
という著しい効果が得られる。
装置においては、画］象がブラックの状態では画１象表
示装置裏匝よりの光源光か完全に遮断されるためにコン
トラスト比が従来の画像表示装置の１０倍程度向上する
という著しい効果が得られる。
また絵素電極と走査線あるいは信号線との平面的な重な
りはほとんどなく、したがって駆動にあたって余分な（
＋Ｙ＋費電力の増大もなく、また絵素ｔ極と走査線との
間の浮遊容量のｊ盲犬に伴なうコントラスト比の低下が
発生ずる恐れも皆無である。
りはほとんどなく、したがって駆動にあたって余分な（
＋Ｙ＋費電力の増大もなく、また絵素ｔ極と走査線との
間の浮遊容量のｊ盲犬に伴なうコントラスト比の低下が
発生ずる恐れも皆無である。
以上の説明からも明らかなように非線形素子はＭ Ｉ
Ｓ ）ランジスタに限定されるものではなく、ダイオー
ドやバリスタあるいはＭＩＭなどの素子に対しても本発
明は有効であり、捷だ走査線や信号線も紫外線を透過さ
せにくい多結晶あるいは非晶質シリコンなどを用いるこ
とは可能である。
Ｓ ）ランジスタに限定されるものではなく、ダイオー
ドやバリスタあるいはＭＩＭなどの素子に対しても本発
明は有効であり、捷だ走査線や信号線も紫外線を透過さ
せにくい多結晶あるいは非晶質シリコンなどを用いるこ
とは可能である。
第１図は液晶とＭＩＳトランジスタとの組み合わせによ
って構成される画像表示装置の等価回路図、第２図は同
装置の単位絵素の平面図、第３図は第２図の八−Ａ′ｇ
要部断面図、第４図は寄生容量が発生した」易合の画像
表示装置の等価回路図、第６図は本発明にぶつ画像表示
装置の牟位絵素の平面図、第６図〜８図は同装置のＢ
−Ｂ’線部分の要部断面図である。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名第１
図 み 与ｌ 第２図 第３図 １θ ３ ／２’ ｑ 第４図 第５図 第６（２） 扼 ７ 図 第８図
って構成される画像表示装置の等価回路図、第２図は同
装置の単位絵素の平面図、第３図は第２図の八−Ａ′ｇ
要部断面図、第４図は寄生容量が発生した」易合の画像
表示装置の等価回路図、第６図は本発明にぶつ画像表示
装置の牟位絵素の平面図、第６図〜８図は同装置のＢ
−Ｂ’線部分の要部断面図である。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名第１
図 み 与ｌ 第２図 第３図 １θ ３ ／２’ ｑ 第４図 第５図 第６（２） 扼 ７ 図 第８図
Claims (6)
- （１）第１の透明１１−絶縁基板上の一主ハ１１」−に
、非線形素子と透明型１１夕よりなるｔ４′１位絵素が
２次元のマトリクスに配列され、−主面に透明々゛昌！
１層を形成された第２のＪｈ明性絶縁茫根どｉｉｉ＋記
第１のＪ明１牛絶縁基板との間に液晶を充填し、前記中
餉−絵ふを相互接続する走査電極および信号電極が）′
Ｃ８遮ｌｉノｒ １ｉｂ４／１”ｊ’↓で形成されると
ともＶＣｌｌ）ＩＪ記ｉｌ゛Ｌ位絵素内に、ｊ３・いて
１）ＩＪ記非線形素子、】ト査電極および信−シ」電極
を除く領域に透明電極か自己整合的に形成さ扛でいるこ
とを特徴とする画１象表示装置。 - （２）非線形素子、走査電極および信号電極と透明′Ｉ
ＩＬ樟との間ＶＣ，＋８明ｉ生絶縁層か形成さ７Ｌ、＋
１ｉｌ記透明１２Ｌ＃２縁僧に形成されたＬツ［定の開
口＋ｊｌＩを介し゛Ｃ前記非線形素子と透明電極が接続
されることイ＋： ’ｌ’！、ｉ徴どするｑ８ｆｉ；’
ｌ’ 、請求の範囲第１項に記載の画は表示装置。 - （３）第１の透明性絶縁基板の一主ｉＴｕよに非線形素
子を２次元のマトリクス状に形成する工程と、光既断性
拐質よりなる走を電極と信号電極を形成する工程と、前
記第１の透明性絶縁基板上に透明ｄ１電層を形成する工
程と、前記透明心電層上にネガ型感元性樹脂（Ｌヶ布す
る工程と、前記第１の透明性絶縁、！Ｉ＋；板の他の主
面上から紫外線全照射する工程と、前記Ｊ］−線形素子
の一部上と透明導電層の一部上の前記感光性樹脂を選択
的に蒔）ｔするためのマスク工程と、現ｆ象後に選択的
に残された感光性柄脂をマスクとして前記透明心電層を
食刻する工程を含む画１！３ζ表示装置の製造方法。 - （４）透明台’ｌＩｉ、層の形成に先立ち、全ケ１１に
透［９」性絶縁層を形成する−［程と、前記透明性絶縁
層に開１」部を設けて非線形素子の一部を露出する工程
ｌＪ靭［ｊえられることをＩ］ｌＩ徴とする特許請求の
範囲第３項に記載の画像ツ１（水装置の製造方法。 - （５）第１のＪ２１’ＪＪ性絶縁基板の一主ｉｆｎ上に
非線形素子を２次元のマ） ＩＪクス状（ｒＣ形成する
工程と、）を遮断性材質よりなる走査電極と信号型）夕
を形成する工程と、■）ＩＪ記第１の透明性絶縁基板」
＝Ｖこポジ型感元性樹ｌｌ１Ｉｉ′を塗布する工程と、
前記第１の透＋ＪＪ ＋４−絶縁基板の１田の主面上か
ら紫外線を照射する工４′１！と、前記非線形素子上の
一部と透明電極が配ｕ１Ｌされる領域の一部の前記感光
往樹脂を選択的に露光するだめのマスク工程と、現像後
に全面に透明導電層を被着し、前記感光性樹脂の除去に
よって前記透明導電層を選択的に除去する工程を含む画
像表示装置の製造方法。 - （６）透明導電層の被着に先立ち、全面に透明性絶縁層
を形成する工程と、前記透明性絶縁層に開口部を設けて
非線形素子の一部を露出する工程が加えられることを特
徴とする特許請求の範囲第５項に記載の画（象表示装置
の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58219813A JPS60112089A (ja) | 1983-11-22 | 1983-11-22 | 画像表示装置およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58219813A JPS60112089A (ja) | 1983-11-22 | 1983-11-22 | 画像表示装置およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60112089A true JPS60112089A (ja) | 1985-06-18 |
| JPH0535433B2 JPH0535433B2 (ja) | 1993-05-26 |
Family
ID=16741429
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58219813A Granted JPS60112089A (ja) | 1983-11-22 | 1983-11-22 | 画像表示装置およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60112089A (ja) |
Cited By (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62223727A (ja) * | 1986-03-25 | 1987-10-01 | Seiko Epson Corp | 液晶パネル |
| JPS63282735A (ja) * | 1987-04-11 | 1988-11-18 | フアオ・デー・オー・アードルフ・シントリング・アクチエンゲゼルシヤフト | 構造体の製造法 |
| JPS63313132A (ja) * | 1987-06-16 | 1988-12-21 | Matsushita Electric Ind Co Ltd | 反射型液晶表示デバイス |
| JPS6468728A (en) * | 1987-09-09 | 1989-03-14 | Casio Computer Co Ltd | Thin film transistor |
| JPS6468727A (en) * | 1987-09-09 | 1989-03-14 | Casio Computer Co Ltd | Thin film transistor |
| JPS6476036A (en) * | 1987-09-17 | 1989-03-22 | Casio Computer Co Ltd | Thin film transistor panel |
| JPH01214823A (ja) * | 1988-02-23 | 1989-08-29 | Nippon Telegr & Teleph Corp <Ntt> | アクティブマトリクス基板およびその製造方法 |
| JPH01250929A (ja) * | 1988-03-31 | 1989-10-05 | Casio Comput Co Ltd | 薄膜トランジスタパネルの製造方法 |
| JPH02213821A (ja) * | 1989-02-15 | 1990-08-24 | Hitachi Ltd | 薄膜トランジスタ及び該トランジスタを用いたアクティブマトリクス回路基板並びに画像表示装置 |
| JPH03211526A (ja) * | 1990-01-17 | 1991-09-17 | Matsushita Electric Ind Co Ltd | アクティブマトリックス基板及び液晶表示装置 |
| JPH09297315A (ja) * | 1996-12-24 | 1997-11-18 | Hitachi Ltd | 液晶ディスプレイ装置 |
| US6184963B1 (en) | 1987-06-10 | 2001-02-06 | Hitachi, Ltd. | TFT active matrix LCD devices employing two superposed conductive films having different dimensions for the scanning signal lines |
| US6326129B1 (en) | 1999-03-16 | 2001-12-04 | Matsushita Electric Industrial Co., Ltd. | Process for manufacturing an active element array substrate |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS599635A (ja) * | 1982-07-07 | 1984-01-19 | Seiko Epson Corp | 電気光学装置 |
-
1983
- 1983-11-22 JP JP58219813A patent/JPS60112089A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS599635A (ja) * | 1982-07-07 | 1984-01-19 | Seiko Epson Corp | 電気光学装置 |
Cited By (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62223727A (ja) * | 1986-03-25 | 1987-10-01 | Seiko Epson Corp | 液晶パネル |
| JPS63282735A (ja) * | 1987-04-11 | 1988-11-18 | フアオ・デー・オー・アードルフ・シントリング・アクチエンゲゼルシヤフト | 構造体の製造法 |
| US7450210B2 (en) | 1987-06-10 | 2008-11-11 | Hitachi, Ltd. | TFT active matrix liquid crystal display devices |
| US6839098B2 (en) | 1987-06-10 | 2005-01-04 | Hitachi, Ltd. | TFT active matrix liquid crystal display devices |
| US6384879B2 (en) | 1987-06-10 | 2002-05-07 | Hitachi, Ltd. | Liquid crystal display device including thin film transistors having gate electrodes completely covering the semiconductor |
| US6992744B2 (en) | 1987-06-10 | 2006-01-31 | Hitachi, Ltd. | TFT active matrix liquid crystal display devices |
| US6184963B1 (en) | 1987-06-10 | 2001-02-06 | Hitachi, Ltd. | TFT active matrix LCD devices employing two superposed conductive films having different dimensions for the scanning signal lines |
| US7196762B2 (en) | 1987-06-10 | 2007-03-27 | Hitachi, Ltd. | TFT active matrix liquid crystal display devices |
| JPS63313132A (ja) * | 1987-06-16 | 1988-12-21 | Matsushita Electric Ind Co Ltd | 反射型液晶表示デバイス |
| JPS6468728A (en) * | 1987-09-09 | 1989-03-14 | Casio Computer Co Ltd | Thin film transistor |
| JPS6468727A (en) * | 1987-09-09 | 1989-03-14 | Casio Computer Co Ltd | Thin film transistor |
| JPS6476036A (en) * | 1987-09-17 | 1989-03-22 | Casio Computer Co Ltd | Thin film transistor panel |
| JPH01214823A (ja) * | 1988-02-23 | 1989-08-29 | Nippon Telegr & Teleph Corp <Ntt> | アクティブマトリクス基板およびその製造方法 |
| JPH01250929A (ja) * | 1988-03-31 | 1989-10-05 | Casio Comput Co Ltd | 薄膜トランジスタパネルの製造方法 |
| JPH02213821A (ja) * | 1989-02-15 | 1990-08-24 | Hitachi Ltd | 薄膜トランジスタ及び該トランジスタを用いたアクティブマトリクス回路基板並びに画像表示装置 |
| JPH03211526A (ja) * | 1990-01-17 | 1991-09-17 | Matsushita Electric Ind Co Ltd | アクティブマトリックス基板及び液晶表示装置 |
| JPH09297315A (ja) * | 1996-12-24 | 1997-11-18 | Hitachi Ltd | 液晶ディスプレイ装置 |
| US6326129B1 (en) | 1999-03-16 | 2001-12-04 | Matsushita Electric Industrial Co., Ltd. | Process for manufacturing an active element array substrate |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0535433B2 (ja) | 1993-05-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101086477B1 (ko) | 표시 소자용 박막 트랜지스터 기판 제조 방법 | |
| KR100904270B1 (ko) | 박막 트랜지스터 어레이 기판 및 그 제조 방법 | |
| JP4542430B2 (ja) | 指紋認識素子を内装した一体型液晶表示装置、及びこれの製造方法 | |
| KR101086478B1 (ko) | 표시 소자용 박막 트랜지스터 기판 및 그 제조 방법 | |
| KR910009040B1 (ko) | 비정질 실리콘 박막 트랜지스터의 제조방법 | |
| KR100499371B1 (ko) | 박막 트랜지스터 어레이 기판 및 그 제조 방법 | |
| KR101121620B1 (ko) | 표시 소자용 박막 트랜지스터 기판 및 그 제조 방법 | |
| US7817231B2 (en) | Liquid crystal display device and method of fabricating same | |
| US6411350B2 (en) | Method of manufacturing an electrode substrate resistant to wire breakage for an active matrix display device | |
| WO2011055474A1 (ja) | アクティブマトリクス基板及びそれを備えた液晶表示パネル、並びにアクティブマトリクス基板の製造方法 | |
| JPS60112089A (ja) | 画像表示装置およびその製造方法 | |
| JPH05257164A (ja) | アクティブマトリクス基板 | |
| WO2018188152A1 (zh) | Tft阵列基板的制作方法 | |
| KR101085139B1 (ko) | 박막 트랜지스터 어레이 기판 및 그 제조 방법 | |
| TW578240B (en) | Contact portion of semiconductor device and method for manufacturing the same, thin film transistor array panel for display device including the contact portion, and method for manufacturing the same | |
| WO2019061751A1 (zh) | Tft基板的制作方法及其结构 | |
| KR101159388B1 (ko) | 액정표시소자와 그 제조 방법 | |
| JPH06511569A (ja) | 液晶画面のコントラストを改善する装置及びその製造方法 | |
| KR100968341B1 (ko) | 박막 트랜지스터 어레이 기판 및 그 제조 방법 | |
| JPH01128534A (ja) | 透明基板上への半導体素子の実装方法 | |
| KR100583314B1 (ko) | 표시 소자용 박막 트랜지스터 기판 및 그 제조 방법 | |
| KR20010019666A (ko) | 박막트랜지스터 액정표시장치 | |
| JPH0682824A (ja) | 液晶パネル | |
| KR100619624B1 (ko) | 박막 트랜지스터 어레이 기판 및 그 제조 방법 | |
| KR100891987B1 (ko) | 액정표시장치용 어레이기판 제조방법 |