KR910009040B1 - 비정질 실리콘 박막 트랜지스터의 제조방법 - Google Patents

비정질 실리콘 박막 트랜지스터의 제조방법 Download PDF

Info

Publication number
KR910009040B1
KR910009040B1 KR1019880017237A KR880017237A KR910009040B1 KR 910009040 B1 KR910009040 B1 KR 910009040B1 KR 1019880017237 A KR1019880017237 A KR 1019880017237A KR 880017237 A KR880017237 A KR 880017237A KR 910009040 B1 KR910009040 B1 KR 910009040B1
Authority
KR
South Korea
Prior art keywords
gate
insulating layer
amorphous silicon
thin film
film transistor
Prior art date
Application number
KR1019880017237A
Other languages
English (en)
Other versions
KR890011099A (ko
Inventor
요시아끼 와다나베
사까에 다나까
Original Assignee
가부시끼가이샤 세이꼬오샤
요꼬야마 유우이찌
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시끼가이샤 세이꼬오샤, 요꼬야마 유우이찌 filed Critical 가부시끼가이샤 세이꼬오샤
Publication of KR890011099A publication Critical patent/KR890011099A/ko
Application granted granted Critical
Publication of KR910009040B1 publication Critical patent/KR910009040B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/105—Masks, metal

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)

Abstract

내용 없음.

Description

비정질 실리콘 박막 트랜지스터의 제조방법
제1도는 본 발명의 일실시예에 있어서의 액티브 매트릭스형 액정표시장치용 비정질 실리콘 박막 트랜지스터의 제조공정을 도시한 공정단면도.
제2도는 본 발명의 다른 실시예에 있어서의 액티브 매트릭스형 액정표시장치용 비정질 실리콘 박막 트랜지스터의 제조공정을 도시한 공정단면도.
제3도는 액티브 매트릭스형 액정표시장치의 구성을 도시한 전기회로도.
제4도는 종래의 매트릭스형 액정표시장치용 비정질 실리콘 박막 트랜지스터의 제조공정을 도시한 공정 단면도.
제5도는 액티브 매트릭스형 액정표시장치의 1화소를 도시한 전기회로도.
본 발명은 비정질 실리콘 박막 트랜지스터의 제조방법에 관한 것이다.
종래, 박형의 화상표시장치로서, 비정질 실리콘을 사용한 MIS형 박막 트랜지스터를 스위칭 소자로서 각 화소마다에 설치한 액정 매트릭스 표시장치, 소위 액티브 매트릭스형 액정표시장치가 있다.
제3도는 상기 액티브 매트릭스형 액정표시장치의 1구성예를 도시한 것이다. 주사선(9)중 예컨대 Y1이 선택되면, 여기에 연속되는 각 박막 트랜지스터(11)의 게이트는 일제히 온하고, 이들 온된 박막 트랜지스터(11)의 소오스를 통하여, 각 신호선(10)에서, 화상정보에 대응한 신호전압이 각 트랜지스터의 드레인에 전달된다. 이 각 드레인에는 화소전극(도시하지 않음)이 접속되고, 이 화소전극과 액정층(12)을 끼우고 다른쪽의 기판상에 형성된 대향전극(13)과의 전압차에 의해, 액정층(12)의 광투과율을 변화시켜서 화상표시를 행한다. 또, 상기 게이트가 오프한 후에도 상기 화소전극과 대향전극(13)과의 사이의 전압차는 다음에 주사선(Y1)이 선택될 때까지 유지되기 때문에, 각 화소에 대응한 액정은 정적구동됨으로써, 고콘트라스트의 화상표시를 얻을 수가 있다.
그런데 박막 트랜지스터(11)의 제조방법으로서, 신뢰성 제조공정의 재현성의 견지에서, 게이트 절연층, 비정질 실리콘층, 보호절연층을 순차 형성하는 공정을 가지는 것이 특개소 58-212177호 공보에 개시되어 있다.
제4도는 상기 종래의 제조방법에 의한 제조공정을 도시한 것이고, 우선, 유리들의 절연성기판(14)에 게이트전극(15)을 형성하고, 다음에 게이트 절연층(16), 비정질 실리콘층(17) 및 보호 절연층(18)을 순차 형성한다(a). 다음에 소정형상의 포토레지스트를 마스크로서 도면 위쪽에서 자외광을 조사함으로써, 게이트전극(15)과 일부가 겹치도록 보호절연층(18)을 개구하여 비정질 실리콘층(17)을 노출시킨다(b). 다음에 도너 또는 억셉터로 되는 불순물을 적당량 포함한 실리콘층(19)을 형성하고, 이 실리콘층(19), 보호절연층(18) 및 비정질 실리콘층(17)을 선택적으로 제거하고, 상기 개구부를 포함한 섬형상 구조를 형성한다(c). 다음에 투명도전층(20)을 형성하고, 이것을 선택적으로 제거하고, 소오스, 드레인 전극패턴, 소오스 배선패턴 및 화소전극 패턴을 형성하고, 이 투명도전층(20)에 의해 패턴을 마스크로서 실리콘층(19)을 제거한다(d).
상기 종래예에서는, 회선배선의 최소간격등, 설계루울에 의거한 최소단위를 L로 하면, 제4d도에 있어서 게이트·드레인간, 게이트·소오스간 같이 폭(2L)의 오우버랩 영역이 형성된다. 그 때문에, 이 부분에 오우버랩 용량이 생기고, 이것에 의해 이하와 같은 결점이 생긴다.
제5도는 제4도시의 박막 트랜지스터를 사용한 액티브 매트릭스형 액정표시장치의 1화소분의 구성을, 특히 박막 트랜지스터의 오우버랩 용량에 유의하여 도시한 것이다. 동 도면에 있어서, 21은 박막 트랜지스터, 22는 화소전극(도시하지 않음)과 대향전극(도시하지 않음)과의 사이에 액정을 끼워서 형성되는 화소용량, 23은 게이트·드레인간의 오우버랩 용량, 24는 게이트·소오스간의 오우버랩 용량이다.
우선, 오우버랩 용량(23)에 의한 영향에 대하여 설명한다. 화소신호에 대응한 신호전압은 박막 트랜지스터(21)가 온되어 있는 사이에 화소용량(22)에 충전된다. 다음에 소정의 온시간 경과 후, 박막 트랜지스터(21)가 온되어 있는 사이에 화소용량(22)에 충전된다. 다음에 소정의 온시간 경과 후, 박막 트랜지스터(21)는 오프, 즉 박막 트랜지스터(21)의 게이트 전압이 ″1″에서 ″0″으로 변화한다. 이때 오우버랩 용량(23)이 존재하지 않으면, 상기 화소전극의 전압은 그대로 유지되지만 오우버랩용량(23)이 있기 때문에, 커플링 작용에 의해 상기 게이트가 오프할 때에 상기 화소전극의 전압은 정규의 값보다도 낮게 된다. 이때는 화상표시에 있어서, 흑 또는 백레벨의 악화, 즉 콘트라스트비의 저하를 초래하고, 화상표시품질에 악영향을 미친다.
다음에 오우버랩 용량(24)에 의한 영향에 대하여 설명한다. 각 화소데이타는 상기 게이트가 온되어 있는 동안, 신호선(10)을 통하여 상기 각 화소전극에 전하를 충전할 필요가 있다. 그러나 신호원에서 본 경우 한개의 신호선(10)에 연속되는 각 박막 트랜지스터(21)에 부수되는 오우버랩용량(24)이 용량 부가로 되고, 그 용량치가 크면 상기 게이트가 온되어 있는 동안에 소정의 전압까지 상기 각 화소전극을 충전하는 것은 곤란하게 된다. 특히 화소수가 많아지고, 주사선(9)의 수가 증가하면 오우버랩 용량(24)이 증가할 뿐만 아니라, 상기 게이트의 온시간의 감소에도 연계되고, 상기의 나쁜 상황을 조장하게 된다. 이와같은 상기 화소전극에 충분히 전하가 충전되지 않는, 즉 상기 화소전극의 전압치가 정규의 값에 도달하기 전에 상기 게이트가 오프되면, 상기의 경우와 같이 화상표시에 있어서 흑 또는 백레벨의 악화, 즉 콘트라스트비의 저하를 초래하고, 화상표시품질에 악영향을 미친다.
이상과 같이 오우버랩 용량(23,24)의 용량치가 클수록, 화상표시 품질을 열화시킨다고 하는 문제점이 있다.
본 발명은, 게이트·드레인간 및 게이트·소오스간의 오우버랩 용량을 감소시켜, 고콘트라스트비를 가지는 고품질의 화상을 얻어지는 비정질 실리콘 박막 트랜지스터의 제조방법을 제공하는 것을 목적으로 한다.
이하 본 발명의 일실시예를 제1도에 의거하여 설명한다.
동 도면에 있어서, 우선, 유리등의 절연성기판(1)에 예컨대 Cr등의 금속에 의해 게이트전극(2)을 형성하고, 다음에 질화 실리콘 또는 산화 실리콘에 의한 게이트절연층(3), 비정질 실리콘층(4) 및 질화실리콘 또는 산화실리콘에 의한 보호절연층(5)을 예컨대 플라즈마 CVD법에 의해 순차 형성한다(a). 다음에 보호절연층(5)위에 포지형의 포토레지스트(도시하지 않음)를 도포하고, 프리베이크 후, 절연성기판(1)의 이면에서 자외광을 조사한다. 상기 자외광은 게이트 전극(2)을 투과하지 않아 상기 포토레지스트를 현상하면 게이트전극(2)에 정합한 형상으로 상기 포토레지스터가 남는다. 이 남은 포토레지스트를 마스크대로 보호절연층(5)을 완충 플루오르화 용액을 사용하여 에칭한다. 이것에 의해 제1b도와 같이 게이트전극(2)에 정합한 형상으로 보호절연층(5)이 형성된다. 또, 비정질 실리콘층(4)은 절연성 기판(1)의 이면에서 조사되는 상기 자외광을 흡수하기 때문에 상기 포토레지스트에 대한 상기 자외광의 조사율은 저하하지만, 비정질 실리콘층(4)의 막두께를 30나노미터 정도로 하면, 상기 자외광의 몇 퍼센트에서 수십퍼센트는 투과하기 때문에, 상기 포토레지스터로의 상기 자외광의 조사효율을 현저하게 저하시키는 일은 없다. 오히려, 정합적으로 패턴 형성하기 위해 마스크 어라이너 등을 사용할 필요가 없고, 다수의 기판을 일괄하여 노광할 수 있는 등, 메리트의 쪽이 크다.
다음에 n형의 불순물을 적당량 포함한 실리콘층(6)을 예컨대 플라즈마 CVD법에 의해 형성하고, 이 실리콘층(6) 및 비정질 실리콘층(4)을 선택적으로 제거하여 섬형상구조를 형성한다(c). 다음에 투명도전층(7)을 형성하고, 이것을 소오스 전극, 드레인 전극, 소오스 배선 및 화소전극의 형상으로 패터닝하고, 이 패터닝한 투명도전층(7)을 마스크로 하여 실리콘층(6)을 제거한다(d).
이상의 제조방법에 의해, 게이트·드레인간 및 게이트·소오스간의 오우버랩폭이 L로 되는 비정질 실리콘 박막 트랜지스터를 제조할 수가 있다.
다음에 본 발명의 다른 실시예를 제2도에 의거하여 설명한다. 동도면에 있어서 공정(a) 및 (b)는 상기 실시예와 같다. 보호절연층(5)을 게이트전극(2)에 정합하여 패턴을 형성한 후, 실리콘층(6) 및 금속층(8)을 순차형성하고, 금속층(8)을 소오스 및 드레인 전극의 패터닝하고, 이것을 마스크로서 실리콘층(6) 및 비정질 실리콘층(4)을 제거하여 섬형상 구조를 형성한다(c). 다음에 투명도전층(7)을 형성하고, 이것을 선택적으로 제거하여, 소오스 전극에 접속한 소오스 배선 및 드레인 전극에 접속한 화소전극을 형성한다(d).
이상의 제조방법에 의해, 게이트·드레인간 및 게이트·소오스간의 오우버랩폭이 L로 되는 비정질 실리콘 박막 트랜지스터를 제조할 수가 있다.
상기와 같이 각 실시예에서는, 게이트·드레인간 및 게이트·소오스간의 오우버랩 영역의 최소폭이 L로 되고, 그위에 오우버랩 영역 전역에 보호절연층이 개재되어 있기 때문에, 오우버랩 용량으로서는 종래의 1/2 이하로 저감하는 것이 가능하게 된다.
또, 예컨대 게이트 절연층, 비정질 실리콘층, 보호절연층의 막두께를 각각 300 나노미터, 50 나노미터, 300 나노미터로 하면, 오우버랩 용량은 종래의 1/3정도로 저감된다.
본 발명에 의하면, 비정질 실리콘 박막 트랜지스터의 제조때에, 보호절연층을 게이트 전극에 정합하여 형성하기 때문에, 게이트·드레인간 및 게이트·소오스간의 오우버랩폭을 종래의 것보다 작게 할 수가 있고, 그 오우버랩 용량을 1/2 이하로 저감할 수가 있다. 따라서 고콘트라스트비를 가지는 고품질의 화상을 얻는 비정질 실리콘 박막 트랜지스터를 제조할 수가 있다.
또한 본 발명에 의하면, 보호절연층의 패터닝때, 마스크를 사용한 얼라인먼트에 기인하는 불량원인이 감소됨으로써, 제품의 비율 향상에도 크게 기여한다.

Claims (2)

  1. 소정의 형상을 가진 게이트전극을 형성한 절연성 기판위에 게이트 절연층을 형성하고, 이 게이트 절연층 위에 비정질 실리콘층을 형성하고, 이 비정질 실리콘층위에 보호절연층을 형성하는 공정과, 상기 보호절연층을 상기 게이트 전극에 정합하여 패턴을 형성하고, 상기 비정질 실리콘층을 노출시키는 공정과, 상기 보호절연층 및 비정질 실리콘층위에 도너 및 억셉터로 되는 불순물을 포함한 실리콘층을 피착시키는 공정과, 상기 보호절연층과 일부 겹치도록 소오스 및 드레인전극을 형성하는 공정을 가지는 것을 특징으로 하는 비정질 실리콘 박막 트랜지스터의 제조방법.
  2. 제1항에 있어서, 상기 절연성 기판의 이면에서 광을 투사하여 상기 보호절연층위에 포토레지스트를 노광하고, 이 포토레지스트를 현상하여 얻어진 포토레지스트 패턴을 마스크로서 상기 보호절연층을 제거함으로써, 상기 게이트전극에 정합하여 상기 보호절연층을 패턴형성하는 것을 특징으로 하는 비정질 실리콘 박막 트랜지스터의 제조방법.
KR1019880017237A 1987-12-26 1988-12-22 비정질 실리콘 박막 트랜지스터의 제조방법 KR910009040B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP62-331068 1987-12-26
JP62331068A JPH01173650A (ja) 1987-12-26 1987-12-26 非晶質シリコン薄膜トランジスタの製造方法

Publications (2)

Publication Number Publication Date
KR890011099A KR890011099A (ko) 1989-08-12
KR910009040B1 true KR910009040B1 (ko) 1991-10-28

Family

ID=18239499

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019880017237A KR910009040B1 (ko) 1987-12-26 1988-12-22 비정질 실리콘 박막 트랜지스터의 제조방법

Country Status (5)

Country Link
US (1) US5091337A (ko)
JP (1) JPH01173650A (ko)
KR (1) KR910009040B1 (ko)
GB (1) GB2212661B (ko)
HK (1) HK22994A (ko)

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2938121B2 (ja) * 1990-03-30 1999-08-23 株式会社東芝 薄膜半導体装置の製造方法
US5130263A (en) * 1990-04-17 1992-07-14 General Electric Company Method for photolithographically forming a selfaligned mask using back-side exposure and a non-specular reflecting layer
EP0501278B1 (en) * 1991-02-28 1998-09-30 Texas Instruments Incorporated Method to produce masking
US5162884A (en) * 1991-03-27 1992-11-10 Sgs-Thomson Microelectronics, Inc. Insulated gate field-effect transistor with gate-drain overlap and method of making the same
JP3255942B2 (ja) * 1991-06-19 2002-02-12 株式会社半導体エネルギー研究所 逆スタガ薄膜トランジスタの作製方法
JPH05190571A (ja) * 1991-06-24 1993-07-30 General Electric Co <Ge> マスク工程数を減らした薄膜トランジスタ装置の製造方法
KR940008227B1 (ko) * 1991-08-27 1994-09-08 주식회사 금성사 박막 트랜지스터 제조방법
US5427962A (en) * 1991-11-15 1995-06-27 Casio Computer Co., Ltd. Method of making a thin film transistor
JP2689038B2 (ja) * 1991-12-04 1997-12-10 三菱電機株式会社 半導体装置およびその製造方法
KR950010661B1 (ko) * 1992-11-07 1995-09-21 엘지전자주식회사 티에프티 엘씨디(tft-lcd)용 신호선 제조방법 및 구조
JP3537854B2 (ja) * 1992-12-29 2004-06-14 エルジー フィリップス エルシーディー カンパニー リミテッド 薄膜トランジスタの製造方法
US5441905A (en) * 1993-04-29 1995-08-15 Industrial Technology Research Institute Process of making self-aligned amorphous-silicon thin film transistors
KR0135391B1 (ko) * 1994-05-28 1998-04-22 김광호 자기정렬된 액정표시장치용 박막트랜지스터 및 제조방법
JPH08228011A (ja) * 1994-12-14 1996-09-03 Toshiba Corp 半導体装置およびその製造方法
KR0145899B1 (ko) * 1995-02-11 1998-09-15 김광호 완전 자기 정렬형 액정 표시 장치용 박막 트랜지스터 기판의 제조방법
KR100303134B1 (ko) * 1995-05-09 2002-11-23 엘지.필립스 엘시디 주식회사 액정표시소자및그제조방법.
US5990492A (en) * 1995-05-30 1999-11-23 Samsung Electronics Co., Ltd. Self-aligned thin-film transistor for a liquid crystal display having source and drain electrodes of different material
US5532180A (en) * 1995-06-02 1996-07-02 Ois Optical Imaging Systems, Inc. Method of fabricating a TFT with reduced channel length
US5597747A (en) * 1995-12-15 1997-01-28 Industrial Technology Research Institute Method of making inverted thin film transistor using backsick exposure and negative photoresist
US5717223A (en) * 1995-12-22 1998-02-10 Xerox Corporation Array with amorphous silicon TFTs in which channel leads overlap insulating region no more than maximum overlap
JP3607016B2 (ja) * 1996-10-02 2005-01-05 株式会社半導体エネルギー研究所 半導体装置およびその作製方法、並びに携帯型の情報処理端末、ヘッドマウントディスプレイ、ナビゲーションシステム、携帯電話、カメラおよびプロジェクター
CN1139837C (zh) * 1998-10-01 2004-02-25 三星电子株式会社 液晶显示器用薄膜晶体管阵列基板及其制造方法
JP5187994B2 (ja) * 2001-05-10 2013-04-24 ティーピーオー ホンコン ホールディング リミテッド 薄膜トランジスタの製造方法並びにそのような製造方法を用いて製造された薄膜トランジスタ及び液晶表示パネル
US6972219B2 (en) * 2002-05-06 2005-12-06 Koninklijke Philips Electronics N.V. Thin film transistor self-aligned to a light-shield layer
TWI336921B (en) * 2003-07-18 2011-02-01 Semiconductor Energy Lab Method for manufacturing semiconductor device
JP2005173037A (ja) * 2003-12-09 2005-06-30 Fujitsu Display Technologies Corp 液晶表示装置及びその製造方法
JP5245287B2 (ja) * 2007-05-18 2013-07-24 ソニー株式会社 半導体装置の製造方法、薄膜トランジスタ基板の製造方法および表示装置の製造方法
CN111129037B (zh) * 2019-12-25 2022-09-09 Tcl华星光电技术有限公司 Tft阵列基板及其制作方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58170067A (ja) * 1982-03-31 1983-10-06 Fujitsu Ltd 薄膜トランジスタの製造方法
JPS5927574A (ja) * 1982-08-04 1984-02-14 Fujitsu Ltd セルフアライメント形薄膜トランジスタの製造方法
JPS6045066A (ja) * 1983-08-22 1985-03-11 Fujitsu Ltd 薄膜トランジスタの製造方法
FR2553579B1 (fr) * 1983-10-12 1985-12-27 Commissariat Energie Atomique Procede de fabrication d'un transistor en film mince a grille auto-alignee
JPS60160173A (ja) * 1984-01-30 1985-08-21 Sharp Corp 薄膜トランジスタ
JPH0752776B2 (ja) * 1985-01-24 1995-06-05 シャープ株式会社 薄膜トランジスタおよびその製造法
DE3680806D1 (de) * 1985-03-29 1991-09-19 Matsushita Electric Ind Co Ltd Duennschicht-transistorenanordnung und methode zu deren herstellung.
JPS6230376A (ja) * 1985-07-31 1987-02-09 Fujitsu Ltd 薄膜トランジスタの製造方法
JPS6237966A (ja) * 1985-08-12 1987-02-18 Matsushita Electric Ind Co Ltd 半導体素子の製造方法
JPS62115868A (ja) * 1985-11-15 1987-05-27 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
FR2590409B1 (fr) * 1985-11-15 1987-12-11 Commissariat Energie Atomique Procede de fabrication d'un transistor en couches minces a grille auto-alignee par rapport au drain et a la source de celui-ci et transistor obtenu par le procede
JPS62171160A (ja) * 1986-01-22 1987-07-28 Sharp Corp 薄膜トランジスタ
DE3714164A1 (de) * 1986-04-30 1987-11-05 Sharp Kk Fluessigkristallanzeige

Also Published As

Publication number Publication date
KR890011099A (ko) 1989-08-12
GB2212661B (en) 1992-02-05
US5091337A (en) 1992-02-25
GB2212661A (en) 1989-07-26
HK22994A (en) 1994-03-25
GB8829764D0 (en) 1989-02-15
JPH01173650A (ja) 1989-07-10

Similar Documents

Publication Publication Date Title
KR910009040B1 (ko) 비정질 실리콘 박막 트랜지스터의 제조방법
US8045072B2 (en) Liquid crystal display device
US5610082A (en) Method for fabricating thin film transistor using back light exposure
US7468527B2 (en) Liquid crystal display device and fabricating method thereof
USRE41426E1 (en) Manufacturing methods of liquid crystal displays
US7499118B2 (en) Structure of switching device for liquid crystal display device and fabrication method thereof
US5441905A (en) Process of making self-aligned amorphous-silicon thin film transistors
US5760861A (en) Liquid crystal display device and a method for fabricating black matrix thereto
US8278161B2 (en) Method for fabricating a thin film transistor array substrate with a thinned protective film over a storage capacitor
US6844955B2 (en) Electro-optical device, electronic apparatus, and method for manufacturing electro-optical device
JP3097841B2 (ja) フォトマスク及びアクティブ素子アレイ基板の製造方法
KR100611042B1 (ko) 액정 표시장치 제조방법 및 그 제조방법에 따른액정표시장치
TW569466B (en) Method of manufacturing thin film transistor, and thin film transistor and liquid crystal display panel manufactured using such method
KR20040040682A (ko) 액정표시장치용 어레이 기판 및 그 제조방법
JPH0535433B2 (ko)
JP2001264798A (ja) アクティブマトリックス基板及びそれを用いた光学変調素子
JPH08171101A (ja) 液晶表示装置の製造方法
JP2001100247A (ja) アクティブマトリクス型液晶表示装置及びその製造方法
US8435722B2 (en) Method for fabricating liquid crystal display device
JPH05216067A (ja) 薄膜トランジスタアレイ
KR100603847B1 (ko) 액정 표시장치 및 액정 표시장치 제조방법
JP2726786B2 (ja) 薄膜トランジスタと液晶表示装置および薄膜トランジスタの製造方法
KR100223879B1 (ko) 액정표시장치 및 그 제조방법
JPH0961811A (ja) 液晶パネル
JPH06350089A (ja) 逆スタガード型薄膜電界効果トランジスタ

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20071026

Year of fee payment: 17

LAPS Lapse due to unpaid annual fee