JP2726786B2 - 薄膜トランジスタと液晶表示装置および薄膜トランジスタの製造方法 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明はバックライトなどの光に
よる特性劣化を抑えた構造の薄膜トランジスタおよびそ
れを備えた液晶表示装置用基板と薄膜トランジスタの製
造方法に関する。

【０００２】

【従来の技術】図１１は、薄膜トランジスタをスイッチ
素子に用いたアクティブマトリックス液晶表示装置の等
価回路の一構成例を示すものである。図１１において、
多数の走査電極線Ｇ1，Ｇ2，…，Ｇnと、多数の信号電
極線Ｓ1，Ｓ2，…，Ｓmとがマトリックス状に配線さ
れ、各走査電極線Ｇはそれぞれ走査回路１に、各信号電
極線Ｓはそれぞれ信号供給回路２に接続され、各線の交
差部分の近傍に薄膜トランジスタ（スイッチ素子）３が
設けられ、この薄膜トランジスタ３のドレインにコンデ
ンサとなる容量部４と液晶素子５とが接続されて回路が
構成されている。

【０００３】図１１に示す回路においては、走査電極線
Ｇ1，Ｇ2，…，Ｇnを順次走査して１つの走査電極線Ｇ
上のすべての薄膜トランジスタ３を一斉にオン状態と
し、この走査に同期させて信号供給回路２から信号電極
線Ｓ1，Ｓ2，…，Ｓmを介し、このオン状態の薄膜トラ
ンジスタ３に接続されている容量部４のうち、表示する
べき液晶素子５に対応した容量部４に信号電荷を蓄積す
る。この蓄積された信号電荷は、薄膜トランジスタ３が
オフ状態になっても次の走査に至るまで、対応する液晶
素子５を励起し続けるので、液晶素子５が制御信号によ
り制御され、表示されたことになる。即ち、このような
駆動を行なうことで外部の駆動用の回路１、２からは時
分割駆動していても、各液晶素子５はスタティック駆動
されていることになる。

【０００４】図１２と図１３は、図１１に等価回路で示
した従来のアクティブマトリックス液晶表示装置におい
て、走査電極線Ｇと信号電極線Ｓなどの部分を基板上に
備えたものの一構造例を示すものである。図１２と図１
３に示すアクティブマトリックス表示装置において、ガ
ラスなどの透明の基板６上に、走査電極線Ｇと信号電極
線Ｓとが互いの交差部分に絶縁層９を介してマトリック
ス状に配線されている。また、走査電極線Ｇと信号電極
線Ｓとの交差部分の近傍に薄膜トランジスタ３が設けら
れている。

【０００５】図１２と図１３に示す薄膜トランジスタ３
は最も一般的な構成のものであり、走査電極線Ｇから引
き出して設けたゲート電極８上に、絶縁層９を設け、こ
の絶縁層９上にアモルファスシリコン（ａ-Ｓｉ）から
なる半導体層１０を設け、更にこの半導体層１０上にア
ルミニウムなどの導体からなるドレイン電極１１とソー
ス電極１２とを相互に対向させて設けて構成されてい
る。なお、半導体層１０の最上層はイオンをドープした
アモルファスシリコンなどの半導体層１０ａにされてい
て、図１３に示す薄膜トランジスタ３は一般にチャネル
エッチ型と称されている構造である。

【０００６】また、前記ドレイン電極１１は、絶縁層９
にあけられたコンタクトホール１３を介して基板６上に
形成された画素電極１５に接続されるとともに、前記ソ
ース電極１２は信号電極線Ｓに接続されている。また、
相互に対向したドレイン電極１１とソース電極１２との
間の下方側の半導体層１０によりチャネル部１４が形成
されている。そして、前記絶縁層９とドレイン電極１１
とソース電極１２などを覆ってこれらの上にパシベーシ
ョン層１６が設けられ、このパシベーション層１６上に
配向膜１７が形成され、この配向膜１７の上方に配向膜
１８を備えた透明の基板１９が設けられ、更に配向膜１
７、１８の間に液晶２０が封入されてアクティブマトリ
ックス液晶表示装置が構成されていて、前記画素電極１
５が前記液晶２０の分子に電界を印加すると液晶分子の
配向制御ができるようになっている。なお、図１３にお
いて符号２２で示すものは、基板１９の底面側に貼着さ
れたブラックマスクである。

【０００７】

【発明が解決しようとする課題】図１４は、図１３に示
す薄膜トランジスタ３と同じ構造のチャネルエッチ型の
薄膜トランジスタ３’の要部を拡大して示したものであ
る。図１４に示す薄膜トランジスタ３’において、図１
３に示す薄膜トランジスタ３と同一の構成要素には同一
の符号を付している。図１４に示すように、基板６の上
面とゲート電極８とを覆うように形成した絶縁層９は、
基板６の上面では一定の厚さを有して平面状に形成され
るが、ゲート電極８の上に積層された絶縁層９はその他
の部分よりも一段盛り上がって凸部９ａが形成され、凸
部９の周縁部には、傾斜面９ｂが形成されることにな
る。このため、液晶表示装置の基板６の裏面側にバック
ライトが設けられた場合、バックライトから発せられた
光が基板６を通過すると、その光の一部が図１４の矢印
ａに示す如く傾斜面９ｂで反射されることがあり、この
反射光がゲート電極８に入射され、それがまたゲート電
極８の上面で反射されて結果的にチャネル部１４の半導
体層１０に到達することがある。すると、光を受けた半
導体層１０の導電率が高くなり、光電流が流れるので、
薄膜トランジスタ３を駆動している場合にゲート電極８
で回路をオフ（ＯＦＦ）にしているはずのところに、リ
ーク電流が流れたことになる問題があった。このリーク
電流が生じると液晶駆動時のオフ電流が増大することに
なり、液晶の光透過特性に悪影響を与えるおそれがあっ
た。

【０００８】次に、液晶を交流駆動する場合に生じる問
題点について説明する。前記液晶２０に同極性の電荷を
印加し続けると、直流成分によって液晶に接している配
向膜１７、１８のイオン成分が片方にかたまり、吸着し
た電荷により電場が生じて表示が焼き付いてしまう問題
があるために、画素電極１５に印加する電圧の極性が逆
になっても液晶は同じ光透過特性を有することを利用
し、液晶の交流駆動を行ない、前記焼き付きの問題の解
消を図っている。

【０００９】ところが、液晶を交流駆動した場合、寄生
容量が発生し、ゲート電圧が画素電極に飛び込み、画素
電極１５の電位の動的電圧シフトが発生する。前記電圧
シフトを発生させる寄生容量とは、アクティブマトリッ
クス液晶表示装置の一部に形成した絶縁層９が容量化し
てしまうためである。これは、図１２〜図１４に示す実
際の薄膜トランジスタ３、３’の構造において、基板６
上に走査電極線Ｇや画素電極１５を形成した後にこれら
を覆う絶縁層９を形成し、この絶縁層９上に種々の成膜
を行なって薄膜状のトランジスタ３、３’を形成する関
係から、これらの部分と走査電極線Ｇとの間の絶縁層部
分が容量を形成し、これが寄生容量となってしまうこと
に起因しており、現在のアクティブマトリックス液晶表
示装置では構造的に避けられないものである。

【００１０】ここで図１４に示す構造における寄生容量
について考察すると、ゲート電極８とドレイン電極１１
との間に設けられている絶縁層９が寄生容量化するので
あるが、図１４に示す構造では、ゲート電極８の端部と
ドレイン電極１１の基部１１ａとの間隔が短いために、
ゲートードレイン間容量（Ｃ_GD）が比較的大きくなって
しまい、寄生容量が大きくなる問題があった。更に、前
記のようなゲート・ドレイン間容量が生じた場合、液晶
駆動時にスイッチングノイズを生じる問題があった。

【００１１】一方、以上のような寄生容量の発生による
スイッチングノイズの問題や液晶駆動時のオフ電流の発
生は、液晶表示装置にあっては重大な問題であるため
に、以下に説明する蓄積容量を液晶表示装置に組み込む
ことにより前記の寄生容量やスイッチングノイズの問題
の解消を図っていた。従来の液晶表示装置においては、
前記の要因によってその容量値などが多少変動しても図
１１に示す等価回路において、容量部４の容量が十分に
大きければ、前記の影響が少なくなることを利用し、例
えば図１５に示すように、容量部４を走査電極線Ｇに接
続して構成するか、図１６に示すように、走査電極線Ｇ
と平行にＡｌなどからなる単独の独立電極線２５を設
け、この独立電極線２５に容量部４を接続して構成し、
これを蓄積容量とすることで前記の悪影響を打ち消す構
造が採用されている。

【００１２】前記構成のアクティブマトリックス液晶表
示装置において、独立電極線２５をゲート電極線Ｇと同
じＡｌなどの金属材料で形成すると、基板６上にゲート
電極線Ｇを形成する際に同時に成膜して独立電極線２５
を形成することができ、不用に工程を増加させることは
ないが、独立電極線２５の部分が不透明部分となり、画
素電極１５ａに入射する光を遮るので、液晶表示装置の
開口率が低下する問題がある。また、開口率の低下を避
けるために、独立電極線２５をＩＴＯ（インジウムスズ
酸化物）などの透明導電材料で形成すると、独立電極線
２５を設けるために、画素電極１５の形成工程と合わせ
てＩＴＯの成膜工程が２回必要になり、工程が増加して
歩留まりが低下する問題がある。以上のことから、蓄積
容量は、開口率と歩留まりの観点からは無い方が好まし
い。よって、前記液晶駆動時のオフ電流の減少とゲート
・ドレイン間容量（Ｃ_GD）の減少が望まれている。

【００１３】本発明は前記事情に鑑みてなされたもので
あり、半導体層にバックライトなどからの光が入射しな
い構造として半導体層のリーク電流を抑え、薄膜トラン
ジスタのオフ電流を低くできるとともに、スイッチング
ノイズの原因となる寄生容量を小さくすることができる
薄膜トランジスタとその薄膜トランジスタを備えた液晶
表示装置用基板および薄膜トランジスタの製造方法を提
供することを目的とする。

【００１４】

【課題を解決するための手段】本発明の薄膜トランジス
タでは、透明基板上にゲート電極が形成され、透明基板
上面とゲート電極とを覆って絶縁層が形成され、絶縁層
上に半導体層が形成され、半導体層上に隣接状態でソー
ス電極及びドレイン電極が形成されてなり、前記ゲート
電極上方の絶縁層の上面がゲート電極の形成されていな
い部分の絶縁層の上面よりも低く形成されてゲート電極
の上方の絶縁層の上面側に凹部が形成され、この凹部の
内側面が傾斜されて光の反射面にされてなり、前記ドレ
イン電極とソース電極の相対向する端部のうち、ドレイ
ン電極の端部とソース電極の端部が、ゲート電極の上方
領域外に位置されてなることを課題解決の手段とした。

【００１５】本発明の液晶表示装置では、透明の基板上
に走査電極線と信号電極線とがマトリックス状に配線さ
れ、走査電極線と信号電極線とにより区画された部分に
画素電極および薄膜トランジスタが設けられてなる液晶
表示装置用基板を備えた液晶表示装置において、基板上
に前記走査電極線に接続されたゲート電極が形成されこ
のゲート電極上に絶縁層を介して半導体層が形成され、
前記ゲート電極上方の絶縁層の上面がゲート電極の形成
されていない部分の絶縁層の上面よりも低く形成されて
ゲート電極の上方の絶縁層の上面側に凹部が形成され、
この凹部の内側面が傾斜されてバックライトの光の反射
面にされてなり、前記ドレイン電極とソース電極の相対
向する端部のうち、ドレイン電極の端部とソース電極の
端部が、ゲート電極の上方領域外に位置されてなること
を課題解決の手段とした。

【００１６】本発明に係る薄膜トランジスタの製造方法
は、透明基板上にゲート電極が形成され、透明基板上面
とゲート電極とを覆って絶縁層が形成され、絶縁層上に
半導体層が形成され、半導体層上に隣接状態でソース電
極およびドレイン電極が形成されてなり、前記ゲート電
極上方の絶縁層の上面がゲート電極の形成されていない
部分の絶縁層の上面よりも低く形成されてなる薄膜トラ
ンジスタを製造する方法であって、基板上にゲート電極
を成膜し、基板上面とゲート電極上にこれらを覆わせて
絶縁層を形成するとともに、ゲート電極上方に形成され
た絶縁層の凸部を除く部分にレジストを被せ、前記絶縁
層の凸部を主体としてエッチングし、ゲート電極上方の
絶縁層の上面をゲート電極が形成されていない部分の絶
縁層の上面よりも低くなるまでエッチングしてゲート電
極上方の絶縁層に凹部を形成し、その後にレジストを除
去してから絶縁層上に半導体層とソース電極とドレイン
電極を形成することを課題解決の手段とした。

【００１７】本発明に係る薄膜トランジスタの製造方法
は、透明基板上にゲート電極が形成され、透明基板上面
とゲート電極とを覆って絶縁層が形成され、絶縁層上に
半導体層が形成され、半導体層上に隣接状態でソース電
極およびドレイン電極が形成されてなり、前記ゲート電
極上方の絶縁層の上面がゲート電極の形成されていない
部分の絶縁層の上面よりも低く形成されてなる薄膜トラ
ンジスタを製造する方法であって、基板上にゲート電極
を成膜し、基板上面とゲート電極上にこれらを覆わせて
絶縁層を形成するとともに、ゲート電極に負の電圧を印
加した状態でプラズマエッチングを行なってゲート電極
上方の絶縁層の凸部にプラズマイオンを集中させてプラ
ズマエッチングし、ゲート電極上方の絶縁層の上面をゲ
ート電極が形成されていない部分の絶縁層の上面よりも
低くなるまでプラズマエッチングしてゲート電極上方の
絶縁層に凹部を形成し、その後に絶縁層上に半導体層と
ソース電極とドレイン電極を形成することを課題解決の
手段とした。

【００１８】本発明に係る薄膜トランジスタの製造方法
は、透明基板上にゲート電極が形成され、透明基板上面
とゲート電極とを覆って絶縁層が形成され、絶縁層上に
半導体層が形成され、半導体層上に隣接状態でソース電
極およびドレイン電極が形成されてなり、前記ゲート電
極上方の絶縁層の上面がゲート電極の形成されていない
部分の絶縁層の上面よりも低く形成されてなる薄膜トラ
ンジスタを製造する方法であって、基板上にゲート電極
を成膜し、基板上面とゲート電極上にこれらを覆わせて
絶縁層を形成し、ゲート電極上に形成された絶縁層の凸
部とその他の部分とに感光性樹脂を塗布し、感光性樹脂
の所望の部分に光を照射し、光照射後に現像して前記凸
部の上方の感光性樹脂を除去し、ゲート電極上方の絶縁
層に凹部を形成し、その後に絶縁層上に半導体層とソー
ス電極とドレイン電極を形成することを課題解決の手段
とした。

【００１９】本発明に係る薄膜トランジスタの製造方法
は、透明基板上にゲート電極が形成され、透明基板上面
とゲート電極とを覆って絶縁層が形成され、絶縁層上に
半導体層が形成され、半導体層上に隣接状態でソース電
極およびドレイン電極が形成されてなり、前記ゲート電
極上方の絶縁層の上面がゲート電極の形成されていない
部分の絶縁層の上面よりも低く形成されてなる薄膜トラ
ンジスタを製造する方法であって、基板上にゲート電極
を成膜し、基板上面とゲート電極上にこれらを覆わせて
絶縁層を形成し、ゲート電極上に形成された絶縁層の凸
部を除く部分に光を照射しつつ光化学気相成長法を実施
してゲート電極上方の凸部以外の部分に前記凸部よりも
高くなるまで絶縁層を積層し、ゲート電極上方に絶縁層
の凹部を形成し、その後に絶縁層上に半導体層とソース
電極とドレイン電極を形成することを課題解決の手段と
した。

【００２０】

【００２１】

【００２２】

【００２３】

【作用】ゲート電極の上方の絶縁層の上面が、その他の
部分の絶縁層の上面よりも低く形成され、ゲート電極上
面とその上方の絶縁層上面と距離が短くなっているの
で、透明の基板を通過してきたバックライトなどの光の
一部が万が一ゲート電極の周囲側に入射されても、ゲー
ト電極の上方の半導体層に光が入射する可能性が低くな
る。また、ゲート電極の上方の絶縁層に凹部が形成され
てその凹部の内側面が傾斜していると、この傾斜した内
側面が、基板裏面側からの入射光をゲート電極の外方側
に反射するので、ゲート電極上方の半導体層側に光が入
射されるおそれが少なくなる。よって、半導体層に光電
流が生じることがなく、薄膜トランジスタのオフ電流が
従来構造よりも低くなるので、薄膜トランジスタを駆動
する場合の、オン電流とオフ電流との比、即ち、オンオ
フ比が向上する。

【００２４】また、ドレイン電極の基部とゲート電極の
周縁部との間の距離は、従来の構造の場合よりも長くな
り、その間に挟まれる絶縁層厚が増えるので、ゲート・
ドレイン間容量が減少する。よってスイッチングノイズ
が減少する。更に、従来は蓄積容量を設けて見かけ上の
スイッチングノイズを減らすような構造をとっていたも
のが、蓄積容量を不要にできる。よって蓄積容量を構成
するための特別な成膜工程は不要になり、成膜工程を簡
略化できるので、製造時の歩留まりが向上するととも
に、蓄積容量形成のために特別な遮光性の成膜が不要に
なるので、薄膜トランジスタを液晶表示装置用基板とし
て用いた場合に液晶表示装置の開口率が向上する。

【００２５】更に、ドレイン電極の端部がゲート電極の
上方領域外に設けられた構造とすることにより、ドレイ
ン電極とゲート電極とのオーバーラップ部分が無くなる
ので、バックライトが照射される部分を実質的なドレイ
ン（画素側）電極とすることができ、これによりゲート
・ドレイン間容量が減少する。

【００２６】一方、薄膜トランジスタのゲート電極上方
の絶縁層の上部に凹部を形成する場合、ゲート絶縁層を
形成した後に従来と同様に絶縁層を被せ、この絶縁層上
に形成された凸部をフォトマスクを用いたエッチングに
より選択的に除去するならば、ゲート電極上の絶縁層に
正確かつ確実に所望の大きさの凹部を形成することがで
き、この凹部の内側面によって光をゲート電極の外方側
に反射させてゲート電極上方の半導体層に光を入射させ
ることを無くすることができ、これによりリーク電流や
スイッチングノイズの少なくできる優れた構造の薄膜ト
ランジスタを製造できる。

【００２７】次に、ゲート電極上に絶縁層を被覆した後
に、ゲート電極に負のバイアスを印加した状態で絶縁層
をプラズマエッチングするならば、正の電荷をゲート電
極の近傍に集中できるので、ゲート電極上方の絶縁層を
主としてエッチングすることができ、絶縁層上部に凹部
が形成される。これにより、この凹部の内側面によって
光をゲート電極の外方側に反射させてゲート電極上方の
半導体層に光を入射させることを無くすることができ、
リーク電流やスイッチングノイズを少なくできる優れた
構造の薄膜トランジスタを製造できる。また、ゲート電
極上に絶縁層を形成した後に感光性樹脂を被覆し、ゲー
ト電極上方領域以外の部分を光硬化させ、未硬化部分を
現像して除去することで、ゲート電極上方の絶縁層上部
に凹部が形成される。これにより、この凹部の内側面に
よって光をゲート電極の外方側に反射させてゲート電極
上方の半導体層に光を入射させることを無くすることが
でき、リーク電流やスイッチングノイズを少なくできる
優れた構造の薄膜トランジスタを製造できる。

【００２８】更に、ゲート電極上に絶縁層を形成した後
に光ＣＶＤによりゲート電極上方以外の部分に選択的に
絶縁層を形成するならば、凹部を備えた絶縁層が生成す
る。これにより、この凹部の内側面によって光をゲート
電極の外方側に反射させてゲート電極上方の半導体層に
光を入射させることを無くすることができ、リーク電流
やスイッチングノイズを少なくできる優れた構造の薄膜
トランジスタを製造できる。

【００２９】

【実施例】以下、図面を参照して本発明の基本構成例と
実施例について説明する。図１は本発明に係る薄膜トラ
ンジスタの基本構成例を示すもので、この例の薄膜トラ
ンジスタ３０は、ガラス（例えば、屈折率が１.５３０
であるコーニング社製＃７０５９ガラス）などの透明の
基板３１上にゲート電極３２が形成され、基板３１上面
とゲート電極３２を覆って絶縁層３３（例えば、屈折率
が１.８５程度を示す窒化シリコン膜）が形成されてい
る。そして、ゲート電極３２の上方の絶縁層３３の上面
部には、ゲート電極３２の幅よりも若干大きな凹部３５
が形成されている。この凹部３５の内側面３５ａは傾斜
角度θの傾斜面とされ、凹部３５の底面部分の絶縁層３
３の厚さは、その他の部分の絶縁層３３よりも薄く形成
されている。この傾斜角度θは特に限定されるものでは
ないが、１０度以上であれば、バックライトの光がチャ
ネル部に達することがなくなるので好ましい。

【００３０】そして、前記絶縁層３３とその凹部３５を
覆ってアモルファスシリコンなどの半導体層３６が形成
されるとともに、ゲート電極３２の上方に、相対向して
ソース電極３７とドレイン電極３８とが形成され、ソー
ス電極３７と半導体層３６との間にイオン打ち込みされ
たアモルファスシリコンなどの半導体層３９が、ドレイ
ン電極３８と半導体層３６との間にイオン打ち込みされ
たアモルファスシリコンなどの半導体層４０がそれぞれ
形成され、ソース電極３７とドレイン電極３８の間の半
導体層３６によってチャネル部４１が形成されている。

【００３１】なお、図１には省略されているが、この構
造の薄膜トランジスタ３０は、図１２と図１３に示す液
晶表示装置の薄膜トランジスタ３の代わりに、液晶表示
装置に組み込んで設けられたものであり、従来の薄膜ト
ランジスタ３と同様に液晶の駆動用に使用されるもので
ある。即ち、液晶表示を行なうには、所用の走査電極線
Ｇと信号電極線Ｓとに信号を印加して特定の薄膜トラン
ジスタ３０により特定の画素電極１５に電荷をかけて液
晶２０の分子に電界をかけることにより表示と非表示を
行なうことができる。

【００３２】前記構造の薄膜トランジスタ３０にあって
は、ゲート電極３２の上方の絶縁層３３に凹部３５が形
成され、凹部３５の部分の絶縁層３３が薄く形成され、
しかも凹部３５の内側面３５ａが傾斜角θで傾斜してい
るので、図１の矢印ｂに示すようにバックライトからの
光がゲート電極３２の周囲に入射されても、傾斜した内
側面３５ａによって基板３１側に反射され、ゲート電極
３２の上方の半導体層３６にバックライトの光が入り込
むおそれがない。よって、チャネル部４１の半導体層３
６に光電流が生じることがなく、薄膜トランジスタ３０
のオフ電流が図１４に示す従来構造よりも低くなるの
で、薄膜トランジスタ３０を駆動する場合の、オン電流
とオフ電流との比、即ち、オン／オフ比が向上する。ま
た、ドレイン電極３８の基部３８ａとゲート電極３２の
周縁部との間の距離は、従来の図１４に示す構造の場合
よりも長くなるので、ゲート・ドレイン間容量（寄生容
量：Ｃ_GD）が減少する。よってスイッチングノイズが減
少する。

【００３３】図２は、本発明に係る薄膜トランジスタの
第２の基本構成例を示すもので、この例の薄膜トランジ
スタ５０において、前記第１の基本構成例の薄膜トラン
ジスタ３０の構成要素と同一の構成要素には同一の符号
を付してそれらの部分の説明は省略する。この例の薄膜
トランジスタ５０において第１の基本構成例の薄膜トラ
ンジスタ３０と異なっているのは、ドレイン電極３８’
と半導体層４０’が、ゲート電極３２の上方領域ではな
く、この上方領域から更に側方に離間して設けられてい
る点である。これによりチャネル部４１’は第１の基本
構成例の薄膜トランジスタ３０のチャネル部４１よりも
広く形成され、図２のゲート電極３２の右側部上方に
は、半導体層３６からなる受光部４１ａが形成されてい
る。

【００３４】この構造とすることにより、ドレイン電極
３８’とゲート電極３２とのオーバーラップ部分が無く
なるので、バックライトが照射される受光部４１ａを実
質的なドレイン（画素側）電極とすることができ、これ
によりゲート・ドレイン間容量（寄生容量：Ｃ_GD）が減
少する。また、図２に示す構造では、前記第１実施例と
同様に絶縁層３３の上面に凹部３５を形成しているの
で、第２実施例と同様に光電流によるリーク電流を抑え
ることができ、蓄積容量を不要にすることができる。よ
って本構造においても、第１実施例の構造と同様にオン
／オフ比の優れた開口率の高い薄膜トランジスタを提供
できるとともに、製造時の歩留まりも向上する。

【００３５】図３は、本発明に係る薄膜トランジスタの
第１実施例を示すもので、この例の薄膜トランジスタ６
０において、前記第１の基本構成例の薄膜トランジスタ
３０の構成要素と同一の構成要素には同一の符号を付し
てそれらの説明は省略する。この例の薄膜トランジスタ
６０において第１の基本構成例の薄膜トランジスタ３０
と異なっているのは、ドレイン電極３８’と半導体層４
０’が、ゲート電極３２の上方領域ではなく、この上方
領域から更に側方に離間して設けられている点と、ソー
ス電極３７’と半導体層３９’が、ゲート電極３２の上
方領域ではなく、この上方領域から更に側方に離間して
設けられている点である。これらによりチャネル部４
１’’は、第１の基本構成例の薄膜トランジスタ３０の
チャネル部４１よりも広く形成され、図３のゲート電極
３２の右側部上方には、受光部４１ａが形成され、ゲー
ト電極３２の左側部上方には受光部４１ｂが形成されて
いる。

【００３６】図３に示す構造の薄膜トランジスタ６０に
おいては、図２に示す構造の薄膜トランジスタ５０と同
等の効果を得ることができる。

【００３７】次に図２に示す構造の薄膜トランジスタ５
０の等価回路とそのオン抵抗とオフ抵抗およびオン電流
とオフ電流の関係について説明する。図２に示すように
受光部４１ａをドレイン電極として用いることができる
薄膜トランジスタ５０の場合、この構造の等価回路は、
図４に示すように、薄膜トランジスタ５０に対して受光
部４１ａの有する抵抗Ｒｐが直列に接続された構造とな
る。この受光部４１ａの抵抗Ｒｐが薄膜トランジスタ５
０のオン（ＯＮ）抵抗Ｒ_ONに比べて大きいために、実効
的なオン抵抗Ｒ’_ONは、Ｒｐによって最小値の制約を受
ける。即ち、オン電流Ｉ_ONはＲｐによって制約される。
また、オン電流Ｉ_ONは画素部の全容量Ｃ＝ＣLC＋Ｃｓを
決められた時間内に充電できる程度は最低限必要であ
る。更に前記ＣLCは、液晶を挟んだ画素部の容量を示
す。

【００３８】ここで、図１４に示す従来構造の薄膜トラ
ンジスタ、３、３’では、Ｉ_OFFが大きいために、蓄積
容量Ｃｓは不可決であり、画素部の全容量Ｃが大きいた
めに、オン電流Ｉ_ONも大きくする必要があったため、Ｒ
ｐをつけ加えることはできなかった。即ち、図１４の構
造では、仮に図２に示すような構造を導入したくとも、
受光部４１ａをドレイン電極３８’として用いることは
できず、図１４の構造ではドレイン電極１１とゲート電
極８とのオーバーラップ部分が必ず必要であり、結局、
ゲート・ドレイン間容量（寄生容量：Ｃ_GD）が大きくな
ってしまい、これにより大きな蓄積容量Ｃｓが必要とな
る悪循環となっていた。

【００３９】これに対して図２に示す構造では、ゲート
・ドレイン間容量（寄生容量：Ｃ_GD）とオフ電流Ｉ_OFF
を両方同時に減少させることができるので、蓄積容量Ｃ
ｓが不要となり、結果的に前述したように歩留まりの向
上と開口率の向上をなし得る。

【００４０】以上の結果を図示して分かり易く説明する
と、図５と図６を基に以下に説明するようになる。図５
は、絶縁層３３に凹部３５を形成していない図１４に示
す従来構造の薄膜トランジスタ３’におけるドレイン電
流とゲート電圧の関係について、そのオン領域とオフ領
域でのそれぞれの値を示したものである。また、図５に
は、図１４に示す従来構造の薄膜トランジスタ３’にお
いて、仮にドレイン電極１１をゲート電極８の上方領域
からずらして設けた場合について、そのオン領域での関
係も示した。一般に液晶表示装置においては、オン電流
とオフ電流の比が６ケタ程度は必要であるとされている
が、図５から明らかなように、図１４に示す従来構造に
対して仮にゲート電極８の上方領域からドレイン電極１
１を外して設けると、即ち、生成された受光部の抵抗Ｒ
ｐが薄膜トランジスタ３’に直列接続される構造になる
と、オン電流が１ケタ下がるので、実質的にオン電流と
オフ電流の比が６ケタとれなくなるので、図１４の従来
構造に対して図２に示すようなドレイン電極３８’をず
らした構造は実現できないことが明らかである。

【００４１】次に、図６は、絶縁層３３に凹部３５を形
成した図１に示す薄膜トランジスタ３０の構造と、受光
部４１ａを設けた図２に示す薄膜トランジスタ５０の構
造の場合のそれぞれのドレイン電流とゲート電圧の関係
について、そのオン領域とオフ領域での値を示したもの
である。図６から明らかなように、絶縁層３３に凹部３
５を形成して光電流によるリーク電流発生を抑えると、
図５の場合よりもオフ領域のドレイン電流は２〜３ケタ
低下する。すると、図１に示す構造、即ち、受光部４１
ａを設けていないＲｐ無しの場合では、オン電流とオフ
電流の比が８〜９ケタ取れるようになり問題ないととも
に、図２に示す構造、即ち、受光部４１ａを設けること
で、オン領域のゲート電流が１ケタ程度下がってもオン
電流とオフ電流の比で７〜８ケタを確保できるので、問
題なく実現できることになる。

【００４２】以上のことから、本発明構造を採用するこ
とで、ゲート・ドレイン間容量（寄生容量：Ｃ_GD）が激
減するので、従来は蓄積容量を設けて見かけ上のスイッ
チングノイズを減らすような構造をとっていたものが、
蓄積容量を不要にできることが明らかになった。

【００４３】次に前記構造の薄膜トランジスタを製造す
る方法について説明する。図７は本発明に係る薄膜トラ
ンジスタの製造方法の第１の例について説明するための
ものである。まず、図７（ａ）に示すように、基板３１
上にゲート電極３２と絶縁層３３を従来方法と同等の成
膜法で形成する。この状態では、ゲート電極３２上の絶
縁層３３の上部には絶縁層からなる凸部３３ａが形成さ
れる。次に、前記凸部３３ａの部分だけをフォトリソク
゛ラフィ技術を用いてエッチングして薄くする。ここ
で、基板３１として透明のものを用いている場合は、絶
縁層３３の上面全部にネガタイプのフォトレジストをコ
ーティングし、基板３１の裏面側から露光すると、ゲー
ト電極３２は遮光性の導電材料からなるので、ゲート電
極３２以外の領域のフォトレジストのみが感光する。こ
の後に現像すると、ゲート電極３２の上方領域の部分で
感光されていない領域のフォトレジストのみが現像され
て図７（ｂ）に示すように無くなるので、感光された部
分のフォトレジスト７０が残る。

【００４４】この後ウエットエッチングあるいはドライ
エッチングすると、ゲート電極３２の上方部分の絶縁層
３３だけを薄くすることができ、図７（ｃ）に示すよう
に凹部３５を形成することができる。次いで残ったフォ
トレジスト７０を除去すれば、図７（ｄ）に示すような
凹部３５を有する絶縁層３３を得ることができる。図７
（ｄ）に示す絶縁層３３を形成したならば、後は、従来
から行なわれている通常の成膜法を用いて半導体層３
６、３９、４０を形成し、ソース電極３７とドレイン電
極３８を図１に示すように形成することで、図１に示す
構造の薄膜トランジスタ３０を得ることができる。

【００４５】なお、前記の例において、チャネル部以外
の部分は、ゲート電極３２の上方部分であっても絶縁層
３３を厚く形成したい場合は、基板３１の裏面側からの
露光の他に、チャネル部を露光しないようにしたフォト
マスクを用いて基板３１の表面側から露光すれば良い。
また、チャネル部以外のゲート電極３２を透明な導電材
料で形成すれば、基板３１の裏面側からの露光だけでも
所望の凹部３５を備えた絶縁層３３を形成することがで
きる。

【００４６】図８は本発明に係る薄膜トランジスタの製
造方法の第２の例について説明するためのものである。
まず、図８（ａ）に示すように、基板３１上にゲート電
極３２と絶縁層３３を従来方法と同等の成膜法で形成す
る。この状態では、ゲート電極３２上の絶縁層３３の上
部には凸部３３ａが形成される。次に、ゲート電極３２
に図８（ａ）に示すように電源７２を接続してゲート電
極３２に負のバイアス電流を印加した状態でプラズマエ
ッチングを行なう。プラズマエッチングによれば、雰囲
気中の正の電荷粒子を選択的にゲート電極３２の近傍に
集中させることができるので、ゲート電極３２の上方の
絶縁層３３が選択的にエッチングされる結果、図８
（ｂ）に示すように凹部３５が形成された所望の絶縁層
３３が得られる。この際に、ゲート電極３２に加えるバ
イアス電流の強さを調節するならば、形成する凹部３５
の深さを調節することが可能である。図８（ｂ）に示す
絶縁層３３を形成したならば、後は、従来から行なわれ
ている通常の成膜法を用いて半導体層３６、３９、４０
を形成し、ソース電極３７とドレイン電極３８を図１に
示すように形成することで、図１に示す構造の薄膜トラ
ンジスタ３０を得ることができる。

【００４７】図９は本発明に係る薄膜トランジスタの製
造方法の第３の例について説明するためのものである。
まず、図９（ａ）に示すように、基板３１上にゲート電
極３２と絶縁層３３を従来方法と同等の成膜法で形成す
る。この状態では、ゲート電極３２上の絶縁層３３の上
部には凸部３３ａが形成される。次に、絶縁層３３の上
に光硬化型の感光性樹脂層７４をコーティングし、基板
３１の裏面側から露光する。ここでゲート電極３２が遮
光性の導電材料から形成されていると感光性樹脂層７４
の内、ゲート電極３２の上方側の部分が未硬化層７４ａ
となり、その他の部分が硬化層７４ｂとなる。

【００４８】この後に現像処理すれば、未硬化層７４ａ
のみを除去できるので、図９（ｃ）に示すようにゲート
電極３２の上方領域を除く部分の絶縁層３３の上に樹脂
絶縁層７５を積層することができ、絶縁層３３と樹脂絶
縁層７５とから形成される凹部７６を備えた絶縁層が得
られる。この際に、感光性樹脂として、ポリイミドなど
のような絶縁膜として信頼性の高いものを用いれば、感
光性樹脂層を絶縁層の一部として十分に活用することが
できる。図９（ｃ）に示す樹脂絶縁層７５を形成したな
らば、後は、従来から行なわれている通常の成膜法を用
いて半導体層３６、３９、４０を形成し、ソース電極３
７とドレイン電極３８を形成することで、図９（ｄ）に
示す構造の薄膜トランジスタ７０を得ることができる。

【００４９】なお、前記感光の際に絶縁層３３の上面側
からフォトマスクを被せ、このフォトマスクを利用して
上面側から露光し、現像処理することで凹部７６を形成
することもできる。

【００５０】図１０は本発明に係る薄膜トランジスタの
製造方法の第３の例について説明するためのものであ
る。まず、図１０（ａ）に示すように、基板３１上にゲ
ート電極３２と絶縁層３３を従来方法と同等の成膜法で
形成する。この状態では、ゲート電極３２上の絶縁層３
３の上部には凸部３３ａが形成される。次に、絶縁層３
３に光を照射しながら薄膜を成長させる光ＣＶＤを利用
し、ゲート電極３２の上方領域を除く部分に光を照射し
ながら図１０（ｂ）に示す絶縁層８１、８１を形成す
る。この際に、光を基板３１の上方側から選択的に照射
しても良いし、基板３１の裏面側から照射しても良い。
光を基板３１の裏面側から照射する場合は、ゲート電極
３２を遮光性の導電材料から形成しておけば、選択的に
光照射を行なわなくとも、ゲート電極３２が遮光するの
でその周囲部分に選択的に光を照射することができる。
図１０（ｂ）に示す樹脂の絶縁層８１を形成したなら
ば、後は、従来から行なわれている通常の成膜法を用い
て半導体層３６、３９、４０を形成し、ソース電極３７
とドレイン電極３８を形成することで、図１０（ｃ）に
示す構造の薄膜トランジスタ８０を得ることができる。

【００５１】

【発明の効果】以上説明したように本発明によれば、ゲ
ート電極の上方の絶縁層の上面が、その他の部分の絶縁
層の上面よりも低く形成されているので、透明の基板を
通過してきたバックライトなどの光がゲート電極の周囲
に入射され、その部分の半導体層で反射されても、ゲー
ト電極の上方の半導体層に光が入射する可能性が低くな
る。よって、半導体層に不要な光電流が生じることがな
く、薄膜トランジスタのオフ電流が従来構造よりも低く
なるので、薄膜トランジスタを駆動する場合のオン電流
とオフ電流の比、即ち、オンオフ比が向上する。また、
ドレイン電極の基部とゲート電極の周縁部との間の距離
は、絶縁層上部に凸部が形成されていた従来構造の薄膜
トランジスタよりも長くなるので、ゲート・ドレイン間
容量が減少する。よってスイッチングノイズが減少す
る。更に、従来の薄膜トランジスタは蓄積容量を設けて
見かけ上のスイッチングノイズを減らすような構造をと
っていたものが、蓄積容量を不要にできる。よって製造
時の歩留まりが向上するとともに、薄膜トランジスタを
液晶表示装置用基板として用いた場合に液晶表示装置の
開口率が向上する。

【００５２】また、ゲート電極の上方の絶縁層に凹部が
形成されてその凹部の内側面が傾斜していると、この傾
斜した内側面が基板裏面側からの入射光をゲート電極の
外方側に反射するので、ゲート電極上方の半導体層に光
が入射することがなくなる。よって、半導体層に不要な
光電流が生じることがなく、薄膜トランジスタのオフ電
流が従来構造よりも低くなるので、薄膜トランジスタを
駆動する場合の、オンオフ比が向上する。また、ドレイ
ン電極の基部とゲート電極の周縁部との間の距離は、従
来の構造の場合よりも長くなるので、ゲート・ドレイン
間容量が減少する。よってスイッチングノイズが減少す
る。また、従来は蓄積容量を設けて見かけ上のスイッチ
ングノイズを減らすような構造をとっていたものが、蓄
積容量を不要にできる。よって歩留まりが向上するとと
もに、薄膜トランジスタを液晶表示装置用基板として用
いた場合に液晶表示装置の開口率が向上する。

【００５３】更に、ドレイン電極の端部がゲート電極の
上方領域外に設けられた構造とすることにより、ドレイ
ン電極とゲート電極とのオーバーラップ部分が無くなる
ので、バックライトが照射される部分を実質的なドレイ
ン（画素側）電極とすることができ、これによりゲート
・ドレイン間容量を減少させることができる。また、こ
の構造で、前記の構造と同様に絶縁層上面に凹部を形成
したものでは、同様に光電流によるリーク電流を抑える
ことができ、蓄積容量を不要にすることができる。よっ
て本構造においても、先の例の構造と同様にオン／オフ
比の優れた開口率の高い薄膜トランジスタあるいは液晶
表示装置用基板を提供できるとともに、製造時の歩留ま
りも向上する。

【００５４】一方、薄膜トランジスタのゲート電極上方
の絶縁層の上部に凹部を形成するには、ゲート絶縁層を
形成した後に従来と同様に絶縁層を形成し、この絶縁層
上に形成されている凸部をフォトマスクを用いたエッチ
ングにより選択的に除去するならば、ゲート電極上の絶
縁層に凹部を形成することができ、これにより、前述し
たような構造であって、リーク電流やスイッチングノイ
ズの少ない薄膜トランジスタを製造できる。

【００５５】次に、ゲート電極上に絶縁層を被覆した後
に、ゲート電極に負のバイアスを印加した状態で絶縁層
をプラズマエッチングするならば、正の電荷をゲート電
極の近傍に集中できるので、ゲート電極上方の絶縁層を
主体としてエッチングすることができ、ゲート電極上方
の絶縁層上部に凹部を形成できる。また、ゲート電極上
に絶縁層を形成した後に感光性樹脂を被覆し、ゲート電
極上方領域以外の部分を光硬化させ、未硬化部分を現像
して除去することで、ゲート電極上方の絶縁層上部に凹
部を形成できる。更に、ゲート電極上に絶縁層を形成し
た後に光ＣＶＤによりゲート電極上方以外の部分に選択
的に絶縁層を形成するならば、凹部を備えた絶縁層を生
成できる。 以上のことから、本発明方法を実施するこ
とで、前述したような構造であって、リーク電流やスイ
ッチングノイズの少ない薄膜トランジスタを製造でき
る。

【図面の簡単な説明】

【図１】図１は本発明に係る薄膜トランジスタの第１の
基本構成例を示す断面図である。

【図２】図２は本発明に係る薄膜トランジスタの第２の
基本構成例を示す断面図である。

【図３】図３は本発明に係る薄膜トランジスタの第１実
施例を示す断面図である。

【図４】図４は本発明に係る薄膜トランジスタの第１の
基本構成例の等価回路を示す回路図である。

【図５】図５は従来の薄膜トランジスタのドレイン電流
とゲート電流の関係を示す図である。

【図６】図６は本発明に係る薄膜トランジスタの第１の
基本構造例および第２の基本構成例の実施例のドレイン
電流とゲート電流の関係を示す図である。

【図７】図７は本発明に係る薄膜トランジスタの製造方
法の第１の例を示す説明図である。

【図８】図８は本発明に係る薄膜トランジスタの製造方
法の第２の例を示す説明図である。

【図９】図９は本発明に係る薄膜トランジスタの製造方
法の第３の例を示す説明図である。

【図１０】図１０は本発明に係る薄膜トランジスタの製
造方法の第４の例を示す説明図である。

【図１１】図１１は従来のアクティブマトリックス液晶
表示装置の等価回路の一例を示す回路図である。

【図１２】図１２は本発明者らが先に提案しているアク
ティブマトリックス液晶表示装置の一構造例の要部を示
す平面図である。

【図１３】図１３は図１２のＡーＡ線に沿う断面図であ
る。

【図１４】図１４は図１３に示すアクティブマトリック
ス液晶表示装置の薄膜トランジスタの一部を示す拡大図
である。

【図１５】図１５は従来知られいているアクティブマト
リックス液晶表示装置の等価回路の一例を示す回路図で
ある。

【図１６】図１６は本発明者らが先に提案している独立
電極線を備えたアクティブマトリックス液晶表示装置の
等価回路を示す回路図である。

【符号の説明】

Ｇ 走査電極線、 Ｓ 信号電極線、 ３０、５０、６０、 薄膜トランジスタ、 ７０、８０、 薄膜トランジスタ、 ３１ 基板、 ３２ ゲート電極、 ３３ 絶縁層、 ３５ 凹部、 ３５ａ 傾斜面、 ３６ 半導体層、 ３７ ソース電極、 ３８、３８’、 ドレイン電極、 ３９、４０、４０’、 半導体層、 ４１、４１’、４１’’、チャネル部、 ７５、８１、 絶縁層、

Claims (6)

(57)【特許請求の範囲】
1. 【請求項１】 透明基板上にゲート電極が形成され、透
   明基板上面とゲート電極とを覆って絶縁層が形成され、
   絶縁層上に半導体層が形成され、半導体層上に隣接状態
   でソース電極およびドレイン電極が形成されてなり、前
   記ゲート電極上方の絶縁層の上面がゲート電極の形成さ
   れていない部分の絶縁層の上面よりも低く形成されてゲ
   ート電極の上方の絶縁層の上面側に凹部が形成され、こ
   の凹部の内側面が傾斜されて光の反射面にされてなり、
   前記ドレイン電極とソース電極の相対向する端部のう
   ち、ドレイン電極の端部とソース電極の端部が、ゲート
   電極の上方領域外に位置されてなることを特徴とする薄
   膜トランジスタ。
2. 【請求項２】 透明の基板上に走査電極線と信号電極線
   とがマトリックス状に配線され、走査電極線と信号電極
   線とにより区画された部分に画素電極および薄膜トラン
   ジスタが設けられてなる液晶表示装置用基板を備えた液
   晶表示装置において、 基板上に前記走査電極線に接続されたゲート電極が形成
   され、このゲート電極上に絶縁層を介して半導体層が形
   成され、前記ゲート電極上方の絶縁層の上面がゲート電
   極の形成されていない部分の絶縁層の上面よりも低く形
   成されてゲート電極の上方の絶縁層の上面側に凹部が形
   成され、この凹部の内側面が傾斜されてバックライトの
   光の反射面にされてなり、前記ドレイン電極とソース電
   極の相対向する端部のうち、ドレイン電極の端部とソー
   ス電極の端部が、ゲート電極の上方領域外に位置されて
   なることを特徴とする液晶表示装置。
3. 【請求項３】 透明基板上にゲート電極が形成され、透
   明基板上面とゲート電極とを覆って絶縁層が形成され、
   絶縁層上に半導体層が形成され、半導体層上に隣接状態
   でソース電極およびドレイン電極が形成されてなり、前
   記ゲート電極上方の絶縁層の上面がゲート電極の形成さ
   れていない部分の絶縁層の上面よりも低く形成されてな
   る薄膜トランジスタを製造する方法であって、 基板上にゲート電極を成膜し、基板上面とゲート電極上
   にこれらを覆わせて絶縁層を形成するとともに、ゲート
   電極上方に形成された絶縁層の凸部を除く部分にレジス
   トを被せ、前記絶縁層の凸部を主体としてエッチング
   し、ゲート電極上方の絶縁層の上面をゲート電極が形成
   されていない部分の絶縁層の上面よりも低くなるまでエ
   ッチングしてゲート電極上方の絶縁層に凹部を形成し、
   その後にレジストを除去してから絶縁層上に半導体層と
   ソース電極とドレイン電極を形成することを特徴とする
   薄膜トランジスタの製造方法。
4. 【請求項４】 透明基板上にゲート電極が形成され、透
   明基板上面とゲート電極とを覆って絶縁層が形成され、
   絶縁層上に半導体層が形成され、半導体層上に隣接状態
   でソース電極およびドレイン電極が形成されてなり、前
   記ゲート電極上方の絶縁層の上面がゲート電極の形成さ
   れていない部分の絶縁層の上面よりも低く形成されてな
   る薄膜トランジスタを製造する方法であって、 基板上にゲート電極を成膜し、基板上面とゲート電極上
   にこれらを覆わせて絶縁層を形成するとともに、ゲート
   電極に負の電圧を印加した状態でプラズマエッチングを
   行なってゲート電極上方の絶縁層の凸部にプラズマイオ
   ンを集中させてプラズマエッチングし、ゲート電極上方
   の絶縁層の上面をゲート電極が形成されていない部分の
   絶縁層の上面よりも低くなるまでプラズマエッチングし
   てゲート電極上方の絶縁層に凹部を形成し、その後に絶
   縁層上に半導体層とソース電極とドレイン電極を形成す
   ることを特徴とする薄膜トランジスタの製造方法。
5. 【請求項５】 透明基板上にゲート電極が形成され、透
   明基板上面とゲート電極とを覆って絶縁層が形成され、
   絶縁層上に半導体層が形成され、半導体層上に隣接状態
   でソース電極およびドレイン電極が形成されてなり、前
   記ゲート電極上方の絶縁層の上面がゲート電極の形成さ
   れていない部分の絶縁層の上面よりも低く形成されてな
   る薄膜トランジスタを製造する方法であって、 基板上にゲート電極を成膜し、基板上面とゲート電極上
   にこれらを覆わせて絶縁層を形成し、ゲート電極上に形
   成された絶縁層の凸部とその他の部分とに感光性樹脂を
   塗布し、感光性樹脂の所望の部分に光を照射し、光照射
   後に現像して前記凸部の上方の感光性樹脂を除去し、ゲ
   ート電極上方の絶縁層に凹部を形成し、その後に絶縁層
   上に半導体層とソース電極とドレイン電極を形成するこ
   とを特徴とする薄膜トランジスタの製造方法。
6. 【請求項６】 透明基板上にゲート電極が形成され、透
   明基板上面とゲート電極とを覆って絶縁層が形成され、
   絶縁層上に半導体層が形成され、半導体層上に隣接状態
   でソース電極およびドレイン電極が形成されてなり、前
   記ゲート電極上方の絶縁層の上面がゲート電極の形成さ
   れていない部分の絶縁層の上面よりも低く形成されてな
   る薄膜トランジスタを製造する方法であって、 基板上にゲート電極を成膜し、基板上面とゲート電極上
   にこれらを覆わせて絶縁層を形成し、ゲート電極上に形
   成された絶縁層の凸部を除く部分に光を照射しつつ光化
   学気相成長法を実施してゲート電極上方の凸部以外の部
   分に前記凸部よりも高くなるまで絶縁層を積層し、ゲー
   ト電極上方に絶縁層の凹部を形成し、その後に絶縁層上
   に半導体層とソース電極とドレイン電極を形成すること
   を特徴とする薄膜トランジスタの製造方法。