JPH03211526A - アクティブマトリックス基板及び液晶表示装置 - Google Patents
アクティブマトリックス基板及び液晶表示装置Info
- Publication number
- JPH03211526A JPH03211526A JP2007414A JP741490A JPH03211526A JP H03211526 A JPH03211526 A JP H03211526A JP 2007414 A JP2007414 A JP 2007414A JP 741490 A JP741490 A JP 741490A JP H03211526 A JPH03211526 A JP H03211526A
- Authority
- JP
- Japan
- Prior art keywords
- active matrix
- matrix substrate
- pixel electrode
- insulating layer
- liquid crystal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 42
- 239000011159 matrix material Substances 0.000 title claims abstract description 37
- 239000004973 liquid crystal related substance Substances 0.000 title claims description 20
- 239000010410 layer Substances 0.000 claims description 28
- 239000003990 capacitor Substances 0.000 claims description 8
- 239000004020 conductor Substances 0.000 claims description 2
- 239000002184 metal Substances 0.000 claims description 2
- 239000010409 thin film Substances 0.000 claims description 2
- 230000015556 catabolic process Effects 0.000 abstract 1
- 238000006731 degradation reaction Methods 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 5
- 230000007423 decrease Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 239000010408 film Substances 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 238000002161 passivation Methods 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 230000007547 defect Effects 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
Landscapes
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、プロジェクション表示装置等に利用する高密
度なアクティブマトリックス基板及び液晶表示装置に関
するものである。
度なアクティブマトリックス基板及び液晶表示装置に関
するものである。
従来の技術
従来民生用のプロジェクション表示装置として実用化さ
れているのはＣＲＴを用いた方式であった。ＣＲＴはそ
の管面輝度と解像度を同時に高めることが困難であるた
めに、この方式のプロジェクタぢン表示装置は両面が暗
く、更に大口径投写レンズなどの高価な光学部品が必要
となり、また寸法が大きく、重量が重くなるなどの問題
点を有している。そこで、近年ＣＲＴ方式に代わるもの
として、液晶を利用したライトバルブ方式（液晶ライト
バルブ方式）のプロジェクション表示装置が提案され、
一部商品化されている。しかし、液晶ライトバルブ方式
のプロジェクン３ン表示装置は技術的に大きな課題を残
している０例えば特開昭５９−２３０３８３号公報では
、アクティブマトリックス基板を利用したプロジェクシ
ョン表示装置が示されているが、この場合画素の有効に
光を制御できる領域の割合（開口率）の点で画素密度に
限界がある。すなわち、画素ごとにスインチング素子を
設ける領域と各配線と画素電極とを電気的に分離する領
域とが必要となるため、上記のような液晶ライトバルブ
では開口率は画素ピンチが小さくなるに従って小さくな
る。プロジェクション表示装置ではライトバルブのサイ
ズを如何に小さくできるかが光学系曳いてはシステムの
サイズ及び価格に大きな影響を与えるので、小型化。
れているのはＣＲＴを用いた方式であった。ＣＲＴはそ
の管面輝度と解像度を同時に高めることが困難であるた
めに、この方式のプロジェクタぢン表示装置は両面が暗
く、更に大口径投写レンズなどの高価な光学部品が必要
となり、また寸法が大きく、重量が重くなるなどの問題
点を有している。そこで、近年ＣＲＴ方式に代わるもの
として、液晶を利用したライトバルブ方式（液晶ライト
バルブ方式）のプロジェクション表示装置が提案され、
一部商品化されている。しかし、液晶ライトバルブ方式
のプロジェクン３ン表示装置は技術的に大きな課題を残
している０例えば特開昭５９−２３０３８３号公報では
、アクティブマトリックス基板を利用したプロジェクシ
ョン表示装置が示されているが、この場合画素の有効に
光を制御できる領域の割合（開口率）の点で画素密度に
限界がある。すなわち、画素ごとにスインチング素子を
設ける領域と各配線と画素電極とを電気的に分離する領
域とが必要となるため、上記のような液晶ライトバルブ
では開口率は画素ピンチが小さくなるに従って小さくな
る。プロジェクション表示装置ではライトバルブのサイ
ズを如何に小さくできるかが光学系曳いてはシステムの
サイズ及び価格に大きな影響を与えるので、小型化。
高密度化に対応できないアクティブマトリックス基板は
橿めて不利となる。
橿めて不利となる。
以下に従来のアクティブマトリックス基板について説明
する。第４図は従来の薄膜トランジスタ（以下、ＴＦＴ
と呼ぶ）を用いたアクティブマトリックス基板の断面図
である。絶縁性基板１の表面に走査線２、ゲート電極３
を設け、走査線２及びゲート電極３を覆うごとくゲート
絶縁層４を設け、その上に半導体ＩＷ５、保護用絶縁層
６を設け、信号線７、ドレイン電極８を順次設け、次に
ドレイン；掻７と接続される画素ｆｔ掻９を設けている
。
する。第４図は従来の薄膜トランジスタ（以下、ＴＦＴ
と呼ぶ）を用いたアクティブマトリックス基板の断面図
である。絶縁性基板１の表面に走査線２、ゲート電極３
を設け、走査線２及びゲート電極３を覆うごとくゲート
絶縁層４を設け、その上に半導体ＩＷ５、保護用絶縁層
６を設け、信号線７、ドレイン電極８を順次設け、次に
ドレイン；掻７と接続される画素ｆｔ掻９を設けている
。
以上のように構成されたアクティブマトリックス基板で
は、上記のようにスインチング素子であるＴＦＴ部分が
開口率を減少させるだけでなく、信号線６と画素電極８
とが同一レベルに形成されているために、両者を電気的
に分離するための隙間が必要となることから、更に開口
率を減少させることになる。
は、上記のようにスインチング素子であるＴＦＴ部分が
開口率を減少させるだけでなく、信号線６と画素電極８
とが同一レベルに形成されているために、両者を電気的
に分離するための隙間が必要となることから、更に開口
率を減少させることになる。
発明が解決しようとする課題
本発明は上記従来の問題点を解決するもので、高密度化
に伴うアクティブマトリックス基板の開口率の低下を解
消すると共に、画素電極以外が全て絶縁層によって被覆
されることから、バシヘーノヨン層を同時に作り込むこ
とのできるアクティブマトリックス基板とその基板を利
用した液晶表示装置を提案することにある。
に伴うアクティブマトリックス基板の開口率の低下を解
消すると共に、画素電極以外が全て絶縁層によって被覆
されることから、バシヘーノヨン層を同時に作り込むこ
とのできるアクティブマトリックス基板とその基板を利
用した液晶表示装置を提案することにある。
課題を解決するための手段
上記の問題点を解決するために本発明のアクティブマト
リックス基板では、スインチング素子を覆うごとく設け
られた絶縁層の上部に画素電極を設け、画素１ａ８ｉは
絶縁層に設けたコンタクト穴を介してスインチング素子
と電気的に接続する構造にしている。
リックス基板では、スインチング素子を覆うごとく設け
られた絶縁層の上部に画素電極を設け、画素１ａ８ｉは
絶縁層に設けたコンタクト穴を介してスインチング素子
と電気的に接続する構造にしている。
作用
本発明は上記のような構造にすることによって、信号線
と画素電極を電気的に分離するための隙間を設ける必要
がなくなり、配線及びＴＦＴ部を除くすべての領域を有
効に利用することができる。
と画素電極を電気的に分離するための隙間を設ける必要
がなくなり、配線及びＴＦＴ部を除くすべての領域を有
効に利用することができる。
したがって、高密度化に伴うアクティブマトリックス基
板の最大の課題である開口率を大幅に高めることができ
るので、高精細度の液晶ライトバルブ方式のプロジェク
ション表示装置を実現することができる。また、小さい
画素サイズで同等の開口率が得られることから、アクテ
ィブマトリックス基板を小さな面積で実現できるので、
アクティブマトリックス基板のコストが軽減されるばか
りではなく、液晶表示装置及びプロジエクンヨン表云装
置のコストをも軽減されるという橿めて大きな効果をも
たらされる。
板の最大の課題である開口率を大幅に高めることができ
るので、高精細度の液晶ライトバルブ方式のプロジェク
ション表示装置を実現することができる。また、小さい
画素サイズで同等の開口率が得られることから、アクテ
ィブマトリックス基板を小さな面積で実現できるので、
アクティブマトリックス基板のコストが軽減されるばか
りではなく、液晶表示装置及びプロジエクンヨン表云装
置のコストをも軽減されるという橿めて大きな効果をも
たらされる。
実施例
以下本発明の一実施例について図面を参照しながら説明
する。
する。
実施例１
第１図は本発明におけるスイッチング素子としてＴＦＴ
を用いたアクティブマトリックス基板の断面構造を示す
ものである。第１図において、第４図と同等もしくは相
当部分には同一符号を付して詳細な説明は省略する。
を用いたアクティブマトリックス基板の断面構造を示す
ものである。第１図において、第４図と同等もしくは相
当部分には同一符号を付して詳細な説明は省略する。
ＴＦＴを覆うごとく設けた絶縁層１０の上部に画素電極
９を設け、絶縁層１０に設けられたコンタクト穴１）に
よってＴＦＴのドレイン電極８と電気的に接続されてい
る。
９を設け、絶縁層１０に設けられたコンタクト穴１）に
よってＴＦＴのドレイン電極８と電気的に接続されてい
る。
以上のような構造では、信号線７と画素′ｒ！ｊ、極９
が絶縁１ｉ１０を介して、別レベルに形成されることに
なるため、信号線７と画素電極９を電気的に分離イるた
めに必要な隙間を設ける必要がなくなる。また、絶縁層
１０が画素電極９以外の配線すべてを覆うことになるの
で、新たにパシベーション用を設ける必要がなくなる。
が絶縁１ｉ１０を介して、別レベルに形成されることに
なるため、信号線７と画素電極９を電気的に分離イるた
めに必要な隙間を設ける必要がなくなる。また、絶縁層
１０が画素電極９以外の配線すべてを覆うことになるの
で、新たにパシベーション用を設ける必要がなくなる。
絶縁層１０の膜厚が厚い場合や段差形状が急峻な場合な
どでは、ＴＦＴのドレイン電極８と画素電極９との接続
不良が発生するため、接続用の金属電極を設けることに
よってこの問題を解消することができる。
どでは、ＴＦＴのドレイン電極８と画素電極９との接続
不良が発生するため、接続用の金属電極を設けることに
よってこの問題を解消することができる。
実施例２
第２図に示すように、本発明の他の実施例では蓄積容量
が画素電極に接続されたスイッチング素子を制御する走
査線以外の走査線（この場合、つ前に走査される走査線
）と画素電極との間に形成されている。この構成にする
と、蓄積容量のための製造プロセスを追加することなく
、蓄積容量を形成することができ、且つ蓄積容量を形成
している部分の面積が大きい場合でもゲート絶縁層４と
絶縁層１０の積層構造になることから、層間絶縁不良の
発生率を大幅に低減することができる。
が画素電極に接続されたスイッチング素子を制御する走
査線以外の走査線（この場合、つ前に走査される走査線
）と画素電極との間に形成されている。この構成にする
と、蓄積容量のための製造プロセスを追加することなく
、蓄積容量を形成することができ、且つ蓄積容量を形成
している部分の面積が大きい場合でもゲート絶縁層４と
絶縁層１０の積層構造になることから、層間絶縁不良の
発生率を大幅に低減することができる。
また、蓄積容量を形成する走査線の一部分を透明な導電
性材ネ）で構成するとこの部分も表示領域として利用す
ることができるので、開口率を更に高くすることかでき
る。
性材ネ）で構成するとこの部分も表示領域として利用す
ることができるので、開口率を更に高くすることかでき
る。
上記実施例では、スインチ素子として非線形三端子素子
であるＴＦＴを用いた例を示したが、本発明はこれに限
定されるものではなく、例えばダイオードリング、ＭＩ
Ｍ等の非線形三端子素子も含まれる。
であるＴＦＴを用いた例を示したが、本発明はこれに限
定されるものではなく、例えばダイオードリング、ＭＩ
Ｍ等の非線形三端子素子も含まれる。
小型、高密度になると画素面積が小さ（なるので、画素
容量が小さくなり、蓄積容量となる部分以外で、走査線
、ゲート電極及び信号線と画素電極の間に形成される寄
生容量が無視できなくなるため、余分な重なり領域をな
くさなければならない、そのため、画素電極を少なくと
も信号線と重なることなく、内側になるように形成する
ことにより問題を軽減できることは明かであろう。
容量が小さくなり、蓄積容量となる部分以外で、走査線
、ゲート電極及び信号線と画素電極の間に形成される寄
生容量が無視できなくなるため、余分な重なり領域をな
くさなければならない、そのため、画素電極を少なくと
も信号線と重なることなく、内側になるように形成する
ことにより問題を軽減できることは明かであろう。
実施例３
第３図は本発明の液晶表示装置の断面構造を示す概念図
である。透明電極１２、光遮蔽層１３を存する対向基板
１４とマトリックス状に配列されている画素電極９とス
イッチング素子１５を具備したアクティブマトリックス
基板の間に配向膜１６及び液晶層１７が挟まれている０
画素電極９は絶縁層１０を介してコンタクト穴１）によ
ってスイッチング素子１５と接続されている。光遮蔽層
１３は対向基板１４から入射した光がスイッチング素子
１５に照射されないように形成されており、且つ画素電
極９で制御されない液晶層１７を隠すように形成されて
いる。
である。透明電極１２、光遮蔽層１３を存する対向基板
１４とマトリックス状に配列されている画素電極９とス
イッチング素子１５を具備したアクティブマトリックス
基板の間に配向膜１６及び液晶層１７が挟まれている０
画素電極９は絶縁層１０を介してコンタクト穴１）によ
ってスイッチング素子１５と接続されている。光遮蔽層
１３は対向基板１４から入射した光がスイッチング素子
１５に照射されないように形成されており、且つ画素電
極９で制御されない液晶層１７を隠すように形成されて
いる。
上記のような構成の液晶表示装置では、第１に開口率が
高いことから光の利用効率が高い液晶表示装置を実現す
ることができる。第２に画素電極９がパシベーション用
の絶縁層で覆われていないため、信号線７から供給され
るべき信号電圧を損失する事なく液晶層１７に伝達する
ことができる。
高いことから光の利用効率が高い液晶表示装置を実現す
ることができる。第２に画素電極９がパシベーション用
の絶縁層で覆われていないため、信号線７から供給され
るべき信号電圧を損失する事なく液晶層１７に伝達する
ことができる。
上記実施例では、白黒表示の構成を例としたが、この構
成に限定するものではなく、対向基板１４にカラーフィ
ルタを形成したカラー表示の構成も含まれる。
成に限定するものではなく、対向基板１４にカラーフィ
ルタを形成したカラー表示の構成も含まれる。
発明の効果
以上のように本発明は製造プロセスが比較的簡易で、小
面積に形成でき、且つ開口率が高いアクティブマトリッ
クス基板と高画質、高解像度、高効率で低コストの液晶
表示装置を提供するもので、数々の優れた効果を有し、
その工業的、実用的価値は大きい。
面積に形成でき、且つ開口率が高いアクティブマトリッ
クス基板と高画質、高解像度、高効率で低コストの液晶
表示装置を提供するもので、数々の優れた効果を有し、
その工業的、実用的価値は大きい。
第１図は本発明の一実施例におけるＴＦＴを用いたアク
ティブマトリックス基板の断面構造図、第２図は本発明
の他の実施例におけるＴＦＴを用いたアクティブマトリ
ックス基板の断面構造図、第３図は本発明の液晶表示装
置の断面構造を示す概念図、第４図は従来のＴＦＴを用
いたアクティブマトリックス基板の断面構造図である。 ｌ・・・・・・絶縁性基板、２・・・・・・走査線、３
・・・・・・ゲート電極、４・・・・・・ゲート絶縁層
、５・・・・・・半導体層、６・・・・・・保護用絶縁
層、７・・・・・・信号線、８・・・・・・ドレイン電
極、９・・・・・・画素電極、１０・・・・・・絶縁層
、１）・・・・・・コンタクト穴、１２・・・・・・透
明電極、１３・・・・・光遮蔽層、１４・・・・・・対
向基板、１５・・・・・・スインチング素子、 １６・・・・・・配向膜、 １７・・・・・・液晶層。
ティブマトリックス基板の断面構造図、第２図は本発明
の他の実施例におけるＴＦＴを用いたアクティブマトリ
ックス基板の断面構造図、第３図は本発明の液晶表示装
置の断面構造を示す概念図、第４図は従来のＴＦＴを用
いたアクティブマトリックス基板の断面構造図である。 ｌ・・・・・・絶縁性基板、２・・・・・・走査線、３
・・・・・・ゲート電極、４・・・・・・ゲート絶縁層
、５・・・・・・半導体層、６・・・・・・保護用絶縁
層、７・・・・・・信号線、８・・・・・・ドレイン電
極、９・・・・・・画素電極、１０・・・・・・絶縁層
、１）・・・・・・コンタクト穴、１２・・・・・・透
明電極、１３・・・・・光遮蔽層、１４・・・・・・対
向基板、１５・・・・・・スインチング素子、 １６・・・・・・配向膜、 １７・・・・・・液晶層。
Claims (8)
- （１）絶縁性基板上にマトリックス状に配列されている
画素電極群と、前記画素電極に信号を供給するためのス
イッチング素子群とを具備したアクティブマトリックス
基板であって、スイッチング素子の一部又は全部を覆う
ごとく設けられた絶縁層の上部に画素電極を設け、前記
画素電極は前記絶縁層に設けたコンタクト穴を介して前
記スイッチング素子の一部と電気的に接続されているこ
とを特徴とするアクティブマトリックス基板。 - （２）画素電極に接続されたスイッチング素子を制御す
る走査線以外の走査線と前記画素電極との間で蓄積容量
が形成されたことを特徴とする請求項（１）記載のアク
ティブマトリックス基板。 - （３）スイッチング素子と画素電極の電気的な接続用に
金属電極を設けたことを特徴とする請求項（１）記載の
アクティブマトリックス基板。 - （４）画素電極が少なくとも信号線と重なることなく、
内側になるように形成したことを特徴とする請求項（１
）記載のアクティブマトリックス基板。 - （５）スイッチング素子が薄膜トランジスタ（以下、Ｔ
ＦＴ）等の非線形三端子素子、ダイオードリング、ＭＩ
Ｍ等の非線形二端子素子で形成されていることを特徴と
する請求項（１）記載のアクティブマトリックス基板。 - （６）各画素電極に少なくとも２つのスイッチング素子
が形成されていることを特徴とする請求項（１）記載の
アクティブマトリックス基板。 - （７）、蓄積容量を形成する走査線の一部分が透明な導
電材料で構成されていることを特徴とする請求項（２）
記載のアクティブマトリックス基板。 - （８）マトリックス状に配列されている画素電極群と、
前記画素電極に信号を供給するためのスイッチング素子
群とを具備したアクティブマトリックス基板と、液晶を
介して一定の間隔を有して前記基板と対向し、共通電極
を有している基板とで構成されており、前記アクティブ
マトリックス基板が請求項（１）記載の構造を有するこ
とを特徴とする液晶表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007414A JPH03211526A (ja) | 1990-01-17 | 1990-01-17 | アクティブマトリックス基板及び液晶表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007414A JPH03211526A (ja) | 1990-01-17 | 1990-01-17 | アクティブマトリックス基板及び液晶表示装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03211526A true JPH03211526A (ja) | 1991-09-17 |
Family
ID=11665209
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2007414A Pending JPH03211526A (ja) | 1990-01-17 | 1990-01-17 | アクティブマトリックス基板及び液晶表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03211526A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5644370A (en) * | 1992-01-31 | 1997-07-01 | Canon Kabushiki Kaisha | Liquid crystal display apparatus with a plural layer connection between the TFT drains and the pixel electrodes |
| US7319239B2 (en) | 2004-05-25 | 2008-01-15 | Sharp Kabushiki Kaisha | Substrate for display device having a protective layer provided between the pixel electrodes and wirings of the active matrix substrate, manufacturing method for same, and display device |
| US7839476B2 (en) | 2006-05-31 | 2010-11-23 | Hitachi Displays, Ltd. | Display device |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60112089A (ja) * | 1983-11-22 | 1985-06-18 | 松下電器産業株式会社 | 画像表示装置およびその製造方法 |
| JPS63313132A (ja) * | 1987-06-16 | 1988-12-21 | Matsushita Electric Ind Co Ltd | 反射型液晶表示デバイス |
-
1990
- 1990-01-17 JP JP2007414A patent/JPH03211526A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60112089A (ja) * | 1983-11-22 | 1985-06-18 | 松下電器産業株式会社 | 画像表示装置およびその製造方法 |
| JPS63313132A (ja) * | 1987-06-16 | 1988-12-21 | Matsushita Electric Ind Co Ltd | 反射型液晶表示デバイス |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5644370A (en) * | 1992-01-31 | 1997-07-01 | Canon Kabushiki Kaisha | Liquid crystal display apparatus with a plural layer connection between the TFT drains and the pixel electrodes |
| US7319239B2 (en) | 2004-05-25 | 2008-01-15 | Sharp Kabushiki Kaisha | Substrate for display device having a protective layer provided between the pixel electrodes and wirings of the active matrix substrate, manufacturing method for same, and display device |
| US7839476B2 (en) | 2006-05-31 | 2010-11-23 | Hitachi Displays, Ltd. | Display device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP1174757B1 (en) | Reflective type liquid crystal display device | |
| JP2714993B2 (ja) | 液晶表示装置 | |
| US6567150B1 (en) | Liquid crystal display and method of manufacturing the same | |
| JPH01156725A (ja) | 表示装置 | |
| KR19980025128A (ko) | 액정표시장치 | |
| JPH10333178A (ja) | 液晶表示装置 | |
| JPH11352513A (ja) | 液晶表示装置 | |
| JPH03209224A (ja) | 反射型液晶表示デバイス | |
| US6388723B1 (en) | Magneto optical recording medium with metal shield layer configured to block light | |
| JP5018336B2 (ja) | 電気光学装置及び電子機器 | |
| US20060262240A1 (en) | Display device | |
| US6330042B1 (en) | Liquid crystal display and the method of manufacturing the same | |
| KR20120112140A (ko) | 전기 광학 장치용 기판, 전기 광학 장치, 전기 광학 장치의 제조 방법, 및 전자 기기 | |
| EP0554061B1 (en) | Liquid crystal display | |
| JP2870075B2 (ja) | 薄膜トランジスタパネル及び液晶表示装置 | |
| JPH03196020A (ja) | 液晶表示装置 | |
| JPH03211526A (ja) | アクティブマトリックス基板及び液晶表示装置 | |
| JP3591674B2 (ja) | 液晶表示装置 | |
| JPH0822016A (ja) | 液晶表示装置 | |
| JPH0418525A (ja) | 液晶表示装置およびその製造方法 | |
| KR100447548B1 (ko) | 액정표시장치 | |
| JPS61235820A (ja) | アクテイブマトリクスパネル | |
| JPH0274929A (ja) | アクティブマトリクス基板 | |
| JPH03211527A (ja) | アクティブマトリックス基板及び液晶表示装置 | |
| JPH0695142A (ja) | 液晶表示装置 |