JP2008244050A - 電気光学装置の製造方法 - Google Patents

電気光学装置の製造方法 Download PDF

Info

Publication number
JP2008244050A
JP2008244050A JP2007080870A JP2007080870A JP2008244050A JP 2008244050 A JP2008244050 A JP 2008244050A JP 2007080870 A JP2007080870 A JP 2007080870A JP 2007080870 A JP2007080870 A JP 2007080870A JP 2008244050 A JP2008244050 A JP 2008244050A
Authority
JP
Japan
Prior art keywords
region
gate electrode
semiconductor layer
forming
impurity
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2007080870A
Other languages
English (en)
Other versions
JP4725544B2 (ja
Inventor
Hidenori Kawada
英徳 河田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2007080870A priority Critical patent/JP4725544B2/ja
Publication of JP2008244050A publication Critical patent/JP2008244050A/ja
Application granted granted Critical
Publication of JP4725544B2 publication Critical patent/JP4725544B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Abstract

【課題】優れたトランジスタ特性を得ると共に、リークの発生を低減する。
【解決手段】 基板上に、半導体層を形成する工程と、前記半導体層上にゲート絶縁膜を形成する工程と、平面的にゲート電極を形成する領域よりも狭い領域の前記半導体層に、ソース領域又はドレイン領域とは逆導電型の不純物を導入してチャネル領域を形成する工程と、前記ゲート電極を形成する工程と、前記ゲート電極の形成後に、前記逆導電型の不純物を前記ゲート電極と重なる領域で熱拡散させる工程と、前記チャネル領域に隣接する前記半導体層に、不純物を導入してソース領域及びドレイン領域を形成する工程とを具備したことを特徴とする。
【選択図】図4

Description

本発明は、多層構造の電気光学装置の製造方法に関する。
一般に電気光学装置、例えば、電気光学物質に液晶を用いて所定の表示を行う液晶装置は、一対の基板間に液晶が挟持された構成となっている。このうち、TFT駆動、TFD駆動等によるアクティブマトリクス駆動方式の液晶装置等の電気光学装置においては、縦横に夫々配列された多数の走査線(ゲート線)及びデータ線(ソース線)の各交点に対応して、画素電極及びスイッチング素子を基板(アクティブマトリクス基板)上に設けて構成される。
TFT素子等のスイッチング素子は、ゲート線に供給されるオン信号によってオンとなり、ソース線を介して供給される画像信号を画素電極(透明電極(ITO))に書込む。これにより、画素電極と対向電極相互間の液晶層に画像信号に基づく電圧を印加して、液晶分子の配列を変化させる。こうして、画素の透過率を変化させ、画素電極及び液晶層を通過する光を画像信号に応じて変化させて画像表示を行う。
このようなスイッチング素子を構成する素子基板は、ガラス又は石英基板上に、所定のパターンを有する半導体薄膜、絶縁性薄膜(層間絶縁膜)又は導電性薄膜を積層することによって構成される。即ち、各種膜の成膜工程とフォトリソグラフィ工程の繰返しによって、TFT基板等は形成されている。
TFT素子は、半導体層、半導体層上に形成されたゲート絶縁膜、ゲート絶縁膜上に形成されたゲート電極によって構成される。TFT素子を構成する半導体層は、イオン注入によって、チャネル領域、ソース領域及びドレイン領域が形成される。具体的には、半導体層には、チャネルを形成するためのチャネルドープ、LDD(Lightly Doped Drain)イオン注入処理、ソース及びドレイン領域を形成するための2回又は3回のイオン注入処理が行われる。
チャネルドープでは半導体層の全域にイオン注入が行われるが、ゲート電極形成後に行われるLDDイオン注入処理では、ゲート電極をマスクにイオン注入が行われる。ソース及びドレイン領域へのイオン注入では、LDD部分を覆ったマスクを用いて半導体層の一部の領域のみにイオン注入が行われる。
特願2002−190597号公報
ところで、トランジスタのオン電流特性はシート抵抗に依存する。シート抵抗を低下させることでオン電流を増加させることができる。シート抵抗を低下させるには、半導体層へのドーズ量を増大させればよい。しかしドーズ量が増大すると、格子欠陥、ジャンクションリークも増大し、オフリークが大きくなってしまう。トランジスタのオン電流を高くすると共にオフリークを低くするという相反する制御を設計時に考慮する必要がある。
トランジスタの閾値特性の制御のために行うチャネルドープは、LDD構造を形成するためのLDDイオン注入に先立って行われる。即ち、半導体層には、一方導電型と逆導電型の両方の不純物が導入されることになり、シート抵抗の割りに不純物濃度が高く、オフリークが比較的高くなるという欠点がある。
そこで、特許文献1においては、チャネルドープの範囲を制限し、半導体層中のソース・ドレイン領域を、不純物濃度が異なる3つの領域で構成することで、シート抵抗を低減してオン電流特性を向上させる技術が開示されている。
しかしながら、この提案においても、半導体層の3つの領域うちゲート近傍の領域には一方及び逆導電型の両方の不純物が導入されており、シート抵抗を十分に低減することはできないという問題点があった。
本発明はかかる問題点に鑑みてなされたものであって、シート抵抗を十分に低減すると共に、オフリークも低減することができる電気光学装置の製造方法を提供することを目的とする。
本発明に係る電気光学装置の製造方法は、基板上に、半導体層を形成する工程と、前記半導体層上にゲート絶縁膜を形成する工程と、平面的にゲート電極を形成する領域よりも狭い領域の前記半導体層に、ソース領域又はドレイン領域とは逆導電型の不純物を導入してチャネル領域を形成する工程と、前記ゲート電極を形成する工程と、前記ゲート電極の形成後に、前記逆導電型の不純物を前記ゲート電極と重なる領域で熱拡散させる工程と、前記チャネル領域に隣接する前記半導体層に、不純物を導入してソース領域及びドレイン領域を形成する工程とを具備したことを特徴とする。
このような構成によれば、基板上に、半導体層及びゲート絶縁膜が形成される。半導体層の平面的にはゲート電極を形成する領域よりも狭い領域に、逆導電型の不純物が導入されてチャネル領域が形成される。ゲート絶縁膜上には、ゲート電極が形成される。ゲート電極の形成後において、逆導電型の不純物はゲート電極の下方で熱拡散される。これにより、例えば、チャネル領域を平面的にはゲート電極の形成領域と同一の領域に形成することができる。このチャネル領域の両側の半導体層に一方導電型の不純物を導入して、ソース領域及びドレイン領域を形成する。これにより、ソース領域及びドレイン領域は一方導電型の不純物のみが導入されることになり、ドーズ量が少ないので、シート抵抗が低く、オン電流を増加させることができる。また、不純物のドーズ量が少ないので、格子欠陥を減らしてオフリークを低減させることができる。
また、前記熱拡散させる工程において、前記逆導電型の不純物が、前記ゲート電極の形成領域と平面的に重なる領域にのみ拡散されることを特徴とする。
これにより、ソース領域及びドレイン領域は一方導電型の不純物のみが導入されることになり、ドーズ量が少ないので、シート抵抗が低く、オン電流を増加させることができる。また、不純物のドーズ量が少ないので、格子欠陥を減らしてオフリークを低減させることができる。
また、前記ソース領域及びドレイン領域を形成する工程は、前記ゲート電極の形成後に、前記ゲート電極をマスクとして、前記ソース領域及びドレイン領域の不純物濃度よりも低濃度の不純物濃度を有する一方導電型の不純物を前記半導体層に導入して低濃度不純物領域を形成する工程と、前記ゲート電極の形成領域よりも広い領域を覆うマスクを用いて、一方導電型の不純物を前記半導体層に導入して前記ソース領域及びドレイン領域を形成する工程と、を具備したことを特徴とする。
このような構成によれば、逆導電型の不純物を導入することなくソース領域及びドレイン領域の低濃度不純物領域を形成することができる。低濃度不純物領域を少ないドーズ量で形成することができ、シート抵抗が低く、オン電流を増加させることができる。また、不純物のドーズ量が少ないので、格子欠陥を減らしてオフリークを低減させることができる。
以下、図面を参照して本発明の実施の形態について詳細に説明する。
(第1の実施の形態)
図1は本発明の第1の実施の形態に係る電気光学装置の製造方法により製造した電気光学装置を示す平面図である。本実施の形態は電気光学装置としてTFT基板を用いた液晶装置に適用したものであり、図1は電気光学装置である液晶装置をその上に形成された各構成要素と共に対向基板側から見た平面図である。図2は素子基板と対向基板とを貼り合わせて液晶を封入する組立工程終了後の液晶装置を、図1のH−H'線の位置で切断して示す断面図である。図3は図1及び図2の液晶装置の画素領域を構成する複数の画素における各種素子、配線等の等価回路図である。図4は電気光学装置において採用されるTFT素子の構造を示す説明図である。図5はTFT素子の製造方法を示すフローチャートである。また、図6はTFT素子の製造工程を工程順に示す工程図である。なお、上記各図においては、各層や各部材を図面上で認識可能な程度の大きさとするため、各層や各部材毎に縮尺を異ならしめてある。
先ず、図1乃至図3を参照して本実施の形態の電気光学装置である液晶装置の全体構成について説明する。
液晶装置は、図2及び図3に示すように、例えば、石英基板、ガラス基板、シリコン基板からなるTFT基板10と、これに対向配置される、例えばガラス基板や石英基板からなる対向基板20との間に液晶50を封入して構成される。対向配置されたTFT基板10と対向基板20とは、シール材52によって貼り合わされている。
TFT基板10上には画素を構成する画素電極(ITO)9a等がマトリクス状に配置される。また、対向基板20上には全面に対向電極(ITO)21が設けられる。TFT基板10の画素電極9a上には、ラビング処理が施された配向膜16が設けられている。一方、対向基板20上の全面に渡って形成された対向電極21上にも、ラビング処理が施された配向膜22が設けられている。各配向膜16,22は、例えば、ポリイミド膜等の透明な有機膜からなる。
図3は画素を構成するTFT基板10上の素子の等価回路を示している。図3に示すように、画素領域においては、複数本の走査線11と複数本のデータ線6aとが交差するように配線され、走査線11とデータ線6aとで区画された領域に画素電極9aがマトリクス状に配置される。そして、走査線11とデータ線6aの各交差部分に対応してTFT30が設けられ、このTFT30に画素電極9aが電気的に接続される。
TFT30は走査線11のON信号によってオンとなり、これにより、データ線6aに供給された画像信号が画素電極9aに供給される。この画素電極9aと対向基板20に設けられた対向電極21との間の電圧が液晶50に印加される。また、画素電極9aと並列に、蓄積容量70が設けられている。蓄積容量70によって、液晶50に印加される電圧の保持時間が延長され、例えば、画像信号は画素電極9aに供給される時間よりも3桁も長い時間保持される。電圧保持特性が改善され、コントラスト比の高い画像表示が可能となる。
また、対向基板20には表示領域を区画する額縁としての遮光膜53が設けられている。遮光膜53の外側の領域には液晶を封入するシール材52が、TFT基板10と対向基板20間に形成されている。シール材52は対向基板20の輪郭形状に略一致するように配置され、TFT基板10と対向基板20を相互に固着する。シール材52は、TFT基板10の1辺の一部において欠落しており、貼り合わされたTFT基板10及び対向基板20相互の間隙には、液晶50を注入するための液晶注入口108が形成される。液晶注入口108より液晶が注入された後、液晶注入口108を封止材109で封止するようになっている。
シール材52の外側の領域には、データ線6aに画像信号を所定のタイミングで供給することにより該データ線6aを駆動するデータ線駆動回路101及び外部回路との接続のための外部接続端子102がTFT基板10の一辺に沿って設けられている。この一辺に隣接する二辺に沿って、走査線11及びゲート電極3aに走査信号を所定のタイミングで供給することによりゲート電極3aを駆動する走査線駆動回路104が設けられている。走査線駆動回路104は、シール材52の内側の遮光膜53に対向する位置においてTFT基板10上に形成される。また、TFT基板10上には、データ線駆動回路101、走査線駆動回路104、外部接続端子102及び上下導通端子107を接続する配線105が、遮光膜53の3辺に対向して設けられている。
上下導通端子107は、シール材52のコーナー部の4箇所のTFT基板10上に形成される。そして、TFT基板10と対向基板20相互間には、下端が上下導通端子107に接触し、上端が対向電極21に接触する上下導通材106が設けられており、上下導通材106によって、TFT基板10と対向基板20との間で電気的な導通がとられている。
なお、データ線駆動回路101及び走査線駆動回路104内のトランジスタについても、画素領域10aのTFT30と同一構成のTFT素子によって構成されることもある。図4はTFT素子の構成を示している。
図4に示すように、各TFT素子は、半導体層41、ゲート絶縁膜42及びゲート電極43によって構成される。半導体層41はLDD構造を有し、ゲート電極43の下方にチャネル領域44が設けられ、ソース側にLDD領域45s及びソース領域46sが設けられ、ドレイン側にLDD領域45d及びドレイン領域46dが設けられる。
本実施の形態においては、低濃度の不純物領域であるLDD領域45s,45dは、一方導電型の不純物のみが導入されて形成されている。なお、チャネル領域44は逆導電型の不純物が導入されて構成されている。また、ソース領域46s及びドレイン領域46dは、高濃度の不純物が導入された領域である。
従来のTFT製造方法では、チャネルドープのために全面に逆導電型の不純物の注入工程を行った後に、LDD領域を形成するためにゲート電極をマスクとして一方導電型の不純物を注入する。従って、LDD領域は濃度の割にドーズ量が多く、格子欠陥が多い。また、シート抵抗も高く、オン電流が低い。
これに対し、本実施の形態においては、チャネルドープに際してマスクを用いると共に、熱拡散によって不純物を拡散させることで、ゲート電極43の下方のみにチャネル領域44を形成可能にして、LDD領域45s,45dを一方導電型の不純物のみで形成するようにしている。
これにより、低濃度の不純物領域であるLDD領域45s,45d形成時のドーズ量を低減させ、格子欠陥を減らしてオフリークを低減させると共に、シート抵抗を低下させて、オン電流を増加させている。
(製造プロセス)
次に、電気光学装置のTFT素子の製造方法を図5及び図6を参照して説明する。図6において矢印は不純物注入、例えば、イオン注入することを示している。
図5のステップS1において、TFT基板上に、半導体層41を形成する。半導体層41は複数の工程で形成される。例えば、TFT基板上に、約450〜550℃、好ましくは約500℃の比較的低温環境中で、流量約400〜600cc/minのモノシランガス、ジシランガス等を用いた減圧CVD(例えば、圧力約20〜40PaのCVD)によってアモルファスシリコン膜を形成する。次いで、窒素雰囲気中で、約600〜700℃にて約1〜10時間、好ましくは4〜6時間の熱処理を施すことにより、p−Si(ポリシリコン)膜を約50〜200nmの厚さ、好ましくは約100nmの厚さとなるまで固相成長させる。固相成長させる方法としては、RTAを使ったアニール処理でもよいし、エキシマレーザ等を用いたレーザアニールでもよい。次に、フォトリソグラフィ及びエッチングにより、所定パターンを有する半導体層41を形成する。
次に、ステップS2においては、半導体層41を約900〜1300℃の温度、好ましくは約1000℃の温度により熱酸化してゲート絶縁膜42を形成する。なお、ゲート絶縁膜42は例えば高温酸化シリコン膜(HTO膜)等を用いた多層膜としてもよい。図6(a)はゲート絶縁膜42が形成された状態を示している。
次に、ステップS3において、チャネルドープの領域を決めるためのマスク61を形成する(図6(b))。本来、チャネルドープは、ゲート電極43の下方のみに形成すればよい。しかしながら、チャネルドープマスクとゲート電極のパターニングのためのマスクとのアライメントずれにより、チャネルドープをゲート電極43と同一の平面領域に実施することは困難である。この理由から、本実施の形態においては、チャネルドープは、平面的には、ゲート電極43の形成領域よりも狭い領域に実施する。
即ち、本実施の形態においては、マスク61はゲート電極43の形成領域よりも狭い領域に開口部62を有する。次に、ステップS4において、TFT素子のスレッショールド電圧Vthを制御するために、逆導電型の不純物を用いてチャネルドープする(図6(c))。例えば、Nチャネルトランジスタを形成する場合には、逆導電型の不純物として例えばボロンを注入し、Pチャネルトランジスタを形成する場合には、逆導電型の不純物として例えばリンを注入する。
いま、Nチャネルトランジスタを形成するものとすると、例えば、ボロンイオンを2×1012個/cm2のドーズ量にてドープする。図6(c)の破線斜線に示すように、逆導電型の不純物は開口部62の領域のみにおいて半導体層41に注入される。
次に、ステップS5において、減圧CVD法等によりポリシリコン膜を堆積し、更にリン(P)を熱拡散して、このポリシリコン膜を導電化する。この熱拡散に代えて、Pイオンをポリシリコン膜の成膜と同時に導入したドープドシリコン膜を用いてもよい。このポリシリコン膜の膜厚は、約100〜500nmの厚さ、好ましくは約350nm程度である。
本実施の形態においては、次のステップS6において、アニール処理を行い、半導体層41に注入した不純物を熱拡散させる。なお、図6ではこの工程による不純物の拡散の様子については図示を省略している。次のステップS7において、フォトリソグラフィ及びエッチングにより、所定パターンのゲート電極43を形成する(図6(d))。
本実施の形態においては、次のステップS8において、アニール処理を行う。このアニール処理によって、半導体層41に注入した不純物を熱拡散させる。ゲート電極43の熱伝導度がゲート絶縁膜42の熱伝導度よりも高いことから、熱拡散の効果はゲート電極43の直下において高い。これにより、不純物の熱拡散をゲート電極43の直下のみに抑制しやすい。この熱拡散は、チャネルドープによって注入された不純物が、平面的にはゲート電極43の形成領域と同一領域に拡散するように、温度、時間を制御しながら行う。こうして、ゲート電極43の形成領域において、ゲート電極43の直下に逆導電型の不純物によるチャネル領域44が形成される(図6(e))。
なお、拡散制御を高精度に行うことができない場合でも、逆導電型の不純物が平面的には、ゲート電極43の形成領域内に収まるように、熱拡散を制御する。
なお、チャネルドープマスクとゲート電極のパターニングのためのマスクとのアライメントずれ及び不純物に対する熱拡散の制御によっては、ソース側とドレイン側との一方に対する不純物拡散が他方に対する不純物の拡散よりも大きくなることが考えられる。この場合でも、本実施の形態においては、少なくとも一方向の不純物拡散については、平面的にゲート電極43の形成領域を超えないように設計する。
次に、ステップS9において、半導体層41に、LDD領域45s,45dを形成するために、一方導電型の不純物を注入する。この場合には、ゲート電極43をマスクとして、例えば、リンイオンを3×1013個/cm2のドーズ量にて注入する。ゲート電極43をマスクとすることで、LDD領域45s,45dは自己整合的に形成されることになる。図6(f)では、破線で示す右下斜線によって、この不純物注入による領域を示している。
次に、ステップS10において、ソース領域46s及びドレイン領域46dを形成するために、ゲート電極43よりも幅の広い平面パターンを有するマスク63をゲート電極43上に形成する(図6(g))。次に、ステップS11において、高濃度の一方導電型の不純物、例えば、リンイオンを2×1015個/cm2のドーズ量にてドープする。このイオン注入によって、半導体層41の両端側の領域の不純物濃度が高くなり、ソース領域46s、ドレイン領域46dが形成される。また、ステップS9のイオン注入時に不純物が導入され、ステップS11のイオン注入によっては不純物が導入されない領域が、低濃度のLDD領域45s,45dとなる(図6(h))。最後に、マスク63を除去して、TFT素子が得られる(図6(i))。
このように本実施の形態においては、チャネルドープに用いるマスクとゲート電極のパターニングに用いるマスクとのアライメントずれを考慮して、チャネルドープを、平面的には、ゲート電極の形成領域よりも狭い領域に実施する。そして、ゲート電極材料形成後にアニール処理を実施することで、チャネルドープによる不純物を熱拡散させて、平面的にはゲート電極と同一領域となるチャネル領域を形成する。即ち、チャネル領域はゲート電極直下のみに形成され、LDD領域には延びていないので、LDD領域を一方導電型の不純物のみによって形成することができる。これにより、少ないドーズ量で、低濃度の不純物領域であるLDD領域を形成することができ、シート抵抗を低下させて、オン電流を増加させることができる。また、LDD領域において、不純物のドーズ量が少ないので、格子欠陥を減らしてオフリークを低減させることができる。
(第2の実施の形態)
図7は本発明の第2の実施の形態を示す説明図である。本実施の形態はPチャネルトランジスタに適用したものである。
本実施の形態におけるPチャネルトランジスタは、図4のNチャネルトランジスタに対して、導電型が異なる点と、LDD領域が存在しない点が異なるのみである。なお、同一基板上にNチャネルトランジスタ及びPチャネルトランジスタを形成する場合には、半導体層41’、ゲート絶縁膜42’及びゲート電極43’は、夫々図4の半導体層41、ゲート絶縁膜42及びゲート電極43と同一工程で形成される。
チャネル領域71は、一方導電型の不純物によって形成され、平面的には、ゲート電極43’の形成領域と同一領域、又はソース側及びドレイン側の少なくとも一方向には、ゲート電極43の形成領域をはみ出さないように形成される。半導体層71の両端側には、夫々逆導電型の高濃度不純物によってソース領域72s、ドレイン領域72dが形成される。
(製造プロセス)
次に、本実施の形態におけるTFT素子の製造方法を図8を参照して説明する。図8はTFT素子の製造方法を工程順に示す工程図である。Pチャネルトランジスタ製造方法では、不純物の導電型がNチャネルトランジスタと異なると共に、LDD領域を形成するための不純物導入工程が省略されている。
図8(a)に示す半導体層41’及びゲート絶縁膜42’の形成方法は、図6の半導体層41及びゲート絶縁膜42の形成方法と同様である。次に、チャネルドープの領域を決めるためのマスク65を形成する(図8(b))。本実施の形態においても、チャネルドープマスクとゲート電極のパターニングのためのマスクとのアライメントずれを考慮して、マスク65としては、ゲート電極43’の形成領域よりも狭い領域のみに開口部66を有するものを用いる。
次に、TFT素子のスレッショールド電圧Vthを制御するために、一方導電型の不純物を注入する(図8(c))。Pチャネルトランジスタを形成する場合には、一方導電型の不純物として例えばリンを注入する。この場合には、図8(c)の破線斜線に示すように、一方導電型の不純物は開口部66の領域のみにおいて半導体層41’に注入される。
次に、図6のゲート電極43と同様の手法によってゲート電極43’を形成する。このゲート電極43’の形成の過程及びゲート電極43’のパターニング後の少なくとも一方において、チャネルドープの不純物を熱拡散させるためのアニール処理を行う。
このアニール処理によって、半導体層41’に注入した不純物を熱拡散させ、平面的にはゲート電極43’の形成領域と同一領域に拡散させる。こうして、ゲート電極43’の形成領域において、ゲート電極43’の直下に一方導電型の不純物によるチャネル領域71が形成される(図8(e))。
次に、半導体層41’に、ソース領域72s、ドレイン領域72dを形成するために、他方導電型の不純物を注入する。この場合には、ゲート電極43’をマスクとして、例えば、ボロンイオンを注入する。ゲート電極43’をマスクとすることで、ソース領域72s及びドレイン領域72dは自己整合的に形成されることになる。
このように本実施の形態においても、チャネルドープに用いるマスクとゲート電極のパターニングに用いるマスクとのアライメントずれを考慮して、チャネルドープを、平面的には、ゲート電極の形成領域よりも狭い領域に実施し、熱拡散により、平面的には、ゲート電極と同一領域内に形成する。これにより、本実施の形態においても、第1の実施の形態と同様の効果を得ることができる。
(電子機器)
次に、以上詳細に説明した電気光学装置をライトバルブとして用いた電子機器の一例たる投射型カラー表示装置についてその全体構成を説明する。ここに、図9は投射型カラー表示装置の説明図である。
図9において、本実施の形態における投射型カラー表示装置の一例たる液晶プロジェクタ1100は、駆動回路がTFTアレイ基板上に搭載された液晶装置を含む液晶モジュールを3個用意し、それぞれRGB用のライトパルブ100R、100G及び100Bとして用いたプロジェクタとして構成されている。液晶プロジェクタ1100では、メタルハライドランプ等の白色光源のランプユニット1102から投射光が発せられると、3枚のミラー1106及び2枚のダイクロックミラー1108によって、RGBの三原色に対応する光成分R、G及びBに分けられ、各色に対応するライトバルブ100R、100G及び100Bにそれぞれ導かれる。この際特に、B光は、長い光路による光損失を防ぐために、入射レンズ1122、リレーレンズ1123及び出射レンズ1124からなるリレーレンズ系1121を介して導かれる。そして、ライトバルブ100R、100G及び100Bによりそれぞれ変調された三原色に対応する光成分は、ダイクロックプリズム1112により再度合成された後、投射レンズ1114を介してスクリーン1120にカラー画像として投射される。
なお、本発明は、アクティブマトリクス型の各種液晶パネル(例えば、TFT(薄膜トランジスタ)やTFD(薄膜ダイオード)をスイッチング素子として備えた液晶表示パネル)に同様に適用することが可能である。また、液晶表示パネルだけでなく、エレクトロルミネッセンス装置、有機エレクトロルミネッセンス装置、プラズマディスプレイ装置、電気泳動ディスプレイ装置、電子放出を用いた装置(Field Emission Display 及び Surface-Conduction Electron-Emitter Display 等)などの各種の電気光学装置においても本発明を同様に適用することが可能である。
本発明の第1の実施の形態に係る電気光学装置の製造方法により製造した電気光学装置を示す平面図である。 素子基板と対向基板とを貼り合わせて液晶を封入する組立工程終了後の液晶装置を、図1のH−H'線の位置で切断して示す断面図である。 図1及び図2の液晶装置の画素領域を構成する複数の画素における各種素子、配線等の等価回路図である。 電気光学装置において採用されるTFT素子の構造を示す説明図である。 TFT素子の製造方法を示すフローチャートである。 TFT素子の製造工程を工程順に示す工程図である。 本発明の第2の実施の形態を示す説明図である。 本実施の形態におけるTFT素子の製造方法を示す説明図である。 投射型カラー表示装置の説明図である。
符号の説明
41…半導体層、42…ゲート絶縁膜、43…ゲート電極、44…チャネル領域、45s,45d…LDD領域、46s…ソース領域、46d…ドレイン領域。

Claims (3)

  1. 基板上に、半導体層を形成する工程と、
    前記半導体層上にゲート絶縁膜を形成する工程と、
    平面的にゲート電極を形成する領域よりも狭い領域の前記半導体層に、ソース領域又はドレイン領域とは逆導電型の不純物を導入してチャネル領域を形成する工程と、
    前記ゲート電極を形成する工程と、
    前記ゲート電極の形成後に、前記逆導電型の不純物を前記ゲート電極と重なる領域で熱拡散させる工程と、
    前記チャネル領域に隣接する前記半導体層に、不純物を導入してソース領域及びドレイン領域を形成する工程と
    を具備したことを特徴とする電気光学装置の製造方法。
  2. 前記熱拡散させる工程において、前記逆導電型の不純物が、前記ゲート電極の形成領域と平面的に重なる領域にのみ拡散されることを特徴とする請求項1に記載の電気光学装置の製造方法。
  3. 前記ソース領域及びドレイン領域を形成する工程は、
    前記ゲート電極の形成後に、前記ゲート電極をマスクとして、前記ソース領域及びドレイン領域の不純物濃度よりも低濃度の不純物濃度を有する一方導電型の不純物を前記半導体層に導入して低濃度不純物領域を形成する工程と、
    前記ゲート電極の形成領域よりも広い領域を覆うマスクを用いて、一方導電型の不純物を前記半導体層に導入して前記ソース領域及びドレイン領域を形成する工程と、
    を具備したことを特徴とする請求項1又は2に記載の電気光学装置の製造方法。
JP2007080870A 2007-03-27 2007-03-27 電気光学装置の製造方法 Expired - Fee Related JP4725544B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007080870A JP4725544B2 (ja) 2007-03-27 2007-03-27 電気光学装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007080870A JP4725544B2 (ja) 2007-03-27 2007-03-27 電気光学装置の製造方法

Publications (2)

Publication Number Publication Date
JP2008244050A true JP2008244050A (ja) 2008-10-09
JP4725544B2 JP4725544B2 (ja) 2011-07-13

Family

ID=39915050

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007080870A Expired - Fee Related JP4725544B2 (ja) 2007-03-27 2007-03-27 電気光学装置の製造方法

Country Status (1)

Country Link
JP (1) JP4725544B2 (ja)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01158775A (ja) * 1987-12-16 1989-06-21 Seiko Epson Corp 薄膜トランジスタの製造方法
JPH04299867A (ja) * 1991-03-28 1992-10-23 Seiko Epson Corp 薄膜トランジスタおよびアクティブマトリクス型液晶ディスプレイ

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01158775A (ja) * 1987-12-16 1989-06-21 Seiko Epson Corp 薄膜トランジスタの製造方法
JPH04299867A (ja) * 1991-03-28 1992-10-23 Seiko Epson Corp 薄膜トランジスタおよびアクティブマトリクス型液晶ディスプレイ

Also Published As

Publication number Publication date
JP4725544B2 (ja) 2011-07-13

Similar Documents

Publication Publication Date Title
JP5663904B2 (ja) 電気光学装置及びその製造方法、並びに電子機器
US20170162709A1 (en) Method for Manufacturing Thin Film Transistor, Thin Film Transistor and Display Panel
KR101059024B1 (ko) 표시 장치
JP2005260145A (ja) 電気光学装置及びその製造方法、並びに電子機器
KR100626134B1 (ko) 박막 트랜지스터, 액티브 매트릭스 기판, 표시 장치 및전자 기기
US8263982B2 (en) Thin film transistor with a high impurity region overlapping the gate electrode
US7764325B2 (en) Electro-optical device, method of producing the same, and electronic apparatus
KR200334631Y1 (ko) 기판 장치, 전기 광학 장치 및 전자 기기
WO2020021939A1 (ja) 半導体装置および半導体装置の製造方法
JP2003338628A (ja) 薄膜半導体装置、電気光学装置、電子機器、薄膜半導体装置の製造方法、電気光学装置の製造方法
JP2006253173A (ja) 電気光学装置、その製造方法、及び電子機器
JP2020129635A (ja) 半導体装置および半導体装置の製造方法
JP5405770B2 (ja) 表示装置およびその製造方法
JP4725544B2 (ja) 電気光学装置の製造方法
JP5386788B2 (ja) 電気光学装置の製造方法
JP2003140127A (ja) 電気光学装置及びその製造方法並びに電子機器
JP4251045B2 (ja) 薄膜トランジスタの製造方法及び電気光学装置の製造方法
JP2000332253A (ja) 薄膜トランジスタ、アクティブマトリクス基板、電気光学装置及び電子機器
JP4218494B2 (ja) 半導体装置用基板の製造方法
JP3794172B2 (ja) アクティブマトリクス基板およびその製造方法
JP2009223218A (ja) 電気光学装置及びその製造方法、並びに電子機器
JP2000196094A (ja) 薄膜トランジスタ基板および液晶表示装置
JP2002076345A (ja) 半導体装置、電気光学装置、およびそれらの製造方法
JP2001127297A (ja) 半導体装置、電気光学装置、およびそれらの製造方法
JP4702335B2 (ja) カラー液晶表示装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100109

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110310

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110315

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110328

R150 Certificate of patent (=grant) or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140422

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees