KR100332565B1 - 액정표시장치제조방법 - Google Patents
액정표시장치제조방법 Download PDFInfo
- Publication number
- KR100332565B1 KR100332565B1 KR1019980000647A KR19980000647A KR100332565B1 KR 100332565 B1 KR100332565 B1 KR 100332565B1 KR 1019980000647 A KR1019980000647 A KR 1019980000647A KR 19980000647 A KR19980000647 A KR 19980000647A KR 100332565 B1 KR100332565 B1 KR 100332565B1
- Authority
- KR
- South Korea
- Prior art keywords
- region
- tft
- active layer
- type
- doping
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 54
- 239000004973 liquid crystal related substance Substances 0.000 title claims abstract description 21
- 239000012535 impurity Substances 0.000 claims abstract description 145
- 239000000758 substrate Substances 0.000 claims abstract description 31
- 238000000137 annealing Methods 0.000 claims abstract description 7
- 230000000903 blocking effect Effects 0.000 claims description 25
- 238000004519 manufacturing process Methods 0.000 claims description 21
- 229920002120 photoresistant polymer Polymers 0.000 claims description 13
- 239000002184 metal Substances 0.000 claims description 5
- 238000005530 etching Methods 0.000 claims description 3
- 239000010408 film Substances 0.000 description 57
- 238000005224 laser annealing Methods 0.000 description 20
- 238000009792 diffusion process Methods 0.000 description 11
- 229910021417 amorphous silicon Inorganic materials 0.000 description 9
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 8
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 6
- 238000010586 diagram Methods 0.000 description 6
- 229910052710 silicon Inorganic materials 0.000 description 6
- 239000010703 silicon Substances 0.000 description 6
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 4
- 229910052796 boron Inorganic materials 0.000 description 4
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 3
- 239000002019 doping agent Substances 0.000 description 2
- 230000002159 abnormal effect Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000003892 spreading Methods 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1345—Conductors connecting electrodes to cell terminals
- G02F1/13454—Drivers integrated on the active matrix substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/6675—Amorphous silicon or polysilicon transistors
- H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
- H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
- H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Ceramic Engineering (AREA)
- Nonlinear Science (AREA)
- Manufacturing & Machinery (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Optics & Photonics (AREA)
- Thin Film Transistor (AREA)
Abstract
본 발명은 액정표시장치 제조방법에 관한 것으로, 불순물의 온도에 따른 확산계수의 차이를 이용하여 한 번의 고농도 불순물 도핑작업으로 고농도 불순물 영역과 저농도 불순물 영역을 동시에 형성하기 위하여, 고농도 불순물 도핑 작업을 한번 실시한 후, 적절한 에너지 크기를 가지는 레이저 에너지를 이용하여 어닐링 작업을 진행함으로써, 고농도 불순물 영역과 저농도 불순물 혹은 도핑 오프셋 영역을 동시에 영역을 형성하며, 고농도 불순물 영역과 저농도 불순물 영역을 각각 형성하기 위한 일련의 작업을 모두 실시하지 않아도 되기 때문에 공정을 단순화할 수 있다.
Description
본 발명은 액정표시장치 제조방법에 관한 것으로 특히, 불순물의 온도에 따른 확산계수의 차이를 이용하여 한 번의 고농도 불순물 도핑작업으로 고농도 불순물 영역과 저농도 불순물 영역을 동시에 형성하는 액정표시장치 제조방법에 관한 것이다.
도 1a부터 도 1e는 종래의 기술에 따른 액정표시장치의 제조공정도로, 좌측은 n형 LDD TFT와 화소전극을 구비하는 화소부를, 우측은 n형 TFT와 p형 TFT가 CMOS를 이루는 회로부를 나타낸 것이다.
도 1a를 참조하면, 절연기판(100) 상의 다결정 실리콘층을 형성한 후, 사진식각하여 화소부와 회로부 각각에 위치하는 활성층(11)(11')(11")을 형성한다. 이어서, 전면에 제 1 절연막과 제 1 도전층을 순차적으로 형성한 후, 제 1 도전층을 사진식각하여 게이트전극(13)(13')(13")을 각각 형성한 다음, 각 게이트전극(13)(13')(13")을 마스크로하여 그 하단에 있는 제 1 절연막을 식각하여 게이트절연막(12)(12')(12")을 각각 형성한다.
도 1b를 참조하면, 화소부 n형 LDD TFT의 활성층의 외측 부분과 회로부 n형 TFT 영역을 노출시키는 제 1 도핑블로킹막(B1)을 형성한다. 이어서, 전면에 n형의 고농도 불순물을 사용하는 불순물 도핑 공정을 진행하여 화소부 n형 LDD TFT의 활성층(11)과 회로부 n형 TFT의 활성층(11')에 n형의 고농도 불순물 영역인 소오스/드레인 영역(11S)(11D),(11'S)(11'D)을 각각 형성한다.
도 1c를 참조하면, 제 1 도핑블로킹막(B1)을 제거하고, 노출된 기판 전면에 n형의 저농도 불순물을 사용하는 불순물 도핑 공정을 진행하여 화소부 n형 LDD TFT의 활성층에 저농도 불순물 영역인 엘디디 영역(11L)을 형성한다. 회로부 n형 TFT의 활성층의 노출된 부분은 고농도 불순물 영역이기 때문에 저농도 불순물의 도핑에 영향을 받지 않는다. 회로부 p형 TFT의 활성층의 노출된 부분은 이 공정에서 n형의 저농도 불순물로 도핑된다.
도 1d를 참조하면, 회로부 p형 TFT를 노출시키는 제 2 도핑블로킹막(B2)을 형성한다. 이어서, 전면에 p형의 고농도 불순물을 사용하는 불순물 도핑 공정을 진행하여 회로부 p형 TFT의 활성층(11")에 p형의 고농도 불순물 영역인 소오스/드레인 영역(11"D)(11"S)을 형성한다. p형 TFT의 활성층(11")의 노출된 부분은 n형의 불순물이 저농도로 도핑되어 있기 때문에 이 공정에서 p형의 고농도 불순물로 카운터 도핑되어 p형의 고농도 불순물 영역으로 전환된다.
도 1e를 참조하면, 전면을 덮는 제 2 절연막(14)을 형성한 후, 제 2 절연막(14)을 사진식각하여 화소부와 회로부의 각 소오스/드레인 영역(11S)(11D),(11'S)(11'D),(11"S)(11"D)을 노출시키는 콘택홀을 형성한다. 이어서, 전면에 제 2 도전층을 형성한 후, 제 2 도전층을 사진식각하여 화소부 TFT에는 소오스/드레인 영역(11S)(11D) 각각에 연결되는 소오스/드레인 전극(15S)(15D)을 형성하고, 회로부에는 n형 TFT와 p형 TFT가 CMOS 구조로 연결되게 하는 금속배선(15-1)(15-2)(15-3)을 형성한다.
그 다음, 전면에 제 3 절연막(16)을 형성한 후, 제 3 절연막(16)을 사진식각하여 화소부 TFT의 드레인전극(15D)을 노출시키는 콘택홀을 형성한다. 이어서, 노출된 전면을 덮는 투명도전층을 형성한 후, 투명도전층을 사진식각하여 드레인전극(15D)에 연결되는 화소전극(17)을 형성한다.
상술한 종래의 기술에서는 동일 기판에 n형 LDD TFT, p형 TFT와 n형 TFT를 형성하기 위하여 n형 저농도 불순물, n형 고농도 불순물, p형 고농도 불순물을 각각 사용하는 불순물 도핑공정을 실시한다. 그런데, 이들 불순물 도핑 공정은 도핑 블로킹 마스크로 사용되는 도핑블로킹막을 형성하기 위하여 감광막을 형성하고, 선택적으로 노광하고 현상하는 등의 일련의 공정을 실시해야 하고, 각 불순물 영역을 형성하기 위하여 n형 저농도 불순물, n형 고농도 불순물, p형 고농도 불순물을 도핑하는 각각의 불순물 도핑 공정을 모두 실시해야 한다. 따라서, 공정이 길어지고, 그에 따라 생산성과 신뢰성이 떨어진다. 특히, 저농도 불순물 도핑을위한 추가 장비 혹은, 추가 공정이 필요하게 되어 그에 따른 제조비용 상승이 야기되는 문제점이 있다.
본 발명은 실리콘층에 도핑된 불순물이 레이저 어닐링의 온도에 따라 확산되는 정도가 달라지는 것을 이용하여, 고농도 불순물 도핑 작업을 한번 실시하고도 어닐링에 사용하는 레이저의 에너지를 적절하게 조절함으로써, 소정의 농도를 가지는 불순물 영역, 즉, 고농도 불순물 영역과 저농도 불순물 영역을 형성할 수 있는 액정표시장치의 제조방법을 제공하려 한다.
본 발명은 제 1 형 LDD TFT와 CMOS로 연결되는 제 1 형 TFT와 제 2 형 TFT를 동일기판에 형성하는 액정표시장치의 제조방법에 있어서, 절연기판 상에 채널영역, 상기 채널영역에 접하는 제 1 영역 및 상기 제 1 영역에 접하는 제 2 영역이 정의되는 활성층을 상기 TFT들의 영역에 각각 형성하는 제 1 공정과, 상기 각각의 활성층 상에 위치하되, 상기 채널영역 및 제 1 영역에 중첩되는 게이트절연막과 상기 게이트절연막 상에 위치하되, 상기 채널영역에 중첩되는 게이트전극을 형성하는 제 2 공정과, 상기 제 1 형 LDD TFT의 활성층의 제 2 영역과 상기 제 1 형 TFT의 활성층의 제 2 영역에 제 1 도전형 고농도 불순물을 도핑하는 제 3 공정과, 상기 제 2 형 TFT의 활성층의 제 2 영역에 제 2 도전형 고농도 불순물을 도핑하는 제 4 공정과, 상기 제 1 형 LDD TFT의 활성층을 제 1 에너지 크기를 가지는 레이저로 처리하여 상기 제 1 형 LDD TFT의 활성층의 제 2 영역의 불순물을 제 1 영역으로 확산시키는제 5 공정과, 상기 제 1 형 및 제 2 형 TFT의 활성층을 제 2 에너지 크기를 가지는 레이저로 처리하여 상기 제 1 형 및 제 2 형 TFT의 활성층의 제 2 영역의 불순물을 제 1 영역으로 확산시키는 제 6 공정을 포함한다. 이 때, 상기 불순물의 확산시키는 레이저의 상기 제 1 에너지 크기는 상기 제 1 형 LDD TFT의 활성층의 제 1 영역을 제 1 도전형 저농도 불순물 영역 혹은 도핑오프셋 영역으로 전환시킬 수 있을 정도의 크기로 하고, 상기 불순물의 확산시키는 레이저의 상기 제 2 에너지 크기는 상기 제 1 형 TFT의 활성층의 제 1 영역 및 상기 제 2 형 TFT의 활성층의 제 1 영역을 각각 제 1 도전형 고농도 불순물 영역 및 제 2 도전형 고농도 불순물 영역으로 형성할 수 있을 정도의 크기로 한다.
또한, 본 발명은 제 1 형 LDD TFT와 CMOS로 연결되는 제 1 형 TFT와 제 2 형 TFT를 동일기판에 형성하는 액정표시장치의 제조방법에 있어서, 절연기판 상에 채널영역, 상기 채널영역에 접하는 제 1 영역 및 상기 제 1 영역에 접하는 제 2 영역이 정의되는 활성층을 상기 TFT들의 영역에 각각 형성하는 제 1 공정과, 상기 각각의 활성층 상에 위치하되, 상기 채널영역에 중첩되는 게이트절연막 및 게이트전극을 형성하는 제 2 공정과, 상기 제 1 형 LDD TFT의 활성층의 제 2 영역과 상기 제 1 형 TFT의 활성층의 제 2 영역에 제 1 도전형 고농도 불순물을 도핑하는 제 3 공정과, 상기 제 2 형 TFT의 활성층의 제 1 영역 및 제 2 영역에 제 2 도전형 고농도 불순물을 도핑하는 제 4 공정과, 상기 제 1 형 LDD TFT의 활성층을 제 1 에너지 크기를 가지는 레이저로 처리하여 상기 제 1 형 LDD TFT의 활성층의 제 1 영역의 불순물을 제 1 영역으로 확산시키는 제 5 공정과, 상기 제 1 형 TFT의 활성층을 제 2 에너지크기를 가지는 레이저로 처리하여 상기 제 1 형 TFT의 활성층의 제 2 영역의 불순물을 제 1 영역으로 확산시키는 제 6 공정을 포함한다. 이 때, 상기 불순물의 확산시키는 레이저의 상기 제 1 에너지 크기는 상기 제 1 형 LDD TFT의 활성층의 제 1 영역을 제 1 도전형 저농도 불순물 영역 혹은, 도핑오프셋 영역으로 전환시킬 수 있을 정도의 크기로 하고, 상기 불순물의 확산시키는 레이저의 상기 제 2 에너지 크기는 상기 제 1 형 TFT의 활성층의 제 1 영역 및 상기 제 2 형 TFT의 활성층의 제 1 영역을 각각 제 1 도전형 고농도 불순물 영역 및 제 2 도전형 고농도 불순물 영역으로 형성할 수 있을 정도의 크기로 한다.
또한, 본 발명은 제 1 형 LDD TFT와 CMOS로 연결되는 제 1 형 TFT와 제 2 형 TFT를 동일기판에 형성하는 액정표시장치의 제조방법에 있어서, 절연기판 상에 채널영역, 상기 채널영역에 접하는 제 1 영역 및 상기 제 1 영역에 접하는 제 2 영역이 정의되는 활성층을 상기 TFT들의 영역에 각각 형성하는 제 1 공정과, 상기 각각의 활성층 상에 위치하되, 상기 채널영역에 중첩되는 게이트절연막및 게이트전극을 형성하는 제 2 공정과, 상기 각 TFT의 제 1 영역 및 제 2 영역에 제 1 농도크기를 가지는 제 2 도전형 고농도 불순물을 도핑하는 제 3 공정과, 상기 제 1 형 LDD TFT의 활성층의 제 2 영역과 상기 제 1 형 TFT의 활성층의 제 2 영역에 제 1 농도크기보다 큰 농도로 제 1 도전형의 고농도 불순물을 도핑하는 제 4 공정과, 상기 제 1 형 LDD TFT의 활성층을 제 1 에너지 크기를 가지는 레이저로 처리하여 상기 제 1 형 LDD TFT의 활성층의 제 1 영역의 불순물을 제 1 영역으로 확산시키는 제 5 공정과, 상기 제 1 형 TFT의 활성층을 제 2 에너지 크기를 가지는 레이저로 처리하여 상기 제1 형 TFT의 활성층의 제 1 영역의 불순물을 제 1 영역으로 확산시키는 제 6 공정을 포함한다. 이 때, 상기 불순물의 확산시키는 레이저의 상기 제 1 에너지 크기는 상기 제 1 형 LDD TFT의 활성층의 제 1 영역을 제 1 도전형 저농도 불순물 영역 혹은, 도핑오프셋 영역으로 전환시킬 수 있을 정도의 크기로 하고, 상기 불순물의 확산시키는 레이저의 상기 제 2 에너지 크기는 상기 제 1 형 TFT의 활성층의 제 1 영역 및 상기 제 2 형 TFT의 활성층의 제 1 영역을 각각 제 1 도전형 고농도 불순물 영역 및 제 2 도전형 고농도 불순물 영역으로 형성할 수 있을 정도의 크기로 한다.
도 1a부터 도 1e는 종래의 기술에 의한 액정표시장치의 제조공정도
도 2는 온도에 따른 보론의 확산정도를 설명하기 위한 도면
도 3a부터 도 3e는 본 발명의 제 1 실시예에 따른 액정표시장치의 제조공정도
도 4는 레이저 어닐링 진행 I,II를 설명하기 위한 도면
도 5a부터 도 5e는 본 발명의 제 2 실시예에 따른 액정표시장치의 제조공정도 도 6a부터 도 6e는 본 발명의 제 3 실시예에 따른 액정표시장치의 제조공정도
도 2는 온도에 따른 불순물의 확산 정도를 설명하기 위하여, 어닐링 온도(900℃, 1000℃, 1100℃)에 따른 보론(B)의 농도를 실리콘 기판의 깊이에 따라 나타낸 것이다.
어닐링 온도가 크지 않을 경우(900℃)에는 보론 불순물이 실리콘 기판의 얕은 곳에서 피크(peak)를 이루면서 가우스적으로 분포한다. 그러나, 어닐링 온도가 높을 경우(1000℃)에는 보론 불순물이 실리콘 기판의 깊은 곳까지 다량 확산되어가는 현상을 보여준다. 따라서, 어닐링 온도를 적절하게 해준다면, 한 번의 불순물 도핑으로도 실리콘의 위치에 따라 소정의 농도를 가지는 불순물 영역을 형성할 수 있다.
도 3a부터 도 3e는 본 발명의 제 1 실시예에 따른 액정표시장치의 제조공정도로, 좌측은 n형 LDD TFT와 화소전극을 구비하는 화소부를, 우측은 n형 TFT와 p형 TFT가 CMOS를 이루는 회로부를 나타낸 것이다.
도 3a를 참조하면, 절연기판(300) 상의 전면에 다결정 실리콘층을 형성한 후, 다결정 실리콘층을 사진식각하여 화소부와 회로부에 활성층(31)(31')(31")을 각각 형성한다. 다결정 실리콘층은 기판 전면에 PECVD에 의하여 비정질 실리콘을 증착하여 비정질 실리콘층을 형성한 후, 비정질 실리콘층을 결정화하여 형성할 수 있다.
이어서, 활성층(31)(31')(31")과 기판의 노출된 부분에 제 1 절연막과 제 1 도전층을 순차적으로 형성하고, 제 1 도전층 상에 게이트형성용 감광막패턴(PR)을 형성한다. 이후, 게이트형성용 감광막패턴(PR)을 마스크로하여 그 하단에 있는 제 1 도전층을 과도식각하여 게이트형성용 감광막패턴(PR)의 안쪽에 위치하는 게이트전극(33)(33')(33")을 각각 형성한다. 이 때, 제 1 도전층의 식각을 등방성으로 진행함으로써, 게이트형성용 감광막패턴(PR)으로부터 안쪽에 형성되는 게이트전극(33)(33')(33")이 게이트형성용 감광막패턴(PR)의 양측을 기준으로, 좌측과 우측으로부터 t만큼 들어가는 부분에 위치하게 한다.
이어서, 상기 게이트형성용 감광막패턴(PR)을 마스크로하여 제 1 절연막을 식각하여 게이트절연막(32)(32')(32")을 형성한다. 이 때, 제 1 절연막의 식각을 이방성으로 진행함으로써, 게이트전극(33)(33')(33")의 외부로 게이트절연막(32)(32')(32")이 t만큼 노출되도록 한다. 따라서 활성층에는 게이트절연막에는 중첩되되, 게이트전극에는 중첩되지 않는 부분(이하, "A" 영역이라 함)이 존재하게 된다.
도 3b를 참조하면, 게이트형성용 감광막패턴(PR)을 제거한 후, 다시 전면에 감광막을 형성한 후, 선택 노광 및 현상작업을 실시하여 화소부 LDD TFT와 회로부 n형 TFT를 노출시키는 제 1 도핑블로킹막(B1)을 형성한다. 이어서, 노출된 기판 전면에n형의 고농도 불순물을 사용하는 불순물 도핑 공정을 실시하여 화소부 TFT와 회로부 n형 TFT의 활성층에 n형의 고농도 불순물 영역인 소오스/드레인 영역(31S)(31D),(31'S)(31'D)을 각각 형성한다. 이 때, 제 1 도핑블로킹막(B1)과 노출된 게이트절연막(32)(32')이 불순물 도핑에 대하여 블로킹 마스크로 작용한다.
도 3c를 참조하면, 제 1 도핑블로킹막(B1)을 제거하고, 다시 전면에 감광막을 형성한 후, 선택 노광 및 현상작업을 실시하여 회로부 p형 TFT를 노출시키는 제 2 도핑블로킹막(B2)을 형성한다. 이어서, 노출된 기판 전면에 p형의 고농도 불순물을 사용하는 불순물 도핑 공정을 실시하여 회로부 p형 TFT의 활성층(32")에 p형의 고농도 불순물 영역인 소오스/드레인 영역(31"S)(31"D)을 형성한다. 이 때, 제 2 도핑블로킹막(B2)과 노출된 게이트절연막(32")이 불순물 도핑에 대하여 블로킹 마스크로 작용한다.
도 3d를 참조하면, 불순물의 활성화를 위하여 레이저 어닐링 공정을 실시한다. 레이저 어닐링 공정에 의하여 소정의 영역에 위치하는 불순물은 도 2를 참조하여 설명한 바와 같이 확산되어 간다. 이 때, 화소부와 회로부에 실시되는 레이저 어닐링 공정은 각기 다른 크기의 에너지 밀도를 가지고 진행함으로써, 화소부와 회로부의 불순물이 다른 속도와 농도로 확산되도록 한다. 즉, 화소부에는 소오스/드레인 영역(31S)(31D)에 있는 불순물의 측면확산이 거의 이루어지지 않거나, 적게 이루어지도록 하는 크기의 에너지 밀도로 레이저 어닐링을 진행(I)하여 언급한 "A"영역에 오프셋 혹은 엘디디 영역(31L)을 형성한다. 그 후, 회로부에는 각 소오스/드레인 영역(31'S)(31'D),(31"S)(31"D)에 있는 불순물의 측면확산이 크게 일어나도록 하는크기의 에너지 밀도로 레이저 어닐링을 진행(II)하여 소오스/드레인 영역(31'S)(31'D),(31"S)(31"D)의 불순물이 "A" 영역에까지 확산되도록함으로써, 게이트전극에 중첩되는 부분에 이르는 소오스/드레인 영역(31'S)(31'D),(31"S)(31"D)을 형성한다. 이 때, 상기 레이저 어닐링은 순서를 바꾸어 진행할 수 있다. 도 4에 보인 바와 같이, 화소부와 회로부 각각에 진행되는 레이저 어닐링에 사용되는 레이저 에너지 밀도의 크기를 적절하게 해줌으로써, 원하는 농도로 불순물이 확산될 수 있도록 하는 것이 중요하다.
도 3e를 참조하면, 전면을 덮는 제 2 절연막(34)을 형성한 후, 제 2 절연막(34)을 사진식각하여 화소부와 회로부의 각 소오스/드레인 영역(31S)(31D), (31'S)(31'D),(31"S)(31"D)을 노출시키는 콘택홀을 형성한다. 이어서, 전면에 제 2 도전층을 형성한 후, 제 2 도전층을 사진식각하여 화소부 TFT에는 소오스/드레인 영역(31S)(31D) 각각에 연결되는 소오스/드레인 전극(35S)(35D)을 형성하고, 회로부에는 n형 TFT와 p형 TFT가 CMOS 구조로 연결되게 하는 금속배선(35-1)(35-2)(35-3)을 형성한다. 그 다음, 전면에 제 3 절연막(36)을 형성한 후, 제 3 절연막(36)을 사진식각하여 화소부 TFT의 드레인전극(31D)을 노출시키는 콘택홀을 형성한다. 이어서, 노출된 전면을 덮는 투명도전층을 형성한 후, 투명도전층을 사진식각하여 드레인전극에 연결되는 화소전극(37)을 형성한다.
도 5a부터 도 5e는 본 발명의 제 2 실시예에 따른 액정표시장치의 제조공정도로, 좌측은 n형 LDD TFT와 화소전극을 구비하는 화소부를, 우측은 n형 TFT와 p형 TFT가 CMOS를 이루는 회로부를 나타낸 것이다.
도 5a를 참조하면, 절연기판(500) 상의 전면에 다결정 실리콘층을 형성한 후, 다결정 실리콘층을 사진식각하여 활성층(51)(51')(51")을 형성한다. 다결정 실리콘층은 기판 전면에 PECVD에 의하여 비정질 실리콘을 증착하여 비정질 실리콘층을 형성한 후, 비정질 실리콘층을 결정화하여 형성할 수 있다.
이어서, 활성층(51)(51')(51")과 기판의 노출된 부분에 제 1 절연막과 제 1 도전층을 순차적으로 형성한 후, 제 1 도전층을 사진식각하여 게이트전극(53)(53')(53")을 각각 형성하고, 게이트전극을 마스크로하여 그 하단에 있는 제 1 절연막을 식각하여 게이트절연막(52)(52')(52")을 각각 형성한다.
도 5b를 참조하면, 기판 전면에 감광막을 형성한 후, 선택 노광 및 현상작업을 실시하여 화소부 LDD TFT의 활성층(51)의 외측 일부와 회로부 n형 TFT의 활성층(51')의 외측 일부를 노출시키는 제 1 도핑블로킹막(B1)을 형성한다. 이어서, 노출된 기판 전면에 n형의 고농도 불순물을 사용하는 불순물 도핑 공정을 실시하여 화소부 LDD TFT와 회로부 n형 TFT의 활성층에 n형의 고농도 불순물 영역인 소오스/드레인 영역(51S)(51D),(51'S)(51'D)을 각각 형성한다. 이 때, 제 1 도핑블로킹막(B1)과 노출된 게이트절연막(52)(52')이 불순물 도핑에 대하여 블로킹 마스크로 작용하게 되는데, 화소부 TFT의 활성층과 회로부 n형 TFT의 활성층에는 게이트전극에 중첩되지 않고 불순물로도 도핑되지 않은 부분(이하 "B" 영역이라 함)이 존재하게 된다.
도 5c를 참조하면, 제 1 도핑블로킹막(B1)을 제거한 후, 다시 전면에 감광막을 형성한 후, 선택 노광 및 현상 작업을 실시하여 회로부 p형 TFT를 노출시키는 제 2 블로킹막(B2)을 형성한다. 이어서, 노출된 기판 전면에 p형의 고농도 불순물을 사용하는 불순물 도핑 공정을 실시하여 회로부 p형 TFT의 활성층에 p형의 고농도 불순물 영역인 소오스/드레인 영역(51"S)(51"D)을 형성한다.
도 5d를 참조하면, 불순물의 활성화를 위하여 레이저 어닐링 공정을 실시한다. 레이저 어닐링 공정에 의하여 소정의 영역에 위치하는 불순물은 도 2를 참조하여 설명한 바와 같이, 소정의 거리를 이동하여 확산된다. 이 때, 화소부와 회로부에 실시되는 레이저 어닐링공정은 각기 다른 크기의 에너지 밀도를 가지고 진행함으로써, 화소부와 회로부의 불순물이 다른 속도와 농도로 확산되도록 한다. 즉, 화소부에는 소오스/드레인 영역(51S)(51D)에 있는 불순물의 측면확산이 거의 이루어지지 않거나, 적게 이루어지도록 하는 크기의 에너지 밀도로 레이저 어닐링을 진행(I)하여 언급한 "B"영역에 오프셋 혹은 엘디디 영역(51L)을 형성한다. 그리고, 회로부의 n형 TFT에는 소오스/드레인 영역(51'S)(51'D)에 있는 불순물의 측면확산이 크게 일어나도록 하는 크기의 에너지 밀도로 레이저 어닐링을 진행(II)하여 소오스/드레인 영역의 불순물이 "B" 영역에까지 확산되도록함으로써, 게이트전극에 이르는 소오스/드레인 영역(51'S)(51'D)을 형성한다. 이 때, 회로부 p형 TFT의 소오스/드레인 영역(51"S)(51"D)의 불순물도 측면확산이 크게 일어난다.
도 5e를 참조하면, 전면을 덮는 제 2 절연막(54)을 형성한 후, 제 2 절연막(54)을 사진식각하여 화소부와 회로부의 각 소오스/드레인 영역(51S)(51D), (51'S)(51'D),(51"S)(51"D)을 노출시키는 콘택홀을 형성한다. 이어서, 전면에 제 2 도전층을 형성한 후, 제 2 도전층을 사진식각하여 화소부 TFT에는 소오스/드레인 영역(51S)(51D) 각각에 연결되는 소오스/드레인 전극(55S)(55D)을 형성하고, 회로부에는 n형 TFT와 p형 TFT가 CMOS 구조로 연결되게 하는 금속배선(55-1)(55-2)(55-3)을 형성한다. 그 다음, 전면에 제 3 절연막(56)을 형성한 후, 제 3 절연막(56)을 사진식각하여 화소부 TFT의 드레인전극(51D)을 노출시키는 콘택홀을 형성한다. 이어서, 노출된 전면을 덮는 투명도전층을 형성한 후, 투명도전층을 사진식각하여 드레인전극에 연결되는 화소전극(57)을 형성한다.
도 6a부터 도 6e는 본 발명의 제 3 실시예에 따른 액정표시장치의 제조공정도로, 좌측은 n형 LDD TFT와 화소전극을 구비하는 화소부를, 우측은 n형 TFT와 p형 TFT가 CMOS를 이루는 회로부를 나타낸 것이다.
도 6a를 참조하면, 절연기판(600) 상의 전면에 다결정 실리콘층을 형성한 후, 다결정 실리콘층을 사진식각하여 활성층(61)(61')(61")을 형성한다. 다결정 실리콘층은 기판 전면에 PECVD에 의하여 비정질 실리콘을 증착하여 비정질 실리콘층을 형성한 후, 비정질 실리콘층을 결정화하여 형성할 수 있다.
이어서, 활성층(61)(61')(61")과 기판의 노출된 부분에 제 1 절연막과 제 1 도전층을 순차적으로 형성한 후, 제 1 도전층을 사진식각하여 게이트전극(63)(63')(63")을 각각 형성하고, 게이트전극을 마스크로하여 그 하단에 있는 제 1 절연막을 식각하여 게이트절연막(62)(62')(62")을 각각 형성한다.
도 6b를 참조하면, 기판 전면에 p형의 고농도 불순물을 사용하는 불순물 도핑 공정을 진행하여 각 활성층의 노출된 부분에 p형의 고농도 불순물을 도핑한다. 이 때, 회로부 p형 TFT의 활성층(61")에 도핑된 부분은 소오스/드레인 영역(61"S)(61"D)으로 사용된다.
도 6c를 참조하면, 전면에 감광막을 형성한 후, 감광막을 사진식각하여 화소부 TFT의 활성층(61)의 외측 부분과 회로부 n형 TFT의 활성층(61')의 외측부분을 노출시키는 도핑블로킹막(B1)을 형성한다. 이어서, 기판 전면에 n형의 고농도 불순물을 사용하는 불순물 도핑 공정을 진행하여 화소부 TFT의 활성층(61)과 회로부 n형 TFT의 활성층(61')에 n형의 고농도 불순물 영역인 소오스/드레인 영역(61S)(61D),(61'S)(61'D)을 형성한다. 이 때, 도핑되는 활성층 부분은 이미 고농도의 p형의 불순물로 도핑된 상태이기 때문에 이러한 도핑농도를 보상하고도 남을 충분한 양의 n형 불순물의 농도로 카운터 도핑하는 것이 필요하다. 도핑 블로킹막으로 블로킹되어 도핑되지 않고 남은 영역은 p형의 고농도 불순물 영역(이하, "A" 영역이라 함)으로 존재한다.
도 6d를 참조하면, 도핑 블로킹막(B1)을 제거한 후, 불순물의 활성화를 위하여 레이저 어닐링 공정을 실시한다. 레이저 어닐링 공정에 의하여 소정의 영역에 위치하는 불순물은 엄급한 도 2에 보인 바와 같이 소정의 거리로 확산된다. 이 때, 화소부와 회로부에 실시되는 레이저 어닐공정은 다른 에너지 밀도를 가지고 진행됨으로써, 화소부와 회로부의 불순물이 다른 속도와 농도로 확산되도록 한다.
화소부에는 소오스/드레인 영역(61S)(61D)의 불순물의 측면확산을 진행하여 n형의 고농도 불순물이 확산되되, 그 측면에 있는 p형의 고농도 불순물이 완전히 보상되어 오프셋영역이 되거나, 보상 이상으로 이루어져 이 영역이 저농도 n형 불순물 영역이 되도록 하는 에너지 밀도로 레이저 어닐링을 진행(I)하여 오프셋 혹은 엘디디 영역(61L)을 형성한다. 그리고, 회로부에는 불순물의 측면확산이 크게 일어나도록하는 에너지 밀도로 레이저 어닐링을 진행(II)하여 회로부의 n형 소오스/드레인 영역(61'S)(61'D)의 불순물이 확산되되, 측면에 위치하는 p형 불순물이 보상되고도 더 남아서, n형의 고농도 불순물 영역으로 전환할 수 있게 한다.
도 6e를 참조하면, 전면을 덮는 제 2 절연막(64)을 형성한 후, 제 2 절연막(64)을 사진식각하여 화소부와 회로부의 각 소오스/드레인 영역(61S)(61D), (61'S)(61'D),(61"S)(61"D)을 노출시키는 콘택홀을 형성한다. 이어서, 전면에 제 2 도전층을 형성한 후, 제 2 도전층을 사진식각하여 화소부 TFT에는 소오스/드레인 영역(61S)(61D) 각각에 연결되는 소오스/드레인 전극(65S)(65D)을 형성하고, 회로부에는 n형 TFT와 p형 TFT가 CMOS 구조로 연결되게 하는 금속배선(65-1)(65-2)(65-3)을 형성한다. 그 다음, 전면에 제 3 절연막(66)을 형성한 후, 제 3 절연막(66)을 사진식각하여 화소부 TFT의 드레인전극(61D)을 노출시키는 콘택홀을 형성한다. 이어서, 노출된 전면을 덮는 투명도전층을 형성한 후, 투명도전층을 사진식각하여 드레인전극에 연결되는 화소전극(67)을 형성한다.
상술한 제 1, 제 2, 제 3 실시예에서는 화소부 TFT를 n형 LDD 혹은, 오프셋 구조로 형성하였만, 같은 원리에 의하여 화소부 TFT를 p형 LDD 혹은 오프셋 구조로 형성할 수 있다. 또한, 상술한 본 발명에서는 동일 기판에 화소부 TFT와 회로부 CMOS TFT를 형성할 경우를 예를 들었지만, 같은 원리에 의하여 한 번의 불순물 도핑으로 엘디디 혹은, 오프셋 박막트랜지스터를 형성할 수 있다.
본 발명은 실리콘층에 고농도의 불순물을 도핑하고 적당항 크기의 에너지 밀도로레이저 어닐링을 진행함으로써, 도핑된 불순물이 소정의 위치에 소정의 농도로 분포될 수 있도록 하여, 한 번의 고농도 불순물 도핑 공정으로 고농도 불순물 영역과 저농도 불순물 혹은 도핑 오프셋 영역을 동시에 형성할 수 있다. 따라서, 고농도 불순물 영역과 저농도 불순물 영역을 각각 형성하기 위한 일련의 작업을 모두 실시하지 않아도 되기 때문에 공정을 단순화할 수 있다.
Claims (11)
- 화소부에 LDD TFT와 회보루에 구동용 TFT를 동일기판에 형성하는 액정표시장치의 제조방법에 있어서,절연기판 상에 채널영역, 상기 채널영역에 접하는 제 1 영역 및 상기 제 1 영역에 접하는 제 2 영역이 정의되는 활성층을 상기 TFT들의 영역에 각각 형성하는 제 1 공정과,상기 각각의 활성영역 상에 게이트절연막과 상기 게이트절연막 상에 위치하되, 상기 채널영역에 중첩되는 게이트전극을 형성하는 제 2 공정과,상기 LDD TFT의 활성층의 제 2 영역과 상기 구동형 TFT의 활성층의 제 2 영역에 제 1 도전형의 불순물을 고농도로 도핑하는 제 3 공정과,상기 LDD TFT의 활성층을 제 1 에너지 크기를 가지는 레이저로 어닐링하여 상기 제 2 영역의 불순물을 상기 제 1 영역이 제 1 도전형의 불순물이 저농도로 도핑되게 확산시키는 제 4 공정과,상기 구동용 TFT의 활성층을 상기 제 1에너지 크기와 다른 제 2 에너지 크기를 가지는 레이저로 어닐링하여 상기 구동용 TFT의 활성층의 제 2 영역의 불순물을 제 1 영역으로 확산시키되 상기 구동용 TFT의 제 1 영역의 불순물의 농도가 상기 LDD TFT의 제 1 영역의 불순물 농도 보다 크게하는 제 5 공정을 포함하는 것을 특징으로 하는 액정표시장치의 제조방법.
- 청구항 1에 있어서, 상기 제 2 공정은,상기 활성층을 덮는 제 1 절연막과 제 1 도전층을 순차적으로 형성하는 공정과,상기 제 1 도전층 상에 상기 활성층의 채널영역과 제 1 영역에 중첩되는 게이트형성용 감광막패턴을 형성하는 공정과,상기 제 1 도전층에 상기 게이트형성용 감광막패턴을 마스크로하는 오버에칭공정을 진행하여 상기 게이트전극을 형성하는 공정과,상기 제 1 절연막에 상기 게이트형성용 감광막패턴을 마스크로하는 이방성 에칭공정을 진행하여 상기 게이트절연막을 형성하는 공정을 포함하는 것을 특징으로 하는 액정표시장치의 제조방법.
- 청구항 1에 있어서, 상기 구동용 TFT는 제 1 형 TFT와 제 2 형 TFT로 이루어지고, 상기 제 3 공정은 상기 제 2 형 TFT를 덮는 도핑블로킹막을 형성한 후, 상기 도핑블로킹막과 상기 LDD TFT 및 제 1 형 TFT의 게이트절연막을 도핑마스크로하여 진행하는 것을 특징으로 하는 액정표시장치의 제조방법.
- 청구항 3에 있어서, 상기 LDD TFT 및 제 1 형 TFT를 덮는 도핑블로킹막을 형성한 후, 상기 도핑블로킹막과 상기 제 2 형 TFT의 게이트절연막을 도핑마스크로하여 상기 제 2 형 TFT의 활성층의 제 2 영역에 제 2 도전형 고농도 불순물을 도핑하는 공정을 추가로 구비하는 것을 특징으로 하는 액정표시장치의 제조방법.
- 청구항 1에 있어서, 상기 불순물의 확산시키는 레이저의 상기 제 1 에너지 크기는 상기 LDD TFT의 활성층의 제 1 영역을 도핑오프셋 영역으로 형성할 수 있을 정도의 크기인 것을 특징으로 하는 액정표시장치의 제조방법.
- 청구항 3에 있어서, 상기 불순물의 확산시키는 레이저의 상기 제 2 에너지 크기는 상기 제 1 형 TFT의 활성층의 제 1 영역 및 상기 제 2 형 TFT의 활성층의 제 1 영역을 각각 제 1 도전형 고농도 불순물 영역 및 제 2 도전형 고농도 불순물 영역으로 형성할 수 있을 정도의 크기인 것을 특징으로 하는 액정표시장치의 제조방법.
- 청구항 1에 있어서,상기 LDD TFT의 활성층의 제 2 영역에 연결되는 소오스 및 드레인전극을 형성하는 공정과,상기 드레인전극에 연결되는 화소전극을 형성하는 공정을 추가하는 것을 특징으로 하는 액정표시장치의 제조방법.
- 청구항 3에 있어서, 상기 제 1 형 TFT와 제 2 형 TFT를 CMOS 구조로 연결하는 금속배선을 형성하는 공정을 추가하는 것을 특징으로 하는 액정표시장치의 제조방법.
- 청구항 1에 있어서, 상기 구동용 TFT는 제 1 형 TFT와 제 2 형 TFT로 이루어지고, 상기 제 3 공정은 상기 LDD TFT의 활성층의 제 2 영역과 상기 제 1 형 TFT의 활성층의 제 2 영역에 제 1 도전형 고농도 불순물을 도핑하는 공정과, 상기 제 2 형 TFT의 활성층의 제 1 영역 및 제 2 영역에 제 2 도전형 고농도 불순물을 도핑하는 공정을 추가로 구비한 것을 특징으로 하는 액정표시장치의 제조방법.
- 청구항 1에 있어서, 상기 구동용 TFT는 제 1 형 TFT와 제 2 형 TFT로 이루어지고, 상기 제 3 공정은 상기 각 TFT의 제 1 영역 및 제 2 영역에 제 1 농도크기를 가지는 제 2 도전형 고농도 불순물을 도핑하는 공정과, 상기 LDD TFT의 활성층의 제 2 영역과 상기 제 1 형 TFT의 활성층의 제 2 영역에 제 1 농도크기보다 큰 농도로 제 1 도전형 고농도 불순물을 도핑하는 공정을 포함하는 액정표시장치의 제조방법.
- 청구항 10에 있어서, 상기 제 3 공정은 상기 LDD TFT의 활성층의 제 2 영역과 상기 제 1 형 TFT의 활성층의 제 2 영역을 노출시키는 도핑블로킹막을 형성한 후, 상기 도핑블로킹막을 도핑마스크로하여 진행하는 것을 특징으로 하는 액정표시장치의 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980000647A KR100332565B1 (ko) | 1998-01-13 | 1998-01-13 | 액정표시장치제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980000647A KR100332565B1 (ko) | 1998-01-13 | 1998-01-13 | 액정표시장치제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR19990065377A KR19990065377A (ko) | 1999-08-05 |
| KR100332565B1 true KR100332565B1 (ko) | 2003-06-12 |
Family
ID=37479497
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019980000647A KR100332565B1 (ko) | 1998-01-13 | 1998-01-13 | 액정표시장치제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100332565B1 (ko) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4038309B2 (ja) * | 1999-09-10 | 2008-01-23 | セイコーエプソン株式会社 | 半導体装置の製造方法、アクティブマトリクス基板の製造方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05121436A (ja) * | 1991-10-28 | 1993-05-18 | Casio Comput Co Ltd | 薄膜トランジスタおよびその製造方法 |
| JPH06301056A (ja) * | 1993-04-15 | 1994-10-28 | Seiko Epson Corp | 薄膜半導体装置の製造方法 |
-
1998
- 1998-01-13 KR KR1019980000647A patent/KR100332565B1/ko active IP Right Grant
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05121436A (ja) * | 1991-10-28 | 1993-05-18 | Casio Comput Co Ltd | 薄膜トランジスタおよびその製造方法 |
| JPH06301056A (ja) * | 1993-04-15 | 1994-10-28 | Seiko Epson Corp | 薄膜半導体装置の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR19990065377A (ko) | 1999-08-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100585410B1 (ko) | 구동회로 일체형 액정표시장치의 스위칭 소자 및 구동소자및 그 제조방법 | |
| US6323068B1 (en) | Liquid crystal display device integrated with driving circuit and method for fabricating the same | |
| US6300174B1 (en) | Liquid crystal panel having a thin film transistor for driver circuit and a method for fabricating thereof | |
| KR0156178B1 (ko) | 액정표시 소자의 제조방법 | |
| US7674658B2 (en) | Semiconductor device and manufacturing method thereof | |
| KR100330165B1 (ko) | 박막 트랜지스터 액정 표시 장치의 제조 방법 | |
| KR19990039940A (ko) | 박막트랜지스터 제조방법 | |
| US6589826B2 (en) | Thin film transistor and a method of forming the same | |
| US7166501B2 (en) | Method for fabricating polycrystalline silicon liquid crystal display device | |
| KR100332565B1 (ko) | 액정표시장치제조방법 | |
| US7033902B2 (en) | Method for making thin film transistors with lightly doped regions | |
| KR100292044B1 (ko) | 액정표시장치제조방법 | |
| KR20000031174A (ko) | 다결정 규소 박막 트랜지스터 기판의 제조 방법 | |
| JPH04260336A (ja) | 薄膜トランジスタの製造方法と液晶表示装置の製造方法 | |
| KR100540131B1 (ko) | 액정표시장치제조방법 | |
| KR100482462B1 (ko) | 액정표시장치의 폴리실리콘-박막트랜지스터의 제조방법 | |
| JP4510396B2 (ja) | 薄膜トランジスタの製造方法 | |
| KR100308852B1 (ko) | 액정표시장치의트랜지스터제조방법 | |
| KR100441436B1 (ko) | 투과율이 향상된 평판표시장치 및 그의 제조방법 | |
| KR100580396B1 (ko) | 액정 표시 장치용 박막 트랜지스터의 제조 방법 | |
| KR100504537B1 (ko) | 박막 트랜지스터의 제조 방법 | |
| JP3862692B2 (ja) | 低濃度ドレインを有する半導体装置の製造方法 | |
| JP3466165B2 (ja) | Ｌｄｄを有する薄膜トランジスタの製造方法 | |
| KR100923054B1 (ko) | 디스플레이 픽셀 및 이의 제조 방법 | |
| KR100198596B1 (ko) | 씨모스 트랜지스터의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| N231 | Notification of change of applicant | ||
| E902 | Notification of reason for refusal | ||
| AMND | Amendment | ||
| E601 | Decision to refuse application | ||
| J201 | Request for trial against refusal decision | ||
| AMND | Amendment | ||
| B601 | Maintenance of original decision after re-examination before a trial | ||
| J301 | Trial decision |
Free format text: TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20001229 Effective date: 20020131 Free format text: TRIAL NUMBER: 2000101003052; TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20001229 Effective date: 20020131 |
|
| S901 | Examination by remand of revocation | ||
| GRNO | Decision to grant (after opposition) | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment | ||
| FPAY | Annual fee payment | ||
| FPAY | Annual fee payment |
Payment date: 20160329 Year of fee payment: 15 |
|
| FPAY | Annual fee payment |
Payment date: 20170320 Year of fee payment: 16 |