JPH06326127A - 薄膜電界効果トランジスタとその製造方法 - Google Patents

Abstract

(57)【要約】 【目的】 薄膜電界効果トランジスタの製造工程の高ス
ループット化・低コスト化を実現し、大面積に均一性よ
くしかも定常的に良好な特性を有する薄膜電界効果トラ
ンジスタを供給する。 【構成】 ガラス基板１上にゲート電極２、ゲート絶縁
膜３、ｉ型非晶質シリコン膜４が形成され、その上部に
ゲート電極２に対し自己整合的に保護絶縁膜５ａが形成
される。保護絶縁膜５ａを弗酸溶液によりパターニング
した後、金属膜を成膜して金属シリサイド層６を形成
し、その後保護絶縁膜５ａを弗酸溶液によりそのパター
ンを縮小させてから不純物イオンを添加してソース／ド
レイン領域にｎ層８を形成する。これにより保護絶縁膜
５ａの形成が一度で済み製造工程の高スループット化・
低コスト化を実現できる。さらに金属シリサイド層６の
形成が容易に行え、しかも良好なスイッチング特性を有
する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、薄膜電界効果トランジ
スタとその製造方法に関する。

【０００２】

【従来の技術】従来、特開平３−４５６６号公報「薄膜
電界効果トランジスターおよびその製造方法」に記載の
薄膜電界効果トランジスタ（以下ＴＦＴ）が知られてい
る。図６は、このＴＦＴとその製造方法を示す断面図で
ある。図中、１はガラス等の透明絶縁膜、２はゲート電
極、３はゲート絶縁膜、４はｉ型非晶質シリコン層（ｉ
層）、５ｃは耐弗酸性の低い保護絶縁膜、５ｄは耐弗酸
性の高い保護絶縁膜、６は金属シリサイド層（ソース／
ドレイン電極の一部）、７はソース／ドレイン電極、８
はｎ層あるいはｐ層である。

【０００３】このＴＦＴは図６に示すようなガラス等の
透明絶縁基板１上に金属あるいはそのシリサイド等の導
電物質よりなるゲート電極２を有し、その上部に窒化シ
リコン膜や酸化シリコン膜等の絶縁物よりなるゲート絶
縁膜３およびｉ型非晶質シリコン膜（ｉ層）４を有し、
さらにゲート電極２直上のｉ層４上にゲート電極２をフ
ォトマスクとして用いた背面露光工程によりゲート電極
２に対して自己整合的にパターニングされた保護絶縁膜
５ｄを有し、またその両側にイオン注入法（質量分離型
不純物イオン添加法）あるいはイオンドーピング法（非
質量分離型不純物イオン添加法）によりリンイオン（Ｐ
⁺ ）やボロンイオン（Ｂ⁺ ）等の不純物イオンを添加し
て形成されたｎ型あるいはｐ型非晶質シリコン層（ｎ層
あるいはｐ層）８の不純物半導体層よりなるソース／ド
レイン領域および金属あるいはそのシリサイド等の導電
物質よりなるソース／ドレイン電極７を有した構造をし
ている。

【０００４】このような構造のＴＦＴでは、イオン注入
法あるいはイオンドーピング法によるｎ層あるいはｐ層
８の形成とそれに引き続く金属シリサイド層６の形成お
よび金属シリサイド層６を電極の一部としたソース／ド
レイン電極７の形成が、ゲート電極２をフォトマスクと
して用いた背面露光工程によってゲート電極２に対し自
己整合的に形成された保護絶縁膜５ｄを用いて行えるた
めソース／ドレイン電極７とゲート電極２間の寄生要領
を極めて小さくすることができる。このためこのＴＦＴ
をアクティブマトリクス型液晶ディスプレイ（以下ＡＭ
ＬＣＤ）の画素スイッチング素子として用いた場合、低
寄生容量のため画素電位が安定しフィールドスルーによ
る焼き付き・輝度ムラが抑止され良好な画像表示が達成
できる。

【０００５】

【発明が解決しようとする課題】しかしながら、従来の
ＴＦＴの製造方法ではイオン注入法あるいはイオンドー
ピング法により形成したｎ層あるいはｐ層８上に金属シ
リサイド層６を形成しようとした場合、ＴＦＴアレイ基
板（以下試料）をイオン注入装置あるいはイオンドーピ
ング装置から一度大気中に取り出し、そしてスパッタリ
ング装置に試料を導入して金属膜を成膜すると言った工
程を経ていた。イオン注入あるいはイオンドーピング後
のｎ層あるいはｐ層８表面は、入射イオンによって大量
の欠陥（未結合手）が発生し、大気中の酸素と結合しや
すい状態となっているため、試料を大気中に取り出した
際にｎ層あるいはｐ層８表面には速やかに自然酸化膜が
形成されてしまう。この自然酸化膜が存在すると金属膜
の成膜時に同時進行するｎ層あるいはｐ層８と金属膜と
の界面での合金反応が全く進行せず、不純物半導体層／
金属膜界面に金属シリサイド層６が形成できないという
問題があった。このためこの自然酸化膜を弗酸により除
去し、入射イオンにより欠陥の大量に発生したｎ層ある
いはｐ層８表面を水素原子で安定化してやり、その後速
やかにこの上に金属膜を成膜して非晶質シリコンと金属
との合金反応により不純物半導体層／金属膜界面に金属
シリサイド層６を形成する必要があった。

【０００６】また、従来の製造方法では弗酸による自然
酸化膜除去工程中、弗酸により保護絶縁膜がエッチング
されパターンが縮小されてしまい、イオン注入あるいは
イオンドーピングしていない領域、すなわちｎ層あるい
はｐ層８よりもゲート電極２内側に金属シリサイド層６
が形成されてしまうといった問題が発生し、これにより
金属シリサイド層６とｎ層あるいはｐ層８以外の非晶質
シリコン層４とが接触してしまい、その結果、寄生容量
の増加やｎ層あるいはｐ層８以外の領域でホール電流が
流れ、ＴＦＴのＯＦＦ電流が増加してしまうといった問
題が生じていた。

【０００７】そこでこの問題を解決するため、従来はイ
オン注入あるいはイオンドーピングの際の入射イオンの
マスクとして用いた保護絶縁膜５ｃを一度除去した後、
再度新たに耐弗酸性の高い保護絶縁膜５ｄを形成する必
要があり、結果として製造工程数が増加してしまうとい
った問題があった。

【０００８】本発明の目的は以上のような問題を除去せ
しめ、ＴＦＴの製造工程の簡略化を実現し、これを用い
た製品の高スループット化・低コスト化を可能にするＴ
ＦＴの構造とその製造方法を提供することにある。

【０００９】

【課題を解決するための手段】本発明の薄膜電界効果ト
ランジスタの製造方法は、透明絶縁基板上に導電物質よ
りなるゲート電極をパターニングする工程と、その後に
絶縁膜、半導体膜、絶縁膜の三層を成膜する工程と、そ
の後に前記最上部絶縁膜を前記ゲート電極をフォトマス
クとした背面露光工程により前記ゲート電極に対して自
己整合的にパターニングする工程と、その後に金属膜を
成膜しソース／ドレイン領域にソース／ドレイン電極を
パターニングする工程と、その後に前記最上部絶縁膜を
弗酸により前記ゲート電極よりもやや内側にそのパター
ンを縮小させる工程と、その後に前記最上部絶縁膜を入
射イオンのマスクとして用い、不純物イオンを半導体試
料に添加しｎ型あるいはｐ型の不純物半導体層を形成す
る方法により前記ソース／ドレイン電極下部の前記半導
体膜中に不純物イオンを添加して前記パターンを縮小さ
せた最上部絶縁膜に対し自己整合的に前記半導体膜中に
ｎ型あるいはｐ型の不純物半導体層を形成する工程とを
含むことを特徴とする。

【００１０】本発明の薄膜電界効果トランジスタの製造
方法は、透明絶縁基板上に導電物質よりなるゲート電極
をパターニングする工程と、その後に絶縁膜、半導体
膜、耐弗酸性の低い絶縁膜、耐弗酸性の高い膜の四層を
成膜する工程と、その後に前記耐弗酸性の低い絶縁膜と
前記耐弗酸性の高い膜の二層を合わせた最上部膜を前記
ゲート電極をフォトマスクとした背面露光工程により前
記ゲート電極に対して自己整合的にパターニングする工
程と、その後に金属膜を成膜しソース／ドレイン領域に
ソース／ドレイン電極をパターニングする工程と、その
後に前記耐弗酸性の低い絶縁膜を弗酸により前記ゲート
電極よりもやや内側にそのパターンを縮小させる工程
と、その後に前記最上部絶縁膜を入射イオンのマスクと
して用い、不純物イオンを半導体試料に添加しｎ型ある
いはｐ型の不純物半導体層を形成する方法により前記ソ
ース／ドレイン電極下部の前記半導体膜中に不純物イオ
ンを添加して前記パターンを縮小させた耐弗酸性の低い
絶縁膜に対し自己整合的に前記半導体膜中にｎ型あるい
はｐ型の不純物半導体層を形成する工程と含むことを特
徴とする。なお、前記耐弗酸性の高い膜は窒化膜、酸化
膜、有機高分子膜でもよい。

【００１１】本発明の薄膜電界効果トランジスタの製造
方法は、透明絶縁基板上に導電物質よりなるゲート電極
をパターニングする工程と、その後に絶縁膜、半導体膜
の二層を成膜する工程と、その後に前記半導体膜上の有
機高分子膜を前記ゲート電極をフォトマスクとした背面
露光工程により前記ゲート電極に対して自己整合的にパ
ターニングする工程と、その後に前記有機高分子膜を残
したまま金属膜を成膜しソース／ドレイン領域にソース
／ドレイン電極をパターニングする工程と、その後に前
記有機高分子膜を除去し前記半導体膜上に再度新たな有
機高分子膜を前記背面露光工程により前記一回目の有機
高分子膜よりもやや前記ゲート電極内側にそのパターン
を縮小させてパターニングする工程と、その後に前記二
回目の有機高分子膜を入射イオンのマスクとして用い、
不純物イオンを半導体試料に添加しｎ型あるいはｐ型の
不純物半導体層を形成する方法により前記ソース／ドレ
イン電極下部の前記半導体膜中に不純物イオンを添加し
て前記パターンを縮小させた二回目の有機高分子膜に対
し自己整合的に前記半導体膜中にｎ型あるいはｐ型の不
純物半導体層を形成する工程とを含むことを特徴とす
る。

【００１２】本発明の薄膜電界効果トランジスタの製造
方法は、透明絶縁基板上に導電物質よりなるゲート電極
をパターニングする工程と、その後に絶縁膜、半導体膜
の二層を成膜する工程と、その後に前記半導体膜上の有
機高分子膜を前記ゲート電極をフォトマスクとした背面
露光工程により前記ゲート電極に対して自己整合的にパ
ターニングする工程と、その後に前記有機高分子膜を感
光させることなく残したまま金属膜を成膜しソース／ド
レイン領域にソース／ドレイン電極をパターニングする
工程と、その後に前記有機高分子膜を感光させることな
く前記ゲート電極よりもやや内側にそのパターンを縮小
させる工程と、その後に前記パターンを縮小させた有機
高分子膜を入射イオンのマスクとして用い、不純物イオ
ンを半導体試料に添加しｎ型あるいはｐ型の不純物半導
体層を形成する方法により前記ソース／ドレイン電極下
部の前記半導体膜中に不純物イオンを添加して前記パタ
ーンを縮小させた二回目の有機高分子膜に対し自己整合
的に前記半導体膜中にｎ型あるいはｐ型の不純物半導体
層を形成する工程とを含むことを特徴とする。

【００１３】本発明の薄膜電界効果トランジスタは、透
明絶縁基板上に導電物質よりなるゲート電極が構成さ
れ、その上部に絶縁膜、半導体膜が形成され、前記ゲー
ト電極直上の前記半導体膜上に下部を耐弗酸性の低い絶
縁膜、上部を耐弗酸性の高い絶縁膜で形成された二層構
造の絶縁膜が前記ゲート電極に対し自己整合的に構成さ
れ、さらにその上部に別の絶縁膜が構成され、前記二層
構造の絶縁膜の両側の前記半導体膜上に導電物質よりな
るソース／ドレイン電極が前記ゲート電極に対し自己整
合的に構成され、前記ソース／ドレイン電極下部の前記
半導体膜中に前記ソース／ドレイン電極よりもややゲー
ト電極内側にｎ型あるいはｐ型の不純物半導体層が構成
されていることを特徴とする。

【００１４】本発明の薄膜電界効果トランジスタは、透
明絶縁基板上に導電物質よりなるゲート電極が構成さ
れ、その上部に絶縁膜、半導体膜が形成され、さらにそ
の上部に別の絶縁膜が構成され、前記半導体膜上に導電
物質よりなるソース／ドレイン電極が前記ゲート電極に
対し自己整合的に構成され、前記ソース／ドレイン電極
下部の前記半導体膜中に前記ソース／ドレイン電極より
もややゲート電極内側にｎ型あるいはｐ型の不純物半導
体層が構成されていることを特徴とする。

【００１５】

【作用】ＴＦＴのソース／ドレイン領域に金属シリサイ
ド層を電極の一部としたソース／ドレイン電極をゲート
電極に対し自己整合的に形成した後、イオン注入法ある
いはイオンドーピング法によりｎ層あるいはｐ層を金属
シリサイド電極よりもややゲート電極内側に形成するこ
とによって、従来のＴＦＴ製造工程よりもその製造工程
数を削減でき、その結果製造工程の高スループット化・
低コスト化を実現できる。さらにｎ層あるいはｐ層を金
属シリサイド電極部分よりもゲート電極内側に定常的に
形成することが可能となるため、金属シリサイド電極部
分とｎ層あるいはｐ層以外のｉ層部分とが接触すること
はなくなり、ＴＦＴのＯＦＦ電流の増加を防止できる。
また、金属シリサイド層の形成が非常に安定したｉ層表
面上で行うことができるため、良好な金属シリサイド層
の形成が定常的に可能となる。従って、イオン注入ある
いはイオンドーピング後のような荒れた表面（大量の欠
陥が発生し、自然酸化膜が形成されたような表面）に金
属シリサイド層を形成することはなくなり、安定した状
態のままのｉ層表面に金属膜を形成し金属シリサイド層
を形成できるため、改めて弗酸処理による自然酸化膜除
去処理をする必要はなく、従来よりもその製造工程数を
減らすことができる。しかも再現性よく良好な金属シリ
サイド層の形成を行うことができる。

【００１６】さらに、副次的効果としてｉ層表面に金属
シリサイド層を形成した後にイオン注入法あるいはイオ
ンドーピング法によりｎ層あるいはｐ層の形成を行うた
め、入射イオンが膜に与える熱的エネルギーの効果によ
り金属シリサイド層の低抵抗化の促進が期待でき、より
抵抗の低い良好な金属シリサイド層の形成が期待でき
る。

【００１７】以上の作用により、従来のＴＦＴ製造工程
よりも工程の高スループット化・低コスト化を実現でき
良好なスイッチング特性を有したＴＦＴを得ることが可
能となる。

【００１８】

【実施例】図１は本発明の一実施例を示したものであ
る。図１に示すＴＦＴは次のような工程を経て作製され
る。

【００１９】まずガラス基板１上にクロミウム（Ｃｒ）
よりなるゲート電極２を５０ｎｍの厚さでパターニング
する。そしてその上部に窒化シリコン膜によるゲート絶
縁膜３、ｉ型非晶質シリコン膜（ｉ層）４、窒化シリコ
ン膜による保護絶縁膜５ａを、それぞれ３００ｎｍ，１
００ｎｍ，２００ｎｍの厚さで成膜する（図１
（ａ））。

【００２０】次にゲート電極２直上のｉ層４上にイオン
注入によるｎ層８形成の際に入射イオンのマスクとして
用いる保護絶縁膜５ａをゲート電極２をフォトマスクと
して用いた背面露光工程によりゲート電極２に対し自己
整合的にパターニングする。パターニングは０．００５
％濃度弗酸溶液によるウェットエッチングで行われる
（図１（ｂ））。この保護絶縁膜５ａの膜厚は、添加す
る不純物イオンの種類とその加速エネルギー条件によっ
て決定される。ここで不純物半導体層形成の方法とし
て、イオン注入法ではなく水素化物ドーピングガスをプ
ラズマ分解しイオン源として用いるイオンドーピング法
を用いた場合には、目的としている価電子制御可能な不
純物イオンよりも同時に添加される水素イオン（Ｈ⁺ ）
のイオン注入飛程が大きいため、保護絶縁膜５ａの膜厚
はＨ⁺ の飛程を考慮した膜厚としなければならない。し
かし、ここでは説明が煩雑になることを避けるため、不
純物イオンの添加方法としてイオン注入法のみを例にと
って述べることにする。

【００２１】前述の状態まで作製した試料は、この後ス
パッタリング装置に導入され金属膜が５０ｎｍの厚さで
成膜される。この際、ｉ層４表面上は弗酸溶液による保
護絶縁膜５ａのパターニング後であるため、非常に安定
した状態となっており改めて弗酸による自然酸化膜除去
処理を行う必要はなく、そのままの状態で良好な金属シ
リサイド層６の形成が可能となっている。スパッタリン
グにより金属膜を成膜し、金属膜と非晶質シリコン層と
の界面での合金反応により金属シリサイド層６をその界
面に形成した後、金属膜をパターニングし金属シリサイ
ド層６を電極の一部としたソース／ドレイン電極７を形
成する（図１（ｃ））。

【００２２】次に保護絶縁膜５ａを０．００５％濃度弗
酸溶液により両側１００ｎｍ程度そのパターンを縮小さ
せた後（図１（ｄ））、この保護絶縁膜５ａを入射イオ
ンのマスクとして用い試料に不純物イオンを添加して、
ｎ層８をソース／ドレイン領域に形成する（図１
（ｅ））。この時のイオン注入条件を以下に示す。 ◎イオン注入条件 イオン種 ： リンイオン（Ｐ⁺ ） 加速エネルギー ： ３０ｋｅＶ ドーズ量 ： ３×１０¹⁵ｄｏｓｅ／ｃｍ² 以上の操作により、保護絶縁膜５ａに対し自己整合的に
形成した金属シリサイドソース／ドレイン電極６下部の
ｉ層４がｎ層化される。この時、イオン注入の際に入射
イオンのマスクとして用いる保護絶縁膜５ａのパターン
幅は、金属シリサイド電極６形成時よりも縮小されてい
るため、結果としてｎ層８は金属シリサイド電極６部よ
りも１００ｎｍ程度ゲート電極２内側のｉ層４に形成さ
れる。従って金属シリサイド電極６部分とｎ層８以外の
ｉ層４の部分とが接触することはなくなり、ＴＦＴのＯ
ＦＦ電流の増加を防止でき良好なスイッチング特性を有
したＴＦＴを得ることができる。

【００２３】従来の方法では、イオン注入後に金属シリ
サイド層６を形成しようとしていたため、大量に欠陥が
発生し自然酸化膜の形成されたｎ層８の表面を弗酸処理
により水素原子で安定化させる必要があった。しかし、
本発明の方法では弗酸により保護絶縁膜５ａをパターニ
ングした後、先に金属シリサイド層６の形成を行うため
安定化した状態のままのｉ層４の表面に良好な金属シリ
サイド層６の形成を行うことができる。さらに、最初に
パターニングした保護絶縁膜５ａを弗酸によりそのパタ
ーンを縮小させて用いるため、従来は二回に分けていた
保護絶縁膜５ａの形成が一回で済み製造工程数を大幅に
削減できる。しかも金属シリサイド電極６部分とｎ層８
以外のｉ層４部分とが接触することはなくなり、ＴＦＴ
のＯＦＦ電流の増加を防止でき良好なスイッチング特性
を有したＴＦＴを得ることが可能となる。

【００２４】最後に試料全体を保護するための最終的な
絶縁保護膜５ｂを２００ｎｍの膜厚で形成し、ソース／
ドレイン電極７部分にコンタクトホールを形成する（図
１（ｆ））。

【００２５】以上の製造工程により、従来の製造方法よ
りも大幅な製造工程数の削減ができ、製造工程の高スル
ープット化・低コスト化を実現できる。

【００２６】図２は本発明の別の実施例を示したもので
ある。図２に示すＴＦＴは次のような工程を経て作製さ
れる。

【００２７】ｉ層４形成までの工程は図１の実施例と同
様である。また不純物イオン添加条件も同様とし、保護
絶縁膜を窒化シリコン膜で形成するものとする。ｉ層４
成膜後、引き続き耐弗酸性の低い保護絶縁膜５ｃを１５
０ｎｍ成膜した後、耐弗酸性の高い保護絶縁膜５ｄを５
０ｎｍ成膜する（図２（ａ））。

【００２８】そして図１の実施例と同様の背面露光工程
によりゲート電極２に対して自己整合的に、耐弗酸性の
低い保護絶縁膜５ｃを下部に耐弗酸性の高い保護絶縁膜
５ｄを上部にした二層構造の保護絶縁膜をパターニング
する（図２（ｂ））。この後の工程は図１の実施例と同
じであり、同様の効果を得ることができる。図１の実施
例では弗酸により保護絶縁膜５ａのパターンを縮小させ
る際に、ウェットエッチング特有の等方エッチングのた
めに膜厚方向にも保護絶縁膜５ａがエッチングされ保護
絶縁膜５ａが薄くなることが避けられない。この保護絶
縁膜５ａが薄くなりすぎるとイオン注入の際に入射イオ
ンを十分阻止できなくなることが懸念される。この懸念
を回避するためには、予めこのエッチング量に相当した
分だけ保護絶縁膜５ａの膜厚を厚くする等の対策をとれ
ばよいが、これでは成膜時間の延長が避けられない。し
かしながら、図２の実施例のように保護絶縁膜の構造を
耐弗酸性の低いものを下部に耐弗酸性の高いものを上部
にした二層構造にすることにより、上部の保護絶縁膜５
ｄが下部の保護絶縁膜５ｃの等方エッチングを抑止する
ように働き、全体としての保護絶縁膜の薄膜化を防止す
ることが可能となる。従って、必要以上に保護絶縁膜を
厚くする必要もなく前述の懸念を回避することができる
ようになる。

【００２９】図３は本発明の別の実施例を示したもので
ある。図３に示すＴＦＴは次のような工程を経て作製さ
れる。

【００３０】ｉ層４形成までの工程は図１の実施例と同
様である。また不純物イオン添加条件も同様とし、保護
絶縁膜を窒化シリコン膜で形成するものとする。ｉ層４
成膜後、保護絶縁膜５ａとして用いる窒化シリコン膜を
２００ｎｍ成膜する（図３（ａ））。この後、図１の実
施例と同様の背面露光工程により保護絶縁膜５ａをゲー
ト電極２に対し自己整合的にパターニングする。従来は
この保護絶縁膜５ａのパターニングの際に用いられたレ
ジスト膜９ａを保護絶縁膜５ａのパターニング後に剥離
除去していたが、本発明ではこれを除去せずにそのまま
用いる。また、このレジスト膜厚は１．５μｍ程度の厚
さである（図３（ｂ））。

【００３１】前述の状態まで作製した試料は、この後、
保護絶縁膜５ａ上にレジスト膜９ａを残したままの状態
で金属膜が成膜される。そしてこの金属膜をパターニン
グし金属シリサイド層６を電極の一部としたソース／ド
レイン電極７を形成する（図３（ｃ））。

【００３２】次に保護絶縁膜５ａ上にレジスト膜９ａを
残したままの状態で、０．００５％濃度弗酸溶液により
両側１００ｎｍ程度保護絶縁膜５ａのパターンを縮小さ
せた後（図３（ｄ））、この保護絶縁膜５ａおよびレジ
スト膜９ａをイオン注入の際の入射イオンのマスクとし
て用い、試料に不純物イオンを添加してｎ層８を形成す
る（図３（ｅ））。この後、保護絶縁膜５ａ上のレジス
ト膜９ａを剥離除去する。この際、レジスト膜９ａは入
射イオンの影響により剥離しずらい状態となっているた
め、必要に応じて酸素（Ｏ₂ ）アッシング処理などを適
宜行う必要がある。この後の工程は、図１の実施例と同
様である。

【００３３】図２の実施例では保護絶縁膜５ｃ，５ｄの
薄膜化といったような問題は防止することができたが、
保護絶縁膜５ｃ，５ｄ中にも不純物イオンが注入されて
しまうため、その不純物による準位を介した電流の存在
といったような電気的不安定性の問題が懸念される。し
かし、保護絶縁膜５ａをパターニングする際に用いたレ
ジスト膜９ａを流用することにより、保護絶縁膜５ａの
薄膜化を防止するだけでなく保護絶縁膜５ａ中に不純物
イオンが注入されることをも防ぎ、保護絶縁膜５ａ中に
不純物イオンが注入されたことによる電気的不安定性の
懸念を排除できる。

【００３４】図４は本発明の別の実施例を示したもので
ある。図４に示すＴＦＴは次のような工程を経て作製さ
れる。

【００３５】ｉ層４形成までの工程は図１の実施例と同
様である。また不純物イオン添加条件も同様とし、保護
絶縁膜を窒化シリコン膜で形成するものとする。ｉ層４
形成後、ｉ層４表面に厚さ１．５μｍ程度のレジスト膜
９ａをスピン塗布する（図４（ａ））。そしてゲート電
極２をフォトマスクとした背面露光工程により自己整合
的にレジスト膜９ａをパターニングする（図４
（ｂ））。その後、スパッタリングにより金属膜を成膜
し、金属膜と非晶質シリコン層との界面に金属シリサイ
ド層６を形成した後、金属膜をパターニングして金属シ
リサイド層６を電極の一部としたソース／ドレイン電極
７を形成する（図４（ｃ））。この際、前述したように
ｉ層４表面は弗酸処理を行わなくても十分安定であり、
良好な金属シリサイド層６を形成することが可能であ
る。

【００３６】次にレジスト膜９ａを一度剥離除去した
後、再度レジスト膜９ｂを１．５μｍの厚さでスピン塗
布する（図４（ｄ））。そして再び背面露光工程により
レジスト膜９ｂをゲート電極に対し自己整合的にパター
ニングする。このレジスト膜９ｂをパターニング（現
像）する際、現像時間をやや長めにとりレジスト膜９ｂ
を一回目に形成したレジスト膜９ａよりも１００ｎｍ程
度ゲート電極２内側にそのパターンを縮小させて形成す
る（図４（ｅ））。このレジスト膜９ｂをイオン注入の
際の入射イオンのマスクとして用いて試料にＰ⁺ を添加
し、一回目に形成したレジスト膜９ａに対し自己整合的
にパターニングした金属シリサイドソース／ドレイン電
極６下部のｉ層４をｎ層化する（図４（ｆ））。この
時、イオン注入のマスクとして用いる二回目レジスト膜
９ｂのパターン幅は金属シリサイド電極６形成時よりも
縮小されているため、結果としてｎ層８は金属シリサイ
ド電極６部よりも１００ｎｍ程度ゲート電極２内側のｉ
層４に形成される。従って図１に示す実施例と同様の効
果を得ることができる。

【００３７】ソース／ドレイン領域形成後、イオン注入
のマスクとして用いたレジスト膜９ｂは、図３に示す実
施例同様硬質化してしまい剥離しずらくなる。そのため
Ｏ₂アッシングを適宜行いレジスト膜９ｂを剥離し易い
状態にすることが好ましい。

【００３８】最後にレジスト膜９ｂを除去し、その後に
最終的な保護絶縁膜５ｂを成膜する。そしてソース／ド
レイン電極７部分にコンタクトホールを形成する（図４
（ｈ））。

【００３９】以上の製造工程により保護絶縁膜の形成は
最終的な保護絶縁膜５ｂだけになり、各層の成膜工程の
大幅な削減が可能となりＴＦＴ製造工程の高スループッ
ト化・低コスト化を実現できる。本実施例の製造方法で
はレジスト膜のパターニングのための背面露光工程が先
に述べた三つの実施例よりも一回増加することになる
が、成膜工程はどのような真空プロセスよりもスループ
ットは高く、また成膜装置の使用頻度が減少するため、
スループットが低下する一つの原因となっていた装置の
保守にかかる時間を節減でき、工程上多くの利点を有す
る。従ってＴＦＴ製造工程の大幅な削減が可能である。

【００４０】図５は本発明の別の実施例を示したもので
ある。図５に示すＴＦＴは次のような工程を経て作製さ
れる。

【００４１】ｉ層４形成までの工程は図１の実施例と同
様である。また不純物イオン添加条件も同様とし、保護
絶縁膜を窒化シリコン膜で形成するものとする。ｉ層４
形成後、ｉ層４表面に厚さ１．５μｍ程度のレジスト膜
９ａをスピン塗布する（図５（ａ））。そしてゲート電
極２をフォトマスクとした背面露光工程により自己整合
的にレジスト膜９ａをパターニングする（図５
（ｂ））。その後、先のレジスト膜９ａが感光しない環
境で金属膜を蒸着法により成膜する。金属膜を成膜する
方法としてはスパッタリング法でもよいと思われるが、
ターゲットをスパッタリングさせるときに発生させる希
ガス元素（主にアルゴン：Ａｒ）からの発光によりレジ
スト膜９ａが感光するおそれがあるため、金属膜の成膜
には蒸着法を用いる方が無難であると思われる。但し、
光感度の小さいレジスト材料を用いればレジスト膜９ａ
の感光の度合いを小さくすることは可能であると思われ
る。

【００４２】金属膜と非晶質シリコン層との界面での合
金反応により金属シリサイド層６をその界面に形成した
後、金属膜をパターニングし金属シリサイド層６を電極
の一部としたソース／ドレイン電極７を形成する（図５
（ｃ））。この際、前述したようにｉ層４表面は弗酸処
理を行わなくても十分安定であり、良好な金属シリサイ
ド層６を形成することが可能である。またイオン注入工
程が終了するまでの間、その全工程はレジスト膜９ａが
感光しない環境下で行われなければならない。

【００４３】次にレジスト膜９ａのパターンを現像液に
より１００ｎｍ程度ゲート電極２内側に縮小させる（図
５（ｄ））。このレジスト膜９ａをイオン注入の際の入
射イオンのマスクとして用いて試料にＰ⁺ を添加し、最
初に形成したレジスト膜９ａに対し自己整合的にパター
ニングした金属シリサイドソース／ドレイン電極６下部
のｉ層４をｎ層化する（図５（ｅ））。この時イオン注
入のマスクとして用いるレジスト膜９ａのパターン幅
は、当然金属シリサイド電極６形成時よりも縮小されて
いるから、結果としてｎ層８は金属シリサイド電極６部
よりも１００ｎｍ程度ゲート電極２の内側のｉ層４に形
成される。従って図１に示す実施例と同様の効果を得る
ことができる。

【００４４】ソース／ドレイン領域形成後、イオン注入
のマスクとして用いたレジスト膜９ａは、図３、図４に
示す実施例同様硬質化してしまい剥離しずらくなる。そ
のためＯ₂ アッシングを適宣行いレジスト膜９ａを剥離
し易い状態にすることが好ましい。

【００４５】最後にレジスト膜９ａを除去し、その後に
最終的な保護絶縁膜５ｂを成膜する。そしてソース／ド
レイン電極７部分にコンタクトホールを形成する。（図
５（ｆ））。

【００４６】以上の製造工程により保護絶縁膜の形成は
最終的な保護絶縁膜５ｂだけになるばかりでなく、背面
露光工程も一度で済むため製造工程の大幅な削減が可能
となり、図４に示す実施例よりもそのＴＦＴ製造工程の
高スループット化・低コスト化を実現できる。

【００４７】

【発明の効果】本発明により最終的な保護絶縁膜を含め
た保護絶縁膜の形成工程（保護絶縁膜の成膜工程及びそ
れに関わる背面露光工程を含む）が二度あるいは一度で
済むためＴＦＴの製造工程が大幅に削減でき、従って製
造工程の高スループット化・低コスト化を実現すること
ができる。さらに金属シリサイド層の形成が安定化した
状態の非晶質シリコン層上にて常に行われるため定常的
に良好な金属シリサイド層の形成が可能となる。その
上、金属シリサイド電極部分よりもゲート電極内側にソ
ース／ドレイン領域を定常的に形成できるため、ホール
ブロッキング特性の良好な、すなわちＯＦＦリーク電流
の小さい、良好なスイッチング特性を有したＴＦＴを大
面積に均一性よく、しかも定常的に供給することが可能
となる。

【００４８】また、副次的効果としてｉ層表面に金属シ
リサイド層を形成した後にイオン注入あるいはイオンド
ーピングによる不純物半導体層の形成を行うため、入射
イオンが膜に与える熱的エネルギーの効果により、金属
シリサイド層の低抵抗化の促進が期待でき、より抵抗の
低い良好な金属シリサイド層の形成が期待できる。

【図面の簡単な説明】

【図１】本発明の一実施例を示す断面図である。

【図２】本発明の別の実施例を示す断面図である。

【図３】本発明の別の実施例を示す断面図である。

【図４】本発明の別の実施例を示す断面図である。

【図５】本発明の別の実施例を示す断面図である。

【図６】従来の薄膜電界効果トランジスタとその製造方
法を示す断面図である。

【符号の説明】

１ ガラス基板 ２ ゲート電極 ３ ゲート絶縁膜 ４ ｉ型非晶質シリコン層（ｉ層） ５ａ 保護絶縁膜 ５ｂ 最終保護絶縁膜 ５ｃ 耐弗酸性の低い保護絶縁膜 ５ｄ 耐弗酸性の高い保護絶縁膜 ６ 金属シリサイド層（ソース／ドレイン電極の一部） ７ ソース／ドレイン電極 ８ ｎ型非晶質シリコン層（ｎ層） ９ａ 一回目レジスト膜 ９ｂ 二回目レジスト膜

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁵ 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｇ０２Ｆ 1/136 ５００ 9119−2Ｋ Ｈ０１Ｌ 21/265

Claims (6)

【特許請求の範囲】
1. 【請求項１】透明絶縁基板上に導電物質よりなるゲート
   電極をパターニングする工程と、 その後に絶縁膜、半導体膜、絶縁膜の三層を成膜する工
   程と、 その後に前記最上部絶縁膜を前記ゲート電極をフォトマ
   スクとした背面露光工程により前記ゲート電極に対して
   自己整合的にパターニングする工程と、 その後に金属膜を成膜しソース／ドレイン領域にソース
   ／ドレイン電極をパターニングする工程と、 その後に前記最上部絶縁膜を弗酸により前記ゲート電極
   よりもやや内側にそのパターンを縮小させる工程と、 その後に前記最上部絶縁膜を入射イオンのマスクとして
   用い、不純物イオンを半導体試料に添加しｎ型あるいは
   ｐ型の不純物半導体層を形成する方法により前記ソース
   ／ドレイン電極下部の前記半導体膜中に不純物イオンを
   添加して前記パターンを縮小させた最上部絶縁膜に対し
   自己整合的に前記半導体膜中にｎ型あるいはｐ型の不純
   物半導体層を形成する工程と、 を含むことを特徴とする薄膜電界効果トランジスタの製
   造方法。
2. 【請求項２】透明絶縁基板上に導電物質よりなるゲート
   電極をパターニングする工程と、 その後に絶縁膜、半導体膜、耐弗酸性の低い絶縁膜、耐
   弗酸性の高い膜の四層を成膜する工程と、 その後に前記耐弗酸性の低い絶縁膜と前記耐弗酸性の高
   い膜の二層を合わせた最上部膜を前記ゲート電極をフォ
   トマスクとした背面露光工程により前記ゲート電極に対
   して自己整合的にパターニングする工程と、 その後に金属膜を成膜しソース／ドレイン領域にソース
   ／ドレイン電極をパターニングする工程と、 その後に前記耐弗酸性の低い絶縁膜を弗酸により前記ゲ
   ート電極よりもやや内側にそのパターンを縮小させる工
   程と、 その後に前記最上部絶縁膜を入射イオンのマスクとして
   用い、不純物イオンを半導体試料に添加しｎ型あるいは
   ｐ型の不純物半導体層を形成する方法により前記ソース
   ／ドレイン電極下部の前記半導体膜中に不純物イオンを
   添加して前記パターンを縮小させた耐弗酸性の低い絶縁
   膜に対し自己整合的に前記半導体膜中にｎ型あるいはｐ
   型の不純物半導体層を形成する工程と、 を含むことを特徴とする薄膜電界効果トランジスタの製
   造方法。
3. 【請求項３】透明絶縁基板上に導電物質よりなるゲート
   電極をパターニングする工程と、 その後に絶縁膜、半導体膜の二層を成膜する工程と、 その後に前記半導体膜上の有機高分子膜を前記ゲート電
   極をフォトマスクとした背面露光工程により前記ゲート
   電極に対して自己整合的にパターニングする工程と、 その後に前記有機高分子膜を残したまま金属膜を成膜し
   ソース／ドレイン領域にソース／ドレイン電極をパター
   ニングする工程と、 その後に前記有機高分子膜を除去し前記半導体膜上に再
   度新たな有機高分子膜を前記背面露光工程により前記一
   回目の有機高分子膜よりもやや前記ゲート電極内側にそ
   のパターンを縮小させてパターニングする工程と、 その後に前記二回目の有機高分子膜を入射イオンのマス
   クとして用い、不純物イオンを半導体試料に添加しｎ型
   あるいはｐ型の不純物半導体層を形成する方法により前
   記ソース／ドレイン電極下部の前記半導体膜中に不純物
   イオンを添加して前記パターンを縮小させた二回目の有
   機高分子膜に対し自己整合的に前記半導体膜中にｎ型あ
   るいはｐ型の不純物半導体層を形成する工程と、 を含むことを特徴とする薄膜電界効果トランジスタの製
   造方法。
4. 【請求項４】透明絶縁基板上に導電物質よりなるゲート
   電極をパターニングする工程と、 その後に絶縁膜、半導体膜の二層を成膜する工程と、 その後に前記半導体膜上の有機高分子膜を前記ゲート電
   極をフォトマスクとした背面露光工程により前記ゲート
   電極に対して自己整合的にパターニングする工程と、 その後に前記有機高分子膜を残したまま金属膜を成膜し
   ソース／ドレイン領域にソース／ドレイン電極をパター
   ニングする工程と、 その後に前記有機高分子膜を感光させることなく前記ゲ
   ート電極よりもやや内側にそのパターンを縮小させる工
   程と、 その後に前記パターンを縮小させた有機高分子膜を入射
   イオンのマスクとして用い、不純物イオンを半導体試料
   に添加しｎ型あるいはｐ型の不純物半導体層を形成する
   方法により前記ソース／ドレイン電極下部の前記半導体
   膜中に不純物イオンを添加して前記パターンを縮小させ
   た有機高分子膜に対し自己整合的に前記半導体膜中にｎ
   型あるいはｐ型の不純物半導体層を形成する工程と、 を含むことを特徴とする薄膜電界効果トランジスタの製
   造方法。
5. 【請求項５】透明絶縁基板上に導電物質よりなるゲート
   電極が構成され、その上部に絶縁膜、半導体膜が構成さ
   れ、前記ゲート電極直上の前記半導体膜上に下部を耐弗
   酸性の低い絶縁膜、上部を耐弗酸性の高い絶縁膜で形成
   された二層構造の絶縁膜が前記ゲート電極に対し自己整
   合的に構成され、さらにその上部に別の絶縁膜が構成さ
   れ、前記二層構造の絶縁膜の両側の前記半導体膜上に導
   電物質よりなるソース／ドレイン電極が前記ゲート電極
   に対し自己整合的に構成され、前記ソース／ドレイン電
   極下部の前記半導体膜中に前記ソース／ドレイン電極よ
   りもややゲート電極内側にｎ型あるいはｐ型の不純物半
   導体層が構成されていることを特徴とする薄膜電界効果
   トランジスタ。
6. 【請求項６】透明絶縁基板上に導電物質よりなるゲート
   電極が構成され、その上部に絶縁膜、半導体膜が構成さ
   れ、さらにその上部に別の絶縁膜が構成され、前記半導
   体膜上に導電物質よりなるソース／ドレイン電極が前記
   ゲート電極に対し自己整合的に構成され、前記ソース／
   ドレイン電極下部の前記半導体膜中に前記ソース／ドレ
   イン電極よりもややゲート電極内側にｎ型あるいはｐ型
   の不純物半導体層が構成されていることを特徴とする薄
   膜電界効果トランジスタ。