CN105137679B - 一种阵列基板、显示面板及显示装置 - Google Patents

一种阵列基板、显示面板及显示装置 Download PDF

Info

Publication number
CN105137679B
CN105137679B CN201510671731.3A CN201510671731A CN105137679B CN 105137679 B CN105137679 B CN 105137679B CN 201510671731 A CN201510671731 A CN 201510671731A CN 105137679 B CN105137679 B CN 105137679B
Authority
CN
China
Prior art keywords
tft
film transistor
thin film
array base
base palte
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201510671731.3A
Other languages
English (en)
Other versions
CN105137679A (zh
Inventor
马俊才
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Hefei BOE Optoelectronics Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Hefei BOE Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Hefei BOE Optoelectronics Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201510671731.3A priority Critical patent/CN105137679B/zh
Publication of CN105137679A publication Critical patent/CN105137679A/zh
Priority to US15/231,845 priority patent/US9859445B2/en
Application granted granted Critical
Publication of CN105137679B publication Critical patent/CN105137679B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate

Abstract

本发明公开了一种阵列基板、显示面板及显示装置，包括：衬底基板，设置在衬底基板上的栅线和数据线，以及设置在栅线和数据线的交叠区域的薄膜晶体管；薄膜晶体管在衬底基板上的正投影覆盖栅线和数据线的交叠区域在衬底基板上的正投影；薄膜晶体管中的源极具有镂空区域；薄膜晶体管中的漏极设置于源极的镂空区域内，且源极和漏极之间形成有闭合的沟道区域。本发明对于薄膜晶体管位置的设计，可以增大开口率，减小薄膜晶体管附近区域的摩擦弱区；并且，本发明对于闭合的沟道区域的设计可以使薄膜晶体管各处位置高度一致，进而可以给支撑柱提供更大的接触面积，提高支撑柱的支撑能力，以及提高面板的抗压能力。

Description

一种阵列基板、显示面板及显示装置
技术领域
本发明涉及显示技术领域，尤指一种阵列基板、显示面板及显示装置。
背景技术
目前，在显示器件的生产中，薄膜晶体管(Thin-film Transistor，TFT)在阵列基板上起到具有十分重要的作用。通常薄膜晶体管的具体结构包括：衬底基板，以及设置在衬底基板上的栅极、设置在栅极上且与栅极绝缘的有源层、相对而置且分别与有源层电性连接的源极和漏极，当通过安装在衬底基板中的电路将电流施加到栅极时，加载到源极的电流通过有源层传输到漏极，驱动显示器件的像素单元，从而显示图像。
如图1a所示，现有的阵列基板包括设置在基板上的栅线01和数据线02，栅线01和数据线02的交叉位置处的附近区域形成有薄膜晶体管03。如图1b所示，该薄膜晶体管03设置在阵列基板的像素区域内，一方面会影响显示面板的开口率，另一方面还会使薄膜晶体管附近区域的摩擦弱区04的范围较大(图1b中的箭头方向是指取向膜的摩擦方向)；此外，由于薄膜晶体管中的沟道区域031的两侧具有支撑柱(PS)站位区域05，与支撑柱接触，导致支撑柱接触面积小，支撑柱的支撑力减弱，易发生侧滑，出现显示不均匀及按压水波纹的现象。
因此，如何在保证开口率的基础上，解决薄膜晶体管附近区域的摩擦弱区的范围较大，以及支撑柱易发生侧滑的问题，是本领域技术人员亟待解决的技术问题。
发明内容
有鉴于此，本发明实施例提供一种阵列基板、显示面板及显示装置，可以增大开口率，减小薄膜晶体管附近区域的摩擦弱区，以及提高支撑柱的支撑能力和面板的抗压能力。
因此，本发明实施例提供了一种阵列基板，包括：衬底基板，设置在所述衬底基板上的栅线和数据线，以及设置在所述栅线和数据线的交叠区域的薄膜晶体管；
所述薄膜晶体管在衬底基板上的正投影覆盖所述栅线和数据线的交叠区域在衬底基板上的正投影；
所述薄膜晶体管中的源极具有镂空区域；
所述薄膜晶体管中的漏极设置于所述源极的镂空区域内，且所述源极和漏极之间形成有闭合的沟道区域。
在一种可能的实现方式中，在本发明实施例提供的上述阵列基板中，所述沟道区域的图案为闭合的环形图案。
在一种可能的实现方式中，在本发明实施例提供的上述阵列基板中，所述栅线和数据线的交叠区域的中心点与所述沟道区域的中心点相互重合。
在一种可能的实现方式中，在本发明实施例提供的上述阵列基板中，所述源极在数据线两侧具有凸出于数据线的第一图案；
所述薄膜晶体管中的栅极在栅线两侧具有凸出于栅线的第二图案；
所述凸出于数据线的第一图案在衬底基板上的正投影与所述凸出于栅线的第二图案在衬底基板上的正投影至少部分重叠。
在一种可能的实现方式中，在本发明实施例提供的上述阵列基板中，所述凸出于数据线的第一图案和所述凸出于栅线的第二图案均为三角形图案。
在一种可能的实现方式中，在本发明实施例提供的上述阵列基板中，所述源极在衬底基板上的正投影和所述栅极在衬底基板上的正投影完全重叠。
在一种可能的实现方式中，在本发明实施例提供的上述阵列基板中，所述阵列基板上取向膜的摩擦方向与数据线的延伸方向一致，且所述摩擦方向为沿着所述凸出于数据线的第一图案的第一侧边指向第二侧边的方向；所述第一侧边的边长小于所述第二侧边的边长。
本发明实施例还提供了一种显示面板，包括相对而置的阵列基板和对向基板，其中，所述阵列基板为本发明实施例提供的上述阵列基板。
在一种可能的实现方式中，在本发明实施例提供的上述显示面板中，所述阵列基板或所述对向基板上设置有黑矩阵，所述黑矩阵在衬底基板上的正投影覆盖所述薄膜晶体管在衬底基板上的正投影。
本发明实施例还提供了一种显示装置，包括本发明实施例提供的上述显示面板。
本发明实施例的有益效果包括：
本发明实施例提供的一种阵列基板、显示面板及显示装置，包括：衬底基板，设置在衬底基板上的栅线和数据线，以及设置在栅线和数据线的交叠区域的薄膜晶体管；薄膜晶体管在衬底基板上的正投影覆盖栅线和数据线的交叠区域在衬底基板上的正投影；薄膜晶体管中的源极具有镂空区域；薄膜晶体管中的漏极设置于源极的镂空区域内，且源极和漏极之间形成有闭合的沟道区域。本发明对于薄膜晶体管位置的设计，可以增大开口率，减小薄膜晶体管附近区域的摩擦弱区；并且，本发明对于闭合的沟道区域的设计可以使薄膜晶体管各处位置高度一致，进而可以给支撑柱提供更大的接触面积，提高支撑柱的支撑能力，以及提高面板的抗压能力。
附图说明
图1a为现有技术中阵列基板的结构示意图；
图1b为图1a中阵列基板的摩擦区域和支撑柱站位区域的示意图；
图2a为本发明实施例提供的阵列基板的结构示意图之一；
图2b为图2a中阵列基板的摩擦区域和支撑柱站位区域的示意图；
图3为本发明实施例提供的阵列基板中的数据线的结构示意图；
图4为本发明实施例提供的阵列基板中的栅线的结构示意图；
图5为本发明实施例提供的阵列基板的结构示意图之二；
图6a为本发明实施例提供的阵列基板的结构示意图之三；
图6b为图6a中阵列基板的摩擦区域和支撑柱站位区域的示意图；
图7为本发明实施例提供的具有像素电极的阵列基板的结构示意图；
图8为本发明实施例提供的黑矩阵的结构示意图。
具体实施方式
下面结合附图，对本发明实施例提供的阵列基板、显示面板及显示装置的具体实施方式进行详细地说明。
其中，附图中各膜层的厚度和形状不反映阵列基板的真实比例，目的只是示意说明本发明内容。
本发明实施例提供了一种阵列基板，如图2a所示，包括：衬底基板，设置在衬底基板上的栅线1和数据线2，以及设置在栅线1和数据线2的交叠区域的薄膜晶体管3；
薄膜晶体管3在衬底基板上的正投影覆盖栅线1和数据线2的交叠区域在衬底基板上的正投影；
薄膜晶体管3中的源极31具有镂空区域；
薄膜晶体管3中的漏极32设置于源极31的镂空区域内，且源极31和漏极32之间形成有闭合的沟道区域33。
在本发明实施例提供的上述阵列基板中，如图2b所示，由于薄膜晶体管3在衬底基板上的正投影覆盖栅线1和数据线2的交叠区域在衬底基板上的正投影，即薄膜晶体管3并未位于阵列基板的像素区域内，可以增大开口率，且减小薄膜晶体管附近区域的摩擦弱区4；此外，由于薄膜晶体管中的沟道区域33为闭合的结构，可以使薄膜晶体管3各处位置高度一致，增大支撑柱的站位区域5，因此可以给支撑柱提供更大的接触面积，提高支撑柱的支撑能力，以及提高面板的抗压能力。
在具体实施时，在本发明实施例提供的上述阵列基板中，如图2a所示，沟道区域33的图案可以设置为闭合的环形图案，这样在沟道区域的宽长比(W/L)一定的情况下，闭合环形结构的沟道区域所占面积最小，可以节省成本；并且，闭合的环形沟道区域可以实现较大的宽长比，进而提高充电效率，提高面板的响应时间。需要说明的是，本发明实施例提供的沟道区域可以是任何适合闭合图形，如框状，不限于本发明附图中涉及到的环形图案。对于闭合的沟道区域的图案，可以根据实际情况而定，在此不做限定。
进一步地，在具体实施时，在本发明实施例提供的上述阵列基板中，为了进一步增大开口率，以及减小薄膜晶体管附近区域的摩擦弱区，可以将栅线和数据线的交叠区域的中心点与沟道区域的中心点设置为相互重合。
在具体实施时，在本发明实施例提供的上述阵列基板中，为了满足沟道区域的宽长比，且进一步减小薄膜晶体管附近区域的摩擦弱区，如图3所示，源极31在数据线2两侧具有凸出于数据线2的第一图案301；如图4所示，薄膜晶体管3中的栅极34在栅线1两侧具有凸出于栅线1的第二图案302；并且，凸出于数据线2的第一图案301在衬底基板上的正投影与凸出于栅线1的第二图案302在衬底基板上的正投影应该至少部分重叠，这样可以保证不影响薄膜晶体管的正常工作。
进一步地，在具体实施时，在本发明实施例提供的上述阵列基板中，如图3和图4所示，凸出于数据线2的第一图案301和凸出于栅线1的第二图案302均可以设置为三角形图案，此时，栅极的图案可以看作是类似“菱形”图案，源极的图案也可以看作是类似“菱形”图案。需要说明的是，对于凸出于数据线的第一图案和凸出于栅线的第二图案的具体图案，不限于本发明提供的三角形图案，可以根据实际情况而定，在此不做限定。
在具体实施时，在本发明实施例提供的上述阵列基板中，如图5所示，源极31在衬底基板上的正投影和栅极34在衬底基板上的正投影可以部分重叠；或者，为了减少金属材料的浪费，节省成本，如图2a所示，当凸出于数据线2的第一图案301和凸出于栅线1的第二图案302均设置为三角形图案时，源极31在衬底基板上的正投影和栅极34在衬底基板上的正投影可以完全重叠。上述对于源极和栅极相互位置关系的设置，可以根据实际情况而定，在此不做限定。
具体地，在具体实施时，在本发明实施例提供的上述阵列基板中，为了进一步缩小摩擦弱区对显示区域的影响，如图6a和图6b所示，当阵列基板上取向膜的摩擦方向与数据线的延伸方向一致时，摩擦方向(图6b中的箭头方向)可以设置为沿着凸出于数据线2的第一图案301(三角形图案)的第一侧边a指向第二侧边b的方向；此时，第一侧边a的边长应小于第二侧边b的边长。若第一侧边的边长大于第二侧边时，摩擦方向应与图6b中示出的箭头方向相反。若第一侧边的边长等于第二侧边的边长，摩擦方向只要与数据线的延伸方向一致即可，在此不做限定。
在具体实施时，在本发明实施例提供的上述阵列基板中，如图7所示，阵列基板还包括与漏极32通过钝化层的过孔电性相连的像素电极6；本发明实施例提供的阵列基板中一般还会具有诸如有源层、绝缘层、取向膜等其他膜层结构，以及在衬底基板上还一般形成有公共电极线等结构，这些具体结构可以有多种实现方式，在此不做限定。
基于同一发明构思，本发明实施例还提供了一种显示面板，包括上述任一种方式的阵列基板和与该阵列基板相对设置的对向基板。该显示面板的实施可以参见上述阵列基板的实施例，重复之处不再赘述。
在具体实施时，在本发明实施例提供的上述显示面板中，为了进行遮光，如图8所示，阵列基板或对向基板上设置有黑矩阵7，且黑矩阵7在衬底基板上的正投影应至少覆盖薄膜晶体管在衬底基板上的正投影。
基于同一发明构思，本发明实施例还提供了一种显示装置，包括本发明实施例提供的上述显示面板，该显示装置可以为：手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。对于该显示装置的其它必不可少的组成部分均为本领域的普通技术人员应该理解具有的，在此不做赘述，也不应作为对本发明的限制。该显示装置的实施可以参见上述阵列基板和显示面板的实施例，重复之处不再赘述。
本发明实施例提供的一种阵列基板、显示面板及显示装置，包括：衬底基板，设置在衬底基板上的栅线和数据线，以及设置在栅线和数据线的交叠区域的薄膜晶体管；薄膜晶体管在衬底基板上的正投影覆盖栅线和数据线的交叠区域在衬底基板上的正投影；薄膜晶体管中的源极具有镂空区域；薄膜晶体管中的漏极设置于源极的镂空区域内，且源极和漏极之间形成有闭合的沟道区域。本发明对于薄膜晶体管位置的设计，可以增大开口率，减小薄膜晶体管附近区域的摩擦弱区；并且，本发明对于闭合的沟道区域的设计可以使薄膜晶体管各处位置高度一致，进而可以给支撑柱提供更大的接触面积，提高支撑柱的支撑能力，以及提高面板的抗压能力。
显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。

Claims (8)

1.一种阵列基板，包括：衬底基板，设置在所述衬底基板上的栅线和数据线，以及设置在所述栅线和数据线的交叠区域的薄膜晶体管；其特征在于，
所述薄膜晶体管在衬底基板上的正投影覆盖所述栅线和数据线的交叠区域在衬底基板上的正投影；
所述薄膜晶体管中的源极具有镂空区域；
所述薄膜晶体管中的漏极设置于所述源极的镂空区域内，且所述源极和漏极之间形成有闭合的沟道区域；
所述源极在数据线两侧具有凸出于数据线的第一图案；所述薄膜晶体管中的栅极在栅线两侧具有凸出于栅线的第二图案；所述第一图案与所述第二图案均为三角形图案；
所述阵列基板上取向膜的摩擦方向与数据线的延伸方向一致，且所述摩擦方向为沿着所述凸出于数据线的第一图案的第一侧边指向第二侧边的方向；所述第一侧边的边长小于所述第二侧边的边长。
2.如权利要求1所述的阵列基板，其特征在于，所述沟道区域的图案为闭合的环形图案。
3.如权利要求2所述的阵列基板，其特征在于，所述栅线和数据线的交叠区域的中心点与所述沟道区域的中心点相互重合。
4.如权利要求1所述的阵列基板，其特征在于，所述凸出于数据线的第一图案在衬底基板上的正投影与所述凸出于栅线的第二图案在衬底基板上的正投影至少部分重叠。
5.如权利要求4所述的阵列基板，其特征在于，所述源极在衬底基板上的正投影和所述栅极在衬底基板上的正投影完全重叠。
6.一种显示面板，其特征在于，包括相对而置的阵列基板和对向基板，其中，所述阵列基板为权利要求1-5任一项所述的阵列基板。
7.如权利要求6所述的显示面板，其特征在于，所述阵列基板或所述对向基板上设置有黑矩阵，所述黑矩阵在衬底基板上的正投影覆盖所述薄膜晶体管在衬底基板上的正投影。
8.一种显示装置，其特征在于，包括如权利要求6-7任一项所述的显示面板。
CN201510671731.3A 2015-10-13 2015-10-13 一种阵列基板、显示面板及显示装置 Active CN105137679B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201510671731.3A CN105137679B (zh) 2015-10-13 2015-10-13 一种阵列基板、显示面板及显示装置
US15/231,845 US9859445B2 (en) 2015-10-13 2016-08-09 Array substrate, display panel and display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510671731.3A CN105137679B (zh) 2015-10-13 2015-10-13 一种阵列基板、显示面板及显示装置

Publications (2)

Publication Number Publication Date
CN105137679A CN105137679A (zh) 2015-12-09
CN105137679B true CN105137679B (zh) 2018-03-30

Family

ID=54723075

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510671731.3A Active CN105137679B (zh) 2015-10-13 2015-10-13 一种阵列基板、显示面板及显示装置

Country Status (2)

Country Link
US (1) US9859445B2 (zh)
CN (1) CN105137679B (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105957883A (zh) * 2016-05-16 2016-09-21 京东方科技集团股份有限公司 一种薄膜晶体管、阵列基板、显示面板及显示装置
CN106950771B (zh) 2017-03-31 2019-12-24 京东方科技集团股份有限公司 一种阵列基板、显示面板及显示装置
US20190206904A1 (en) * 2017-12-28 2019-07-04 Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Thin film transistor and method of making the same, and array substrate
CN108169947B (zh) * 2018-01-31 2023-04-21 京东方科技集团股份有限公司 阵列基板及其制造方法、触控显示装置
US20200089066A1 (en) * 2018-09-17 2020-03-19 Chongqing Hkc Optoelectronics Technology Co., Ltd. Array substrate, display panel, and display device
CN111384065A (zh) * 2020-03-16 2020-07-07 深圳市华星光电半导体显示技术有限公司 阵列基板、显示面板以及显示装置
US11552156B2 (en) 2020-03-16 2023-01-10 Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Array substrate, display panel, and display device with semiconductor layer directly below data lines
CN114326235B (zh) * 2022-01-06 2023-12-12 Tcl华星光电技术有限公司 阵列基板及液晶显示面板
CN116841078A (zh) * 2023-07-07 2023-10-03 京东方科技集团股份有限公司 一种彩膜基板、显示面板和彩膜基板的制作方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102566178A (zh) * 2011-12-26 2012-07-11 深圳市华星光电技术有限公司 一种薄膜晶体管液晶显示器、基板及制造方法
CN104269410A (zh) * 2014-09-03 2015-01-07 合肥京东方光电科技有限公司 一种阵列基板及显示装置

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100603397B1 (ko) * 2004-11-18 2006-07-20 삼성에스디아이 주식회사 유기 박막 트랜지스터 및 이를 구비한 평판 디스플레이 장치
JP5157319B2 (ja) * 2007-08-28 2013-03-06 セイコーエプソン株式会社 電気光学装置及び電子機器

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102566178A (zh) * 2011-12-26 2012-07-11 深圳市华星光电技术有限公司 一种薄膜晶体管液晶显示器、基板及制造方法
CN104269410A (zh) * 2014-09-03 2015-01-07 合肥京东方光电科技有限公司 一种阵列基板及显示装置

Also Published As

Publication number Publication date
CN105137679A (zh) 2015-12-09
US20170104105A1 (en) 2017-04-13
US9859445B2 (en) 2018-01-02

Similar Documents

Publication Publication Date Title
CN105137679B (zh) 一种阵列基板、显示面板及显示装置
CN107316873A (zh) 一种阵列基板及显示装置
US10418383B2 (en) Array substrate, fabrication method thereof and display device
CN104880852B (zh) 一种阵列基板及其制备方法、显示面板和显示装置
CN103676374A (zh) 一种阵列基板、液晶显示面板及显示装置
CN107275347B (zh) 一种阵列基板、其制备方法及显示面板
CN102346339A (zh) 液晶显示器
CN106324924A (zh) 一种阵列基板及其制备方法、显示面板、显示装置
KR102068111B1 (ko) 액정 패널에 사용되는 어레이 기판 및 그 제조 방법
CN103824862B (zh) 薄膜晶体管基板与显示器
CN102253548B (zh) 影像显示系统
CN105404062A (zh) 阵列基板和显示装置
CN106526997A (zh) 阵列基板、显示面板及显示装置
US20230252930A1 (en) Display panel and manufacturing method thereof
WO2019233113A1 (zh) 阵列基板及显示装置
CN103091921B (zh) 一种阵列基板及其制作方法、显示装置
CN103928471B (zh) 一种阵列基板及其制备方法、显示装置
WO2020140688A1 (zh) 阵列基板及显示装置
CN205067935U (zh) 一种阵列基板及显示装置
KR20120049142A (ko) 액정 패널, ｔｆｔ 어레이 기판 및 그 제조방법
JP2021525451A (ja) Ｅｓｄ保護薄膜トランジスタ及びｅｓｄ保護構造
CN106959536A (zh) 显示面板、制作显示面板的方法及显示装置
CN104216186A (zh) 阵列基板及其制造方法、显示装置
CN206619596U (zh) 阵列基板和显示面板
CN106129071A (zh) 一种阵列基板的制作方法及相应装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant