KR20000015173A - 박막 트랜지스터 액정표시소자 - Google Patents

박막 트랜지스터 액정표시소자 Download PDF

Info

Publication number
KR20000015173A
KR20000015173A KR1019980034939A KR19980034939A KR20000015173A KR 20000015173 A KR20000015173 A KR 20000015173A KR 1019980034939 A KR1019980034939 A KR 1019980034939A KR 19980034939 A KR19980034939 A KR 19980034939A KR 20000015173 A KR20000015173 A KR 20000015173A
Authority
KR
South Korea
Prior art keywords
electrode
gate
thin film
film transistor
liquid crystal
Prior art date
Application number
KR1019980034939A
Other languages
English (en)
Inventor
김태호
배석
Original Assignee
김영환
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대전자산업 주식회사 filed Critical 김영환
Priority to KR1019980034939A priority Critical patent/KR20000015173A/ko
Publication of KR20000015173A publication Critical patent/KR20000015173A/ko

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Optics & Photonics (AREA)
  • Power Engineering (AREA)
  • Liquid Crystal (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Geometry (AREA)

Abstract

본 발명은 박막 트랜지스터 액정표시소자를 개시한다. 개시된 본 발명의 박막 트랜지스터 액정표시소자는, 유리기판; 상기 유리기판 상에 수직·교차하도록 배열되는 수 개의 게이트 라인들 및 데이터 라인들; 상기 게이트 라인과 데이터 라인의 교차점에 인접된 게이트 라인 상에 형성되는 박막 트랜지스터; 상기 한 쌍의 게이트 라인과 한 쌍의 데이터 라인의 의해 한정된 화소영역에 형성되는 화소 전극을 포함하며, 상기 박막 트랜지스터는 게이트 라인의 일부분인 게이트 전극과, 상기 게이트 전극 상부에 패턴의 형태로 형성되는 반도체층, 상기 게이트 전극과 반도체층 사이에 개재되는 게이트 절연막, 및 상기 반도체층 상에 이격되어 형성되는 소오스/드레인 전극으로 구성되는 박막 트랜지스터 액정표시소자로서, 상기 화소 전극과 박막 트랜지스터의 소오스 전극은 일체형으로 형성된 것을 특징으로 한다.

Description

박막 트랜지스터 액정표시소자
본 발명은 박막 트랜지스터 액정표시소자에 관한 것으로, 보다 상세하게는, 소오스 전극과 화소 전극이 일체형으로된 박막 트랜지스터 액정표시소자에 관한 것이다.
텔레비젼 및 그래픽 디스플레이 등의 표시 장치에 이용되는 액정표시소자(Liquid Crystal Display : 이하, LCD)는 CRT(Cathod-ray tube)를 대신하여 개발되어져 왔다.
특히, 각 화소의 구동을 독립적으로 제어하기 위한 스위칭 소자로서 박막 트랜지스터(Thin Film Transistor : 이하, TFT)가 구비되는 TFT LCD는 고속 응답 특성을 갖는 잇점과 고화소수에 적합하다는 잇점 때문에 CRT에 필적할만한 화면의 고화질화 및 대형화, 컬러화 등을 실현하는데 크게 기여하고 있다.
도 1은 종래 TFT LCD의 단위셀을 개략적으로 도시한 평면도로서, 도시된 바와 같이, 게이트 라인(2)과 데이터 라인(8)이 수직·교차하도록 배열되며, 상기 게이트 라인(2)과 데이터 라인(8)의 교차부에 인접된 게이트 라인(2) 상에는 단위셀의 온/오프를 제어하는 TFT(10)가 배치되고, 게이트 라인(2)과 데이터 라인(4)에 의해 한정된 화소영역에는 ITO 금속으로된 화소 전극(9)이 배치된다.
여기서, TFT(10)는 게이트 라인의 일부분인 게이트 전극(2a)과, 이를 피복하는 게이트 절연막(도시안됨), 게이트 전극(2a) 상부의 게이트 절연막 상에 패턴의 형태로 형성되는 반도체층(도시안됨), 및 반도체층 상에 이격되어 배치되는 소오스/드레인 전극(8a, 8b)으로 구성되며, 이때, 소오스 전극(8a)은 화소 전극(9)과 콘택된다.
도 2는 종래 TFT LCD의 제조방법을 설명하기 위한 단면도로서, 이를 설명하면 다음과 같다.
우선, 유리 기판(1) 상에 게이트 전극(2a)을 형성하고, 상기 게이트 전극(2a)을 피복하도록 유리기판(1) 전면 상에 게이트 절연막(3)을 도포한다.
그런 다음, 게이트 전극(2a) 상부의 게이트 절연막(3) 부분에 패턴의 형태로 반도체층(4)을 형성하고, 이어서, 상기 반도체층(4)의 중심부 상에 패턴의 형태로 에치 스톱퍼(5)를 형성한 후, 노출된 반도체층(4) 및 에치 스톱퍼(5) 상에 오믹층(6)을 형성한다.
이후, 전체 상부에 ITO 금속막을 증착한 상태에서, 상기 ITO 금속막을 패터닝하여 화소영역에 ITO 금속막으로된 화소 전극(9)을 형성하고, 그리고 나서, 전체 상부에 소정의 불투명 금속막을 소정 두께로 증착한 후, 상기 금속막을 식각하여 소오스/드레인 전극(8a, 8b)을 형성한다.
이때, 금속막의 식각시에는 소오스 전극(8a)과 드레인 전극(8b)이 소정 간격 이격되도록 식각하며, 아울러, 소오스 전극(8a)은 화소 전극(9)과 콘택되도록 식각한다.
또한, 소오스 전극(8a)과 드레인 전극(8b)간을 이격시키기 위한 식각시에는 에치 스톱퍼(5) 상에 형성되어 있는 오믹층(6) 부분도 함께 제거되며, 이에 따라, 에치 스톱퍼(5)의 상부면은 노출된다.
그러나, 상기와 같은 종래 TFT LCD의 제조 공정에서는 소오스/드레인 전극을 형성하기 위한 금속막의 식각 공정에서 식각 불량, 예를 들어, 과소 식각으로 인하여 소오스 전극과 드레인 전극이 쇼트되거나, 또는, 오믹층이 잔류하게 되어 채널이 형성되지 않는 결함, 혹은, 과도 식각으로 인하여 에치 스톱퍼의 표면이 손상되거나, 또는, 게이트 전극과 소오스 전극간의 오버랩 정도가 불균일하게 되어 샷 뮤라(Shot Mura)가 초래되는 등의 결함이 발생되는 문제점이 있었다.
따라서, 상기와 같은 문제점을 해결하기 위하여 안출된 본 발명은, 화소 전극과 소오스 전극을 일체형으로 형성함으로써, 식각 불량으로 인하여 결함 발생을 방지할 수 있는 TFT LCD를 제공하는데, 그 목적이 있다.
도 1은 종래 박막 트랜지스터 액정표시소자의 단위셀을 개략적으로 도시한 평면도.
도 2는 종래 박막 트랜지스터 액정표시소자의 제조방법을 설명하기 위한 단면도.
도 3은 본 발명의 실시예에 따른 박막 트랜지스터 액정표시소자의 단위셀을 개략적으로 도시한 평면도.
도 4는 본 발명의 실시예에 따른 박막 트랜지스터 액정표시소자의 제조방법을 설명하기 위한 단면도.
(도면의 주요 부분에 대한 부호의 설명)
11 : 유리기판 12 : 게이트 라인
12a : 게이트 전극 13 : 게이트 절연막
14 : 반도체층 15 : 에치 스톱퍼
16 : 오믹층 17 : 데이터 라인
17a : 드레인 전극 18a : 화소 전극
18b : 소오스 전극 20 : 박막 트랜지스터
상기와 같은 목적을 달성하기 위한 본 발명의 TFT LCD는, 유리기판; 상기 유리기판 상에 수직·교차하도록 배열되는 수 개의 게이트 라인들 및 데이터 라인들; 상기 게이트 라인과 데이터 라인의 교차점에 인접된 게이트 라인 상에 형성되는 TFT; 상기 한 쌍의 게이트 라인과 한 쌍의 데이터 라인의 의해 한정된 화소영역에 형성되는 화소 전극을 포함하며, 상기 TFT는 게이트 라인의 일부분인 게이트 전극과, 상기 게이트 전극 상부에 패턴의 형태로 형성되는 반도체층, 상기 게이트 전극과 반도체층 사이에 개재되는 게이트 절연막, 및 상기 반도체층 상에 이격되어 형성되는 소오스/드레인 전극으로 구성되는 TFT LCD로서, 상기 화소 전극과 TFT의 소오스 전극은 일체형으로 형성된 것을 특징으로 한다.
본 발명에 따르면, 화소 전극과 소오스 전극을 일체형으로 형성하기 때문에 종래 소오스 전극과 드레인 전극을 동시에 형성하기 위한 금속막의 식각 불량으로 인하여 결함이 발생되는 것을 방지할 수 있다.
이하, 첨부된 도면에 의거하여 본 발명의 바람직한 실시예를 보다 상세하게 설명하도록 한다.
도 3은 본 발명의 실시예에 따른 TFT LCD의 단위셀을 개략적을 도시한 평면도로서, 도시된 바와 같이, 종래와 동일하게 게이트 라인(12)과 데이터 라인(17)이 수직·교차하도록 배열되며, 게이트 라인(12)과 데이터 라인(17)의 교차점에 인접된 상기 게이트 라인(12) 상에는 TFT(20)가 배치되고, 상기 게이트 라인(12)과 데이터 라인(17)에 의해 한정된 화소영역에는 ITO 금속으로된 화소 전극(18a)이 형성된다.
이때, 화소영역에 배치되는 화소 전극(18a)과 TFT(20)의 소오스 전극(18b)은 일체형으로 형성되며, TFT(20)의 드레인 전극(17a)은 종래와 마찬가지로 데이터 라인(17)으로부터 인출된 형태로 형성된다.
즉, 화소 전극을 형성하기 위한 ITO 금속막의 패터닝시에 TFT(20)의 반도체층(도시안됨)의 일측 상에도 ITO 금속막이 배치되도록 한다.
이에 따라, 도시된 바와 같이, 소오스 전극(18b)이 불투명 금속으로 형성되는 종래와는 달리 투명 금속인 ITO 금속으로 형성되기 때문에 그에 해당하는 면적만큼의 개구율을 향상시킬 수 있게 된다.
또한, 화소 전극과 소오스 전극을 일체형으로 형성하기 때문에 그들간의 콘택 불량이 발생되는 것을 방지할 수 있다.
도 4는 상기한 구조를 갖는 본 발명의 실시예에 따른 TFT LCD의 제조방법을 설명하기 위한 단면도로서, 도시된 바와 같이, 공지된 TFT LCD의 제조 공정을 통해 유리기판(11) 상에 게이트 전극(12a), 게이트 절연막(13), 반도체층(14), 에치 스톱퍼(15) 및 오믹층(16)까지 형성한 상태에서, 상기 구조물들이 형성된 유리기판(11) 전면 상에 ITO 금속막을 소정 두께로 증착한 후, 상기 ITO 금속막을 패터닝하여 화소 전극(18a)과 소오스 전극(18b)을 동시에 형성한다.
이때, 화소 전극(18a)은 화소영역에 해당하는 게이트 절연막(13) 부분 상에 형성되도록 하며, 소오스 전극(18b)은 화소 전극(18b)으로부터 연장되어 상기 화소영역에 인접된 오믹층(16)의 일측 상에 배치되도록 형성한다.
이후, 유리기판(11)의 전면 상에 소정의 불투명 금속막을 증착시킨 상태에서, 상기 금속막을 식각하여 드레인 전극(17a)을 형성함으로써, TFT(20)를 완성한다.
여기서, 드레인 전극(17a)은 화소 전극(18a)과 일체형으로 형성된 소오스 전극(18b)과 소정 간격 이격되게 오믹층(16)의 타측면 상에 배치되도록 한다.
아울러, 드레인 전극(17a)을 형성하기 위한 식각 공정시에는 채널이 형성될 수 있도록 소오스 전극(18b) 및 드레인 전극(17a)이 형성되지 않은 오믹층(16) 부분을 함께 식각하여 에치 스톱퍼(15)의 중심부를 노출시킨다.
이상에서와 같이, 본 발명은 화소 전극과 소오스 전극을 일체형으로 형성함으로써, 소오스 전극과 드레인 전극을 동시에 형성하기 위한 식각 공정시에 과소 또는 과도 식각으로 인하여 발생되는 결함들을 원천적으로 방지할 수 있다.
또한, 화소 전극과 소오스 전극을 일체형으로 형성하기 때문에 그들간의 콘택 불량을 방지할 수 있으며, 아울러, 소오스 전극을 ITO 금속으로 형성하기 때문에 개구율을 향상시킬 수 있다.
게다가, 소오스 전극과 게이트 전극간의 오버랩 정도가 변경될지라도 상기 소오스 전극이 투명한 ITO 금속으로 형성되어 있기 때문에 샷 뮤라의 발생을 방지할 수 있다.
한편, 여기에서는 본 발명의 특정 실시예에 대하여 설명하고 도시하였지만, 당업자에 의하여 이에 대한 수정과 변형을 할 수 있다. 따라서, 이하, 특허청구의 범위는 본 발명의 진정한 사상과 범위에 속하는 한 모든 수정과 변형을 포함하는 것으로 이해할 수 있다.

Claims (2)

  1. 유리기판; 상기 유리기판 상에 수직·교차하도록 배열되는 수 개의 게이트 라인들 및 데이터 라인들; 상기 게이트 라인과 데이터 라인의 교차점에 인접된 게이트 라인 상에 형성되는 박막 트랜지스터; 상기 한 쌍의 게이트 라인과 한 쌍의 데이터 라인의 의해 한정된 화소영역에 투명 금속막으로 형성되는 화소 전극을 포함하며, 상기 박막 트랜지스터는 게이트 라인의 일부분인 게이트 전극과, 상기 게이트 전극 상부에 패턴의 형태로 형성되는 반도체층, 상기 게이트 전극과 반도체층 사이에 개재되는 게이트 절연막, 및 상기 반도체층 상에 이격되어 형성되는 소오스/드레인 전극으로 구성되는 박막 트랜지스터 액정표시소자로서,
    상기 화소 전극과 박막 트랜지스터의 소오스 전극은 일체형으로 형성된 것을 특징으로 하는 박막 트랜지스터 액정표시소자.
  2. 제 1 항에 있어서, 상기 화소 전극과 소오스 전극은 ITO 금속막으로 형성된 것을 특징으로 하는 박막 트랜지스터 액정표시소자.
KR1019980034939A 1998-08-27 1998-08-27 박막 트랜지스터 액정표시소자 KR20000015173A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019980034939A KR20000015173A (ko) 1998-08-27 1998-08-27 박막 트랜지스터 액정표시소자

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980034939A KR20000015173A (ko) 1998-08-27 1998-08-27 박막 트랜지스터 액정표시소자

Publications (1)

Publication Number Publication Date
KR20000015173A true KR20000015173A (ko) 2000-03-15

Family

ID=19548541

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980034939A KR20000015173A (ko) 1998-08-27 1998-08-27 박막 트랜지스터 액정표시소자

Country Status (1)

Country Link
KR (1) KR20000015173A (ko)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR930004348A (ko) * 1991-08-02 1993-03-22 카를로 코글리아티 셀룰로스, 흑연, 운모, 고령토, 피혁등의 천연재료로 제조된 필름 또는 쉬트의 처리를 위한 불소화 폴리우레탄의 용도
KR100204071B1 (ko) * 1995-08-29 1999-06-15 구자홍 박막트랜지스터-액정표시장치 및 제조방법
KR100222961B1 (ko) * 1996-03-26 1999-10-01 윤종용 Tft-lcd 소자 및 그 제조 방법
KR100229371B1 (ko) * 1996-07-22 1999-11-01 가네꼬 히사시 반사형 액정 디스플레이 및 이의 형성 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR930004348A (ko) * 1991-08-02 1993-03-22 카를로 코글리아티 셀룰로스, 흑연, 운모, 고령토, 피혁등의 천연재료로 제조된 필름 또는 쉬트의 처리를 위한 불소화 폴리우레탄의 용도
KR100204071B1 (ko) * 1995-08-29 1999-06-15 구자홍 박막트랜지스터-액정표시장치 및 제조방법
KR100222961B1 (ko) * 1996-03-26 1999-10-01 윤종용 Tft-lcd 소자 및 그 제조 방법
KR100229371B1 (ko) * 1996-07-22 1999-11-01 가네꼬 히사시 반사형 액정 디스플레이 및 이의 형성 방법

Similar Documents

Publication Publication Date Title
KR20000045309A (ko) 박막 트랜지스터 액정표시소자
KR100333179B1 (ko) 박막트랜지스터액정표시소자및그의제조방법
KR100303348B1 (ko) 액정표시소자의 데이터 라인 형성방법
KR0124976B1 (ko) 개구율 향상을 위한 액정표시장치 및 그 제조방법
KR100616443B1 (ko) 박막 트랜지스터 액정표시소자의 박막 트랜지스터 어레이 기판
KR100707006B1 (ko) 박막트랜지스터 액정표시소자의 박막트랜지스터 어레이 기판
KR100599961B1 (ko) 박막 트랜지스터 액정표시장치
KR20000015173A (ko) 박막 트랜지스터 액정표시소자
KR100559219B1 (ko) 박막 트랜지스터 액정표시장치
KR100349380B1 (ko) 박막 트랜지스터 어레이 기판
KR100336897B1 (ko) 박막트랜지스터액정표시소자의제조방법
KR100569262B1 (ko) 액정표시소자의 제조방법
KR100507268B1 (ko) 액정표시소자의 제조방법
KR100577777B1 (ko) 박막 트랜지스터 액정표시소자의 트랜스퍼 형성방법
KR20020016311A (ko) 박막 트랜지스터의 액정표시소자
KR20000003756A (ko) 박막 트랜지스터 및 그의 제조방법
KR100577788B1 (ko) 박막 트랜지스터 액정표시소자의 박막 트랜지스터 어레이기판의 제조방법
KR100466393B1 (ko) 액정표시소자의 박막트랜지스터
KR100289654B1 (ko) 버티컬구조의박막트랜지스터를구비한액정표시소자및그의제조방법
KR20000003169A (ko) 액정표시소자의 보조 용량 캐패시터 및 그의 형성방법
KR100569261B1 (ko) 박막 트랜지스터 액정 표시 소자
KR20000003758A (ko) 박막 트랜지스터 액정표시소자
KR20000004372A (ko) 박막 트랜지스터 액정표시소자
KR100375734B1 (ko) 티에프티 어레이 기판의 제조방법
KR101087380B1 (ko) 액정표시장치 및 그 제조방법

Legal Events

Date Code Title Description
N231 Notification of change of applicant
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application