KR20050066590A - 액정표시장치용 어레이 기판 제조 방법 - Google Patents
액정표시장치용 어레이 기판 제조 방법 Download PDFInfo
- Publication number
- KR20050066590A KR20050066590A KR1020030097898A KR20030097898A KR20050066590A KR 20050066590 A KR20050066590 A KR 20050066590A KR 1020030097898 A KR1020030097898 A KR 1020030097898A KR 20030097898 A KR20030097898 A KR 20030097898A KR 20050066590 A KR20050066590 A KR 20050066590A
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- mask process
- source
- metal layer
- drain
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 38
- 239000004973 liquid crystal related substance Substances 0.000 title claims description 20
- 239000010410 layer Substances 0.000 claims abstract description 151
- 238000000034 method Methods 0.000 claims abstract description 109
- 239000000758 substrate Substances 0.000 claims abstract description 65
- 229910052751 metal Inorganic materials 0.000 claims abstract description 38
- 239000002184 metal Substances 0.000 claims abstract description 38
- 229910021417 amorphous silicon Inorganic materials 0.000 claims abstract description 30
- 239000011241 protective layer Substances 0.000 claims abstract description 17
- 238000000151 deposition Methods 0.000 claims description 37
- 238000005530 etching Methods 0.000 claims description 18
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 claims description 9
- 229910052750 molybdenum Inorganic materials 0.000 claims description 9
- 239000011733 molybdenum Substances 0.000 claims description 9
- 239000011651 chromium Substances 0.000 claims description 6
- 229910000838 Al alloy Inorganic materials 0.000 claims description 4
- 229910052782 aluminium Inorganic materials 0.000 claims description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 4
- 239000004020 conductor Substances 0.000 claims description 4
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 claims description 3
- 229910052804 chromium Inorganic materials 0.000 claims description 3
- 239000004065 semiconductor Substances 0.000 abstract description 37
- 238000002161 passivation Methods 0.000 abstract description 2
- 239000000203 mixture Substances 0.000 abstract 1
- 230000008021 deposition Effects 0.000 description 27
- 229920002120 photoresistant polymer Polymers 0.000 description 13
- 230000015572 biosynthetic process Effects 0.000 description 11
- 238000001312 dry etching Methods 0.000 description 9
- 239000010409 thin film Substances 0.000 description 9
- 239000007769 metal material Substances 0.000 description 8
- 238000001039 wet etching Methods 0.000 description 6
- 239000010408 film Substances 0.000 description 5
- 239000012535 impurity Substances 0.000 description 4
- 239000011810 insulating material Substances 0.000 description 4
- 238000001465 metallisation Methods 0.000 description 4
- 230000007547 defect Effects 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 229910004205 SiNX Inorganic materials 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 238000007687 exposure technique Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 239000011159 matrix material Substances 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 1
- 210000002858 crystal cell Anatomy 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- -1 for example Substances 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- LQBKAYJFACGUCC-UHFFFAOYSA-N n-(5-cyclopropyl-1h-pyrazol-3-yl)-2-(4-thiophen-2-ylphenyl)acetamide Chemical compound C1=C(C2CC2)NN=C1NC(=O)CC(C=C1)=CC=C1C1=CC=CS1 LQBKAYJFACGUCC-UHFFFAOYSA-N 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 230000010287 polarization Effects 0.000 description 1
- 238000009751 slip forming Methods 0.000 description 1
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1343—Electrodes
- G02F1/13439—Electrodes characterised by their electrical, optical, physical properties; materials therefor; method of making
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136231—Active matrix addressed cells for reducing the number of lithographic steps
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136286—Wiring, e.g. gate line, drain line
- G02F1/136295—Materials; Compositions; Manufacture processes
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Chemical & Material Sciences (AREA)
- Power Engineering (AREA)
- Mathematical Physics (AREA)
- Crystallography & Structural Chemistry (AREA)
- Optics & Photonics (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Ceramic Engineering (AREA)
- Thin Film Transistor (AREA)
- Liquid Crystal (AREA)
Abstract
본 발명에서는, 기판 상에 제 1 마스크 공정을 진행하여 게이트 전극 및 게이트 절연막을 형성하고, 비정질 실리콘층과 금속층을 순차적으로 형성하고, 제 2 및 제 3 마스크 공정을 이용하여 각각 소스 및 드레인 전극과 액티브층과 오믹콘택층을 갖는 반도체층을 형성하고, 상기 소스 및 드레인 전극 위로 상기 드레인 전극을 노출시키는 보호층을 제 4 마스크 공정을 진행하여 형성한다. 이후, 제 5마스크 공정을 진행하여 화소전극을 상기 보호층 위에 형성함으로써, 5마스크 공정 진행에 의해 어레이 기판을 제조한다.
따라서, 물류(제조공정에 따른 기판들)의 흐름이 4마스크 공정과 비슷하게 이루어짐으로써 5 마스크 및 4 마스크 공정을 혼용하여 진행하는 제조에 있어 물류이동을 단순화 할 수 있는 어레이 기판의 제조 방법을 제공한다.
Description
본 발명은 액정표시장치에 관한 것이며, 특히 액정표시장치용 어레이 기판에 관한 것이다.
최근에 액정표시장치는 소비전력이 낮고, 휴대성이 양호한 기술 집약적이며, 부가가치가 높은 차세대 첨단 디스플레이(display)소자로 각광받고 있다.
이러한 액정표시장치 중에서도 각 화소(pixel)별로 전압의 온(on),오프(off)를 조절할 수 있는 스위칭 소자인 박막트랜지스터가 구비된 액티브 매트릭스형 액정표시장치가 해상도 및 동영상 구현능력이 뛰어나 가장 주목받고 있다.
일반적으로, 액정표시장치는 박막트랜지스터 및 화소 전극을 형성하는 어레이 기판 제조 공정과 컬러필터 및 공통 전극을 형성하는 컬러필터 기판 제조 공정을 통해 각각 어레이 기판 및 컬러필터 기판을 형성하고, 이 두 기판 사이에 액정을 개재하는 액정 셀 공정을 거쳐 완성된다.
도 1은 일반적인 액정표시장치의 일부영역에 대한 입체도로서, 액정이 구동되는 영역으로 정의되는 액티브 영역을 중심으로 도시하였다.
도시한 바와 같이, 서로 일정간격 이격되어 상부 및 하부 기판(10, 30)이 대향하고 있고, 이 상부 및 하부 기판(10, 30) 사이에는 액정층(50)이 개재되어 있다.
상기 하부 기판(30) 상부에는 다수 개의 게이트 및 데이터 배선(32, 34)이 서로 교차되어 있고, 이 게이트 및 데이터 배선(32, 34)이 교차되는 지점에 박막트랜지스터(T)가 형성되어 있으며, 게이트 및 데이터 배선(32, 34)이 교차되는 영역으로 정의되는 화소 영역(P)에는 박막트랜지스터(T)와 연결된 화소 전극(46)이 형성되어 있다.
도면으로 제시하지는 않았지만, 박막트랜지스터(T)는 게이트 전압을 인가받는 게이트 전극과, 데이터 전압을 인가받는 소스 전극과, 드레인 전극과, 게이트 전압과, 데이터 전압 차에 의해 전압의 온, 오프를 조절하는 채널(Ch ; channel)로 구성된다.
그리고, 상부 기판(10) 하부에는 컬러필터층(12), 공통 전극(16)이 차례대로 형성되어 있다. 도면으로 상세히 도시하지 않았지만, 컬러필터층(12)은 특정한 파장대의 빛만을 투과시키는 컬러필터와, 컬러필터의 경계부에 위치하여 액정의 배열이 제어되지 않는 영역상의 빛을 차단하는 블랙매트릭스로 구성된다.
그리고, 상부 및 하부 기판(10, 30)의 각 외부면에는 편광축과 평행한 빛만을 투과시키는 상부 및 하부 편광판(52, 54)이 위치하고, 하부 편광판(54) 하부에는 별도의 광원인 백라이트(back light)가 배치되어 있다.
도 2는 액정표시장치용 어레이 기판의 한 화소부에 대한 평면도이며, 도 3 은 도 2의 한 화소부에 대해 절단선 I-I에 따라 절단된 단면도를 나타내었다.
상기 도 2와 도 3을 참조하면, 서로 교차되는 방향으로 게이트 및 데이터 배선(62, 74)이 형성되어 있고, 상기 게이트 및 데이터 배선(62, 74)이 교차되는 지점에는 박막트랜지스터(T)가 형성되어 있고, 드레인 콘택홀(80)을 통해 박막트랜지스터(T)와 연결되는 화소 전극(88)이 형성되어 있다.
게이트 배선(62)과 게이트 전극(60) 상부에는 게이트 절연막(68)이 전면에 형성되어 있으며, 그 위에 액티브층(70a)과 오믹 콘택층(70b)의 순차적으로 형성되어 반도체층(70)을 형성하고 있다.
오믹 콘택층(70b) 위에 게이트 배선(62)과 직교하는 데이터 배선(74), 데이터 배선(74)에서 연장된 소스 전극(76), 게이트 전극(60)을 중심으로 소스 전극(76)과 마주 대하고 있는 드레인 전극(78) 및 게이트 배선(62)이 형성되어 있다.
상기 데이터 배선(62)과 소스 및 드레인 전극(76, 78)은 보호층(86)으로 덮여 있으며, 보호층(86)은 드레인 전극(78)을 노출시키는 드레인 콘택홀(80)을 갖는다.
다음, 상기 게이트 배선(62)과 데이터 배선(74)이 교차하여 정의되는 화소 영역(P)의 보호층(86) 상부에는 화소전극(88)이 형성되어 있는데, 화소전극(88)은 드레인 콘택홀(80)을 통해 드레인 전극(76)과 연결되어 있다.
도 4a 내지 도 4e는 통상적인 5마스크 공정에 의한 어레이 기판의 제조 공정에 따른 단면을 도시한 것이다.
우선 도 4a에 도시한 바와 같이, 투명한 기판 상에 금속물질을 전면에 증착하고 제 1 마스크 공정을 진행하여 게이트 전극을 포함한 게이트 배선을 형성한다.
다음, 도 4b에 도시한 바와 같이, 상기 게이트 전극 및 게이트 배선 위로 무기절연물질을 전면에 증착하여 게이트 절연막을 형성하고, 상기 게이트 절연막 위로 비정질 실리콘과 불순물이 섞인 비정질 실리콘을 순차적으로 증착하여 비정질 실리콘층과 불순물이 섞인 비정질 실리콘층(이하 n+층이라 칭함)을 형성하고 제 2 마스크 공정을 진행하여 게이트 전극과 오버랩되는 반도체층을 형성한다.
다음, 도 4c에 도시한 바와 같이, 상기 반도체층과 노출된 게이트 절연막 위로 금속물질을 전면에 증착하고, 제 3 마스크 공정을 진행하여 소스 및 드레인 전극과 데이터 배선을 형성한다. 이후, 상기 소스 및 드레인 전극 사이의 노출된 n+층을 드라이 에칭하여 하부의 비정질 실리콘층을 노출시킴으로써 채널을 형성한다. 이때, 상기 소스 및 드레인 전극과 접촉하는 n+층은 오믹 콘택층을 이루고, 상기 비정질 실리콘층은 액티브층을 형성한다.
다음, 도 4d에 도시한 바와 같이, 상기 소스 및 드레인 전극 위로 전면에 무기 절연물질을 증착하여 보호층을 형성하고, 제 4 마스크 공정을 진행하여 드레인 전극을 노출시키는 드레인 콘택홀을 형성하다.
다음, 도 4e에 도시한 바와 같이, 상기 보호층 위로 투명도전성 물질을 전면에 증착하고 제 5 마스크 공정을 진행하여 드레인 전극과 접촉하는 화소전극을 형성함으로써 어레이 기판을 완성한다.
전술한 바와 같이, 액정표시장치용 어레이 기판을 제조하기 위해서는 통상적으로 5개 마스크 공정을 진행하는데, 최근에는 회절노광 기법을 적용함으로써 반도체층과 소스 드레인 금속층을 연속하여 증착하고 하나의 마스크 공정을 진행함으로써 마스크 공정 수를 줄여 4개 마스크 공정만으로 어레이 기판을 제작하기도 한다. 그러나 4마스크 공정 적용하여 어레이 기판을 제조함에 있어서, 공정 조건 또는 품질 또는 수율 등의 문제로 전 모델의 어레이 기판 제조에 상기 4마스크 공정을 진행시키지 않고, 그 일부는 5마스크 공정에 의해 제작되고 있는 실정이다.
도 5 및 도 6은 통상적인 4 마스크 공정 및 종래의 5 마스크 공정을 단계별로 나타낸 공정 순서도이다.
도시한 바와 같이, 통상적인 4마스크 공정에 의한 어레이 기판의 제조는 게이트 배선 및 게이트 전극을 형성하기 위한 제 1 마스크 공정(Gate 레이어)과, 소스 및 드레인 전극을 포함하는 데이트 배선과 반도체층을 한번에 형성하기 위해 회절노광기법이 적용된 제 2 마스크 공정(SD/ACT 레이어)과, 콘택홀을 구비한 보호층 형성을 위한 제 3 마스크 공정(PAS 레이어)과 화소전극 형성을 위한 제 4 마스크 공정(PXL 레이어)을 통해 이루어지고 있다.
반면, 통상적인 5마스크 공정에 의한 어레이 기판의 제조는 게이트 배선 형성을 위한 제 1 마스크 공정(Gate 레이어)과, 반도체층 형성을 위한 제 2 마스크 공정(ACT 레이어)과, 소스 및 드레인 전극을 포함하는 드레인 배선 형성을 위한 제 3 마스크 공정(SD 레이어)과, 콘택홀을 구비한 보호층 형성을 위한 제 4 마스크 공정(PAS 레이어)과, 화소전극 형성을 위한 제 5 마스크 공정(PXL 레이어)에 의해 진행되고 있음을 알 수 있다.
도 7과 도 8은 각각 5마스크 공정 및 4마스크 공정에 있어서, 반도체층과 소스 드레인 전극 형성 시 물류의 흐름을 도시한 것이다.
도 7에 도시한 바와 같이, 종래의 5마스크 공정에 있어서 반도체층 및 소스 및 드레인 전극 형성을 위한 공정 진행 시 물류(기판)의 흐름을 살펴보면, 도시하지 않았지만 게이트 배선 및 게이트 절연막이 구비된 기판은 즉, 물류는 무기물 증착존으로 이동하고(①경로), 상기 무기물 증착존에서 포토존으로(②경로) 이동하여 노광공정을 진행한 후, 상기 포토존에서 드라이 에칭존으로(③경로), 상기 드라이 에칭존에서 스트립존으로 이동(④경로)하여 반도체층 형성을 마치고, 다시 소스 드레인 금속 증착을 위한 증착존으로 이동(⑤경로)하고, 다시 포토존(⑥경로), 에칭존(⑦,⑧경로), 스트립존(⑨)으로 물류 순차적으로 이동하여 반도체층과 소스 및 드레인 전극을 형성한다. 따라서, 총 9단계의 이동을 하여 상기 반도체층과 소스 드레인 전극을 형성하고 있음을 알 수 있다.
상기 이동 경로에 따라 이동된 물류는 도 5에 도시한 바와 같이, 비정질 실리콘의 증착(ACT 증착), 노광(ACT Photo), 에칭(ACT Dry Etch) 및 스트립 공정(ACT Strip)을 진행하여 반도체층을 형성하고, 다시 금속물질의 증착(SD 증착), 노광(SD Photo), 에칭(SD Wet Etch, N+ Dry Etch), 스트립 공정(SD Strip)을 진행하여 소스 및 드레인 전극을 형성하게 된다.
반면, 도 8에 도시한 바와 같이, 4마스크 공정에 있어서는, 무기물 증착존으로 이동한 물류(①경로)는 상기 무기물 증착존에서 금속 증착존으로(②경로), 상기 금속 증착존에서 포토존으로(③경로), 상기 포토존에서 습식 에칭존으로(④경로), 상기 습식 에칭존에서 드라이 에칭존으로(⑤경로), 상기 드라이 에칭존에서 다시 습식 에칭존으로(⑥경로), 상기 습식 에칭존에서 드라이 에칭존으로(⑦경로), 상기 드라이 에칭존에서 스트립존으로(⑧경로) 이동하여 총 8단계의 이동을 하여 반도체층과 소스 및 드레인 전극을 형성하고 있음을 알 수 있다.
따라서, 도 5에 도시한 바와 같이, 소스 및 드레인 전극과 반도체층의 형성은 상기 이동 경로에 따라, 비정질 실리콘 증착(ACT 증착), 금속물질 증착(SD 증착), 회절노광(SD 노광), 금속물질 및 비정질 실리콘 일괄에칭(SD ??에칭/ACT 드라이 에칭), 포토레지스트의 에슁(PR 에슁), 채널 형성을 위한 금속물질과 하부의 불순물 비정질 실리콘층 에칭(채널 드라이 에칭), 스트립 공정(SD 스트립)을 통해 이루어진다.
여기서 더욱 큰 관점에서 4마스크 공정과 5마스크 공정의 물류의 흐름을 살펴보면, 4마스크 공정에 의한 물류의 흐름은 증착존, 포토존, 에칭존으로 이동되지만, 5마스크 공정에서는 증착존, 포토존, 에칭존, 다시 증착존, 포토존, 에칭존으로 이동함으로써 물류의 이동거리가 많아 생산성이 저하됨을 알 수 있다.
어레이 기판을 제조하는 장비의 배치는 통상적으로 금속 증착 또는 무기물 증착을 위한 증착 장비는 증착존에, 노광을 위한 장비는 포토존에 , 그리고 습식방법에 의한 에칭 장비는 습식 에칭존에 그리고 건식 식각을 위한 장비는 건식 에칭존에 배치되거나, 또는 주를 이루는 제품의 제조 특성에 맞게 즉 예를들면 4마스크 제조 공정에 따른 물류 흐름에 맞게 배치되고 있다.
따라서, 전술한 대로 4마스크 공정에 의한 제조 특성에 맞게 각 장비를 배치할 경우, 전술한 5마스크 공정에 의한 물류 흐름에 있어, 4마스크 공정과 비교하여 비록 1단계의 이동이 차이가 있으나, 장비 배치상으로 보면 그 이동거리는 상당한 차이가 있음을 알 수 있다. 이는 결과적으로 생산시간이 길어지게 되며, 생산성을 저하시키는 요인이 된다.
따라서, 본 발명에서는 5마스크 공정에 의한 어레이 기판의 제조에 있어, 그 제조 방법을 달리하여 물류의 흐름을 4마스크 공정과 비슷하게 함으로써 물류의 이동을 단순화할 수 있는 어레이 기판의 제조방법을 제공하는 것을 그 목적으로 한다.
상기 목적을 달성하기 위하여 본 발명의 실시예에 따른 액정표시장치용 어레이 기판의 제조 방법은 기판 상에 제 1 금속층을 형성하고, 제 1 마스크 공정을 진행하여 가로 방향의 게이트 배선과 상기 게이트 배선에서 연장된 게이트 전극을 형성하는 단계와(a); 상기 게이트 전극 상의 전면에 게이트 절연막을 형성하는 단계와(b); 상기 게이트 절연막 상에 비정질 실리콘층과, n+층과, 제 2 금속층을 순차적으로 형성하는 단계와(c); 상기 금속층 위로 제 2 마스크 공정을 진행하여 상기 제 2 금속층과, 하부의 n+층과 비정질 실리콘층을 순차적으로 에칭하여, 데이터 배선과 상기 데이터 배선과 연결된 소스 드레인 금속층을 형성하는 단계와(d); 상기 소스 드레인 금속층이 형성된 기판을 제 3 마스크 공정을 진행하여 상기 소스 드레인 금속층 일부를 에칭하여 일정간격 이격한 소스 및 드레인 전극을 형성하는 단계와(e); 상기 소스 및 드레인 전극 사이의 일정간격 사이로 노출된 n+층을 에칭하여 비정질 실리콘층을 노출시킴으로써 채널을 형성하는 단계와(f); 상기 소스 및 드레인 전극 상에 전면에 보호층을 형성하는 단계와(g); 상기 보호층이 형성된 기판에 제 4 마스크 공정을 진행하여 상기 드레인 전극을 노출시키는 콘택홀을 형성하는 단계와(h); 상기 보호층 상에 투명도전성 물질을 전면에 증착하고 제 5 마스크 공정을 진행하여 상기 드레인 전극과 접촉하는 화소전극을 형성하는 단계(i)에 의해 제조됨으로써 4 마스크 공정과 유사한 물류 흐름을 갖는 것이 특징이다.
이때, 상기 채널은 기판 상에서 "??"형태로 형성되는 것이 특징이다.
또한, 상기 제 1 금속층은 알루미늄(Al), 알루미늄 합금(AlNd), 크롬(Cr), 몰리브덴(Mo) 중 하나를 증착하여 형성된다.
또한, 상기 제 1 금속층은 몰리브덴(Mo)을 더욱 증착하여 이중층을 형성하는 것이 바람직하다.
또한, 상기 제 2 금속층은 몰리브덴(Mo)을 증착하여 형성되는 것이 특징이다.
이하 본 발명에 따른 바람직한 실시예를 도면을 참조하여 설명한다.
도 9a 내지 도 9e는 본 발명의 실시예에 따른 어레이 기판의 제조 공정별 평면도이며, 도 10a 내지 도 10k는 상기 도 9a 내지 도 9e의 Ⅱ-Ⅱ에 따른 제조 공정 단면도이다.
우선 도 9a와 도 10a에 도시한 바와 같이, 투명한 기판(159) 상에 금속물질 예를 들면 알루미늄(Al), 알루미늄 합금(AlNd), 크롬(Cr), 몰리브덴(Mo) 중 하나를 기판(159) 전면에 증착하여, 제 1 금속층을 형성하고, 제 1 마스크 공정을 진행하여 기판(159)에 게이트 전극(160)을 포함하는 게이트 배선(162)을 형성한다. 상기 제 1 금속층이 알루미늄(Al) 또는 알루미늄 합금(AlNd)인 경우 상기 제 1 금속층 위로 몰리브덴(Mo)을 더욱 증착하여, 패터닝함으로써 이중구조의 게이트 배선과 게이트 전극을 형성할 수 도 있다. 상기 게이트 배선(162)은 기판(159)의 가로방향을 배치되며, 상기 게이트 배선(162)에서 세로방향으로 연장되어 게이트 전극(160)을 각 화소(P)마다 형성하는 것이 특징이다. 여기서 화소(P)에 대해 잠시 언급하면, 상기 화소(P)는 추후 공정에서 형성될 데이터 배선과 상기 게이트 배선(162)이 교차하여 정의되는 영역으로 각 화소(P)에는 박막 트랜지스터 및 이에 연결된 화소전극이 구비되는 것이 특징이다.
다음, 상기 게이트 전극(160) 및 게이트 배선(162)이 형성된 기판(159) 전면에 무기절연물질인 질화실리콘(SiNx) 또는 산화실리콘(SiO2)을 증착하여 게이트 절연막(168)을 형성한다.
다음, 도 9b와 도 10b에 도시한 바와 같이, 상기 게이트 절연막(168)이 형성된 기판(159) 전면에 비정질 실리콘을 증착하여 비정질 실리콘층(170a)을 형성한다. 이후 상기 비정질 실리콘층(170a) 위로 불순물이 섞인 n+ 비정질 실리콘층(170b)을 형성한다. 상기 n+ 비정질 실리콘층(170b, 이후는 n+층이라 칭한다.)은 SiH4, PH3, H2 가스가 혼합된 CVD 챔버내에서 CVD공정을 진행함으로써 형성하거나, 비정질 실리콘층(170a) 상부에 도핑을 진행함으로써 형성한다.
다음, 상기 n+층(170b)이 형성된 기판(159) 전면에 금속물질 예를들면 몰리브덴(Mo)을 증착하여 제 2 금속층(171)을 형성한다.
다음, 도 10c에 도시한 바와 같이, 상기 제 2 금속층(171) 위에 포토레지스트를 도포하고, 제 2 마스크 공정을 진행하여, 소스 및 드레인 전극(미도시)을 포함하는 데이터 배선(미도시)과 반도체층(미도시)이 형성될 부분 상에는 포토레지스트 패턴(110)을 형성하고 그 외 부분의 포토레지스트는 제거하여 제 2 금속층(171)을 노출시킨다.
다음, 도 10d에 도시한 바와 같이, 상기 노출된 제 2 금속층(도 10c의 171)을 식각하여 제거함으로써 상기 제 2 금속층(도 10c의 171) 하부의 n+층(170b)을 노출시킨다. 이때, 제거되지 않고 남아있는 제 2 금속층(172)은 연결된 상태의 소스 드레인 금속층(172)을 형성한다.
다음 도 10e에 도시한 바와 같이, 상기 노출된 n+층(도 10d 170b) 및 그 하부의 비정질 실리콘층(170a)을 연속 또는 일괄 식각하여 게이트 절연막(168)을 노출시킨다. 이때, 제거되지 않고 남아있는 비정질 실리콘층(173a) 및 n+층(173b)은 반도체층(173)을 형성한다. 도 9b를 참조하면, 상기 공정을 통해 개략적은 데이터 배선(도 9b의 174)이 형성되었음 알 수 있다. 이후, 남아있는 포토레지스트 패턴(110)을 스트립 공정을 진행하여 제거한다.
다음 도 9c와 도 10f에 도시한 바와 같이, 개략적인 데이터 배선(174) 및 반도체층(173)이 형성된 기판(159)에 포토레지스트를 도포하고, 제 3 마스크 공정을 진행하여, 액티브 영역 즉, 채널(ch)을 형성할 부분의 소스 드레인 금속층(172) 위에는 포토레지스트를 제거하고, 그 외 영역에는 포토레지스트 패턴(115)을 형성한다.
다음 도 9c와 도 10g 내지 도 10i에 도시한 바와 같이, 상기 노출된 소스 드레인 금속층(도 10f의 172)을 식각하고, 그 하부의 n+층(도 10g의 173b)을 연속하여 식각함으로써 비정질 실리콘층(173a)을 노출시킨다. 따라서, 상기 소스 드레인 금속층(도 10f의 172)이 분리되어 일정간격을 가지며 이격함으로써 소스 및 드레인 전극(176, 178)을 형성하고, 더불어 완성된 데이터 배선(도 9c의 174)을 형성하며, 상기 소스 및 드레인 전극(176, 178) 하부에 형성된 반도체층(173)은 채널(ch)을 형성하는 액티브층(173a)과 상기 소스 및 드레인 전극(176, 178)과 접촉하는 n+층의 오믹콘택층(173b)을 형성한다. 이후 남아있는 포토레지스트 패턴(도 10h의 115)을 제거한다.
이때, 도 9c를 참조하면 상기 채널(ch)은 화소(P)내의 박막 트랜지스터가 형성되는 부분에 있어서, 그 모양은 우측에 개구부를 갖는 "??"모양으로 형성되는 것이 특징이다.
다음, 도 9d 및 도 10j에 도시한 바와 같이, 상기 소스 및 드레인 전극(176, 178)과 채널(ch)을 형성한 기판(159) 전면에 물기절연물질인 질화실리콘(SiNx) 또는 산화실리콘(SiO2)을 증착하여 보호층(186)을 형성하고, 제 4 마스크 공정을 진행하여 드레인 전극(178) 일부를 노출시키는 드레인 콘택홀(187)을 형성한다.
다음, 도 9e 및 도 10k에 도시한 바와 같이, 상기 보호층(186) 및 드레인 콘택홀(187)이 형성된 기판(159)에 투명도전성물질인 인듐-틴-옥사이드(ITO) 또는 인듐-징크-옥사이드(IZO)를 전면에 증착하고, 제 5 마스크 공정을 진행하여 드레인 전극(178)과 접촉하여 화소전극(188)을 형성한다.
전술한 바와 같이, 5마스크에 의해 제작된 어레이 기판은 종래의 5마스크 공정에 의한 어레이 기판과 비교하여 비정질 실리콘층을 식각하고, 그 상부의 포토레지스트 패턴을 스트립하는 공정에서 발생하기 쉬운 이물불량을 줄일 수 있는 장점을 갖게 된다. 종래는 비정질 실리콘층을 먼저 패터닝하여 반도체층 형성 후 소스 및 드레인 전극을 형성하였으므로 상기 비정질 실리콘층의 패터닝 및 상부의 포토레지스트 패턴의 스트립 공정 진행시 포토레지스트 잔유물이 패터닝된 반도체층에 부착되어 이물불량을 발생시키는 문제가 있었으나, 본 발명에서는 최종적인 반도체층은 소스 및 드레인 전극 형성 후 노출되므로 이러한 이물 불량을 저감시킬 수 있는 장점을 갖는다.
도 11은 본 발명의 실시예에 따른 5마스크 공정에 의한 어레이 기판의 제조 공정 순서도이며, 도 12는 본 발명의 어레이 기판 제조에 따른 물류의 이동을 도시한 순서도이다.
우선, 도 11을 참조하여 간단히 제조공정을 간단히 설명한다.
본 발명에 따른 5마스크 공정에 의한 어레이 기판의 제조는 게이트 전극 및 게이트 배선 형성을 위한 제 1 마스크 공정(Gate 레이어 형성)과, 반도체층 형성을 위한 제 2 마스크 공정(ACT 레이어 형성)과, 소스 및 드레인 전극을 포함하는 드레인 배선 형성을 위한 제 3 마스크 공정(SD 레이어 형성)과, 콘택홀을 구비한 보호층 형성을 위한 제 4 마스크 공정(PAS 레이어 형성)과, 화소전극 형성을 위한 제 5 마스크 공정(PXL 레이어 형성)에 의해 진행되어 기존의 5마스크 공정과 차이가 없는 것처럼 보이나, 상기 제 2, 3 마스크 공정에 의한 반도체층 형성공정 및 소스 드레인 형성공정에 있어서, 종래에는 반도체층 증착 후 상기 반도체층을 패터닝하기 위해 반도체층 노광을 하였으나, 본 발명에 따른 5마스크 공정에 있어서는 반도체층을 형성하는 비정질 실리콘을 전면에 증착 후, 그 위로 소스 및 드레인 전극을 형성하는 금속물질을 증착하고 노광공정을 진행함으로써 그 공정상 큰 차이를 보이고 있다. 전술한 순서도에 의한 제조 공정은 이미 도 9a 내지 9k를 통해 설명하였음으로 자세한 설명은 생략한다.
다음 도 12를 참조하여 물류의 이동에 대해 설명한다.
도시한 바와 같이, 반도체층과 소스 및 드레인 형성에 있어 물류의 이동을 살펴보면, 무기물 증착존으로 이동(①경로)한 물류는, 소스 드레인 증착존으로(②경로), 상기 소스 드레인 증착존에서 포토존으로(③경로), 상기 포토존에서 소스 드레인 및 반도체층 에칭존으로(④경로), 상기 에칭존에서 스트립존으로(⑤경로), 상기 스트립존에서 다시 포토존으로(⑥경로), 상기 포토존에서 에칭존으로(⑦경로), 상기 에칭존에서 스트립존으로(⑧경로) 물류가 이동함을 알 수 있다. 종래와 마찬가지로 8번의 이동이 있으나, 종래에서는 반도체층 증착존에서 포토존으로 이동하는 물류가 본 발명에 의해 반도체층 증착존에서 소스 드레인 증착존으로 이동함으로써 이동거리가 줄어들게 됨으로써 생산성을 향상 시킬 수 있다.
이와 같이, 본 발명에 따라 비정질 실리콘층과 n+층과 금속층을 연속하여 형성하고, 두 개의 마스크 공정을 진행하여 소스 및 드레인 전극과 반도체층을 형성함으로써, 그 물류(기판)의 흐름을 4마스크 공정에 의한 어레이 기판을 제조하는 경우와 비슷하게 한다. 따라서, 4마스크 공정에 맞추어 장비배치가 이루어진 곳에서 물류의 이동 거리가 짧아지게 되므로 생산성을 향상시킬 수 있는 효과가 있다.
또한, 어레이 기판 제조 시 상기 반도체층을 노출시키지 않고, 연속하여 반도체층에 금속층을 형성함으로써 상기 반도체층이 오염되는 것을 방지하고, 이물 부착에 의한 불량을 줄이는 효과가 있다.
도 1은 일반적인 액정표시장치의 일부영역에 대한 입체도.
도 2는 액정표시장치용 어레이 기판의 한 화소부에 대한 평면도.
도 3은 도 2의 절단선 I-I에 따라 절단된 단면도.
도 4a 내지 도 4e는 통상적인 5마스크 공정에 의한 어레이 기판의 제조 공정에 따른 공정 단면도.
도 5는 통상적인 4 마스크 공정을 단계별로 나타낸 공정 순서도.
도 6은 종래의 5 마스크 공정을 단계별로 나타낸 공정 순서도.
도 7과 도 8은 각각 5마스크 공정 및 4마스크 공정에 있어서, 반도체층과 소스 드레인 전극 형성 시 물류의 흐름을 도시한 순서도.
도 9a 내지 도 9e는 본 발명의 실시예에 따른 어레이 기판의 제조 공정별 평면도.
도 10a 내지 도 10k는 상기 도 9a 내지 도 9e를 Ⅱ-Ⅱ를 따라 절단한 제조 공정에 따른 제조 공정 단면도.
도 11은 본 발명의 실시예에 따른 5마스크 공정에 의한 어레이 기판의 제조 공정 순서도
도 12는 본 발명의 어레이 기판 제조에 따른 물류의 이동을 도시한 순서도.
< 도면의 주요 부분에 대한 부호의 설명 >
110 : 포토레지스트 패턴 159 : 기판
160 : 게이트 전극 168 : 게이트 절연막
172 : 소스 드레인 금속층
Claims (5)
- 기판 상에 제 1 금속층을 형성하고, 제 1 마스크 공정을 진행하여 가로 방향의 게이트 배선과 상기 게이트 배선에서 연장된 게이트 전극을 형성하는 단계와(a);상기 게이트 전극 상의 전면에 게이트 절연막을 형성하는 단계와(b);상기 게이트 절연막 상에 비정질 실리콘층과, n+층과, 제 2 금속층을 순차적으로 형성하는 단계와(c);상기 금속층 위로 제 2 마스크 공정을 진행하여 상기 제 2 금속층과, 하부의 n+층과 비정질 실리콘층을 순차적으로 에칭하여, 데이터 배선과 상기 데이터 배선과 연결된 소스 드레인 금속층을 형성하는 단계와(d);상기 소스 드레인 금속층이 형성된 기판을 제 3 마스크 공정을 진행하여 상기 소스 드레인 금속층 일부를 에칭하여 일정간격 이격한 소스 및 드레인 전극을 형성하는 단계와(e);상기 소스 및 드레인 전극 사이의 일정간격 사이로 노출된 n+층을 에칭하여 비정질 실리콘층을 노출시킴으로써 채널을 형성하는 단계와(f);상기 소스 및 드레인 전극 상에 전면에 보호층을 형성하는 단계와(g);상기 보호층이 형성된 기판에 제 4 마스크 공정을 진행하여 상기 드레인 전극을 노출시키는 콘택홀을 형성하는 단계와(h);상기 보호층 상에 투명도전성 물질을 전면에 증착하고 제 5 마스크 공정을 진행하여 상기 드레인 전극과 접촉하는 화소전극을 형성하는 단계(i)에 의해 제조됨으로써 4 마스크 공정과 유사한 물류 흐름을 갖는 것이 특징인 액정표시장치용 어레이 기판의 제조 방법.
- 제 1 항에 있어서,상기 채널은 기판 상에서 "⊂"형태로 형성되는 것이 특징인 액정표시장치용 어레이 기판의 제조 방법.
- 제 1 항에 있어서,상기 제 1 금속층은 알루미늄(Al), 알루미늄 합금(AlNd), 크롬(Cr), 몰리브덴(Mo) 중 하나를 증착하여 형성되는 액정표시장치용 어레이 기판의 제조 방법.
- 제 1 항에 있어서,상기 제 1 금속층은 몰리브덴(Mo)을 더욱 증착하여 이중층을 형성하는 액정표시장치용 어레이 기판.
- 제 1 항에 있어서,상기 제 2 금속층은 몰리브덴(Mo)을 증착하여 형성되는 것이 특징인 액정표시장치용 어레이 기판의 제조 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020030097898A KR100615438B1 (ko) | 2003-12-26 | 2003-12-26 | 액정표시장치용 어레이 기판 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020030097898A KR100615438B1 (ko) | 2003-12-26 | 2003-12-26 | 액정표시장치용 어레이 기판 제조 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20050066590A true KR20050066590A (ko) | 2005-06-30 |
| KR100615438B1 KR100615438B1 (ko) | 2006-08-25 |
Family
ID=37257650
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020030097898A KR100615438B1 (ko) | 2003-12-26 | 2003-12-26 | 액정표시장치용 어레이 기판 제조 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100615438B1 (ko) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20150109880A (ko) | 2014-03-21 | 2015-10-02 | 동우 화인켐 주식회사 | 액정 표시 장치용 어레이 기판의 제조방법 |
| KR20150111733A (ko) | 2014-03-26 | 2015-10-06 | 동우 화인켐 주식회사 | 액정 표시 장치용 어레이 기판의 제조방법 |
| KR20150113482A (ko) | 2014-03-31 | 2015-10-08 | 동우 화인켐 주식회사 | 액정 표시 장치용 어레이 기판의 제조방법 |
| KR20150113621A (ko) | 2014-03-31 | 2015-10-08 | 동우 화인켐 주식회사 | 액정 표시 장치용 어레이 기판의 제조방법 |
-
2003
- 2003-12-26 KR KR1020030097898A patent/KR100615438B1/ko active IP Right Grant
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20150109880A (ko) | 2014-03-21 | 2015-10-02 | 동우 화인켐 주식회사 | 액정 표시 장치용 어레이 기판의 제조방법 |
| KR20150111733A (ko) | 2014-03-26 | 2015-10-06 | 동우 화인켐 주식회사 | 액정 표시 장치용 어레이 기판의 제조방법 |
| KR20150113482A (ko) | 2014-03-31 | 2015-10-08 | 동우 화인켐 주식회사 | 액정 표시 장치용 어레이 기판의 제조방법 |
| KR20150113621A (ko) | 2014-03-31 | 2015-10-08 | 동우 화인켐 주식회사 | 액정 표시 장치용 어레이 기판의 제조방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100615438B1 (ko) | 2006-08-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101905757B1 (ko) | 에프에프에스 방식 액정표시장치용 어레이기판 및 그 제조방법 | |
| JP5564464B2 (ja) | Ｔｆｔ−ｌｃｄアレー基板及びその製造方法 | |
| US8692258B2 (en) | Array substrate of TFT-LCD including a black matrix and method for manufacturing the same | |
| US8294153B2 (en) | TFT-LCD pixel unit and method for manufacturing the same | |
| US20120182490A1 (en) | Array substrate and method for manufacturing the same | |
| KR101322885B1 (ko) | 어레이 기판과 액정 디스플레이 | |
| KR100931874B1 (ko) | Ｔｆｔ－ｌｃｄ어레이 기판 | |
| US20160013210A1 (en) | Array substrate, method for manufacturing the same, and display device | |
| KR101241129B1 (ko) | 액정표시장치용 어레이 기판 및 그 제조방법 | |
| KR101775726B1 (ko) | 액정표시장치 제조방법 | |
| KR20010081250A (ko) | 액정 표시장치 제조방법 및 그 제조방법에 따른액정표시장치 | |
| US20140061645A1 (en) | Thin Film Transistor Array Substrate, Manufacturing Method Thereof, And Display Device | |
| KR20070012081A (ko) | 박막 트랜지스터 기판의 제조 방법 | |
| CN111223815B (zh) | 薄膜晶体管阵列基板及其制作方法 | |
| CN102087449A (zh) | 液晶显示设备的阵列基板和制造该阵列基板的方法 | |
| KR101467710B1 (ko) | Ｔｆｔ 어레이 기판, 그 제조방법 및 디스플레이 장치 | |
| WO2018032670A1 (zh) | Tft基板的制作方法 | |
| WO2019109473A1 (zh) | Ffs模式阵列基板及其制造方法 | |
| KR20100005454A (ko) | 박막 트랜지스터 표시판 및 그 제조 방법 | |
| WO2021120378A1 (zh) | 一种阵列基板及其制作方法 | |
| TW201322340A (zh) | 畫素結構及其製作方法 | |
| KR20070045751A (ko) | 포토 마스크 | |
| KR100615438B1 (ko) | 액정표시장치용 어레이 기판 제조 방법 | |
| KR101897747B1 (ko) | 에프에프에스 방식 액정표시장치용 어레이기판 및 그 제조방법 | |
| KR20070036915A (ko) | 박막 트랜지스터 기판, 액정 표시 장치 및 그 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| AMND | Amendment | ||
| E601 | Decision to refuse application | ||
| J201 | Request for trial against refusal decision | ||
| AMND | Amendment | ||
| B701 | Decision to grant | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20130619 Year of fee payment: 8 |
|
| FPAY | Annual fee payment |
Payment date: 20140630 Year of fee payment: 9 |
|
| FPAY | Annual fee payment |
Payment date: 20150728 Year of fee payment: 10 |
|
| FPAY | Annual fee payment |
Payment date: 20160712 Year of fee payment: 11 |
|
| FPAY | Annual fee payment |
Payment date: 20170713 Year of fee payment: 12 |