JPH11326950A - アクティブマトリクス基板の製造方法 - Google Patents

Abstract

(57)【要約】 （修正有） 【課題】 透明導電層をパターニングする際に、フォト
リソグラフィ工程を削減することができるとともに、画
素部の開口率の低下を防ぐことができるアクティブマト
リクス基板の製造方法を提供する。 【解決手段】 （ａ）第１透明導電層９を形成する工程
と、（ｂ）該第１透明導電層上に金属層１１を形成する
工程と、（ｃ）２層構造を有する該ソース配線と接続電
極１１０とを形成する工程と、（ｄ）保護層１３を形成
する工程と、（ｅ）層間絶縁膜１５を形成する工程と、
（ｆ）該層間絶縁膜の該接続電極上にコンタクトホール
１６を形成する工程と、（ｇ）該接続電極に該画素電極
を接続するための第１コンタクト部を形成する工程と、
（ｈ）第２透明導電層を形成する工程と、（ｉ） 該第
２透明導電層をパターニングすることによって、該画素
電極を形成する工程と、を包含する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、アクティブマトリ
クス基板に関し、特に液晶表示装置に用いられるアクテ
ィブマトリクス基板に関する。

【０００２】

【従来の技術】近年、アクティブマトリクス型液晶表示
装置が広く利用されている。アクティブマトリクス型液
晶表示装置の、互いに交差する複数本ずつのゲート配線
とソース配線と、スイッチング素子、例えば薄膜トラン
ジスタ（ＴＦＴ）が表面に設けられた基板は、アクティ
ブマトリクス基板と呼ばれる。

【０００３】図５に従来のアクティブマトリクス基板の
構成図を示す。図５（ａ）はアクティブマトリクス基板
の一画素部分の平面図を示す。図５（ｂ）は、図５
（ａ）のＢ−Ｂ’に対応する断面図である。

【０００４】アクティブマトリクス基板１は、ゲート配
線２、ソース配線２０、および接続電極１１０を介して
画素電極１７に接続されたＴＦＴ１００を有する。ＴＦ
Ｔ１００、ゲート配線２、ソース配線２０および接続電
極１１０は、層間絶縁膜１５に覆われている。層間絶縁
膜１５上には画素電極１７が形成されている。画素電極
１７は、層間絶縁膜１５に設けられたコンタクトホール
１６を介して接続電極１１０と接続されている。ＴＦＴ
１００は、ゲート電極３、ゲート絶縁膜５、アモルファ
スＳｉ層６、ソース電極コンタクト層７ａ、ドレイン電
極コンタクト層７ｂ、ソース電極およびドレイン電極を
有する。アモルファスＳｉ層６はチャネル領域１４が形
成されている。ＴＦＴ１００やゲート配線２、ソース配
線２０、接続電極１１０は、保護層１３によって覆われ
ている。この例では、ソース電極およびドレイン電極
は、それぞれ、第１透明導電層９ａおよび９ｂと金属層
１１ａおよび１１ｂからなる２層構造を有する。

【０００５】図５（ｃ）は図５（ａ）のＣ−Ｃ’に対応
する断面図であり、ソース配線２０部分の断面図を示
す。ソース配線２０は、アクティブマトリクス基板１上
に形成され、層間絶縁膜１５に覆われている。また、層
間絶縁膜１５上には画素電極１７が形成されている。ソ
ース配線２０は、第１透明導電層９と金属層１１とから
なる２層構造を有し、保護層１３で覆われている。ソー
ス配線２０とソース電極は一体に形成されれている。

【０００６】図６は、図５に示すアクティブマトリクス
基板の製造方法を示す。

【０００７】まず、基板１上にゲート配線２およびゲー
ト配線２から延出したゲート電極３を形成する。次にゲ
ート絶縁膜５、アモルファスＳｉ層６と、ｎ⁺アモルフ
ァスＳｉ層７をこの順に積層し、その後、アモルファス
Ｓｉ層６及びｎ⁺アモルファスＳｉ層７を所定のパター
ンに形成する（図６（ａ）参照）。

【０００８】次いで第１透明導電層９および金属層１１
を基板全体に積層する（図６（ｂ）参照）。その後、ま
ず金属層１１をパターニングし、ソース配線の上層、ソ
ース電極の上層１１ａ、およびドレイン電極の上層１１
ｂを形成する。次いで、第１透明導電層９をパターニン
グして、ソース配線の下層、ソース電極の下層９ａ、ド
レイン電極の下層９ｂおよび接続電極を形成する（図６
（ｃ）参照）。このパターニングは、レジストを用いた
フォトリソグラフィ工程により行う。

【０００９】金属層１１と第１透明導電層９のパターニ
ング後、ｎ⁺アモルファスＳｉ層７、アモルファスＳｉ
層６をエッチングし、ソース電極およびドレイン電極に
分割し、ＴＦＴのチャネル領域１４を形成する（図６
（ｄ））。

【００１０】チャネル領域１４の形成後、ＳｉＮｘ等を
用いて、ＴＦＴ１００、ゲート配線２、ソース配線、お
よび接続電極を覆う保護層１３を形成する（図６（ｅ）
参照）。次に接続電極上のコンタクトホール１６に対応
する位置の保護層１３を除去する（図６（ｆ）参照）。

【００１１】この上に、有機樹脂を用いて層間絶縁膜１
５を形成し、得られた層間絶縁膜１５にコンタクトホー
ル１６を形成する。コンタクトホール１６で接続電極に
接続される画素電極１７を層間絶縁膜１５上に形成し、
アクティブマトリクス基板が完成する（図６（ｇ）参
照）。

【００１２】さらに、最近になって、製造工程を短縮す
るために、第１透明導電層９のパターニングの際に、レ
ジストを用いたフォトリソグラフィ工程を行うのではな
くて、第１透明導電層９の上に形成された金属層１１を
マスクとしてエッチングを行うことによって、フォトリ
ソグラフィ工程を省略する製造方法が考案されている
（特願平９−００９１５６号）。下記にその方法を説明
する。図７に、この製造方法によって得られるアクティ
ブマトリクス基板の一画素部分の平面図ならびに断面図
を示す。また、図８（ａ）〜（ｇ）に、アクティブマト
リクス基板の製造工程を示す。フォトリソグラフィ工程
の省略をはかるこの方法では、金属層１１をマスクとし
て第１透明導電層９の除去を行う（図８（ｂ）〜（ｅ）
参照）。従って、ドレイン電極およびソース電極上のみ
であった金属層１１が、図７（ｂ）に示したように、接
続電極１１０上にも形成されている。

【００１３】図８に示した製造方法を用いることによ
り、フォトリソグラフィ工程を１回省略できると共に、
第１透明導電層のフォトリソグラフィ工程でのパターニ
ング不良による欠陥を防ぐことができる。

【００１４】

【発明が解決しようする課題】しかしながら、図８に示
した従来の製造方法では、以下の問題がある。まず、Ｔ
ＦＴ１００と画素電極１７との接続電極１１０を金属層
１１ｂと透明導電層９ｂとの２層構造としているため、
画素部分の開口率が落ちるという問題があった。また、
金属層１１が、後工程でのＴＦＴのチャネル部のエッチ
ング時のプラズマ処理、コンタクトホール形成後のホー
ル部のコンタクト不良をなくすための酸素プラズマ処理
によって酸化してしまい、接続電極１１０と画素電極１
７とのコンタクト低抗が大きくなったり、接着性が不足
し膜剥がれが生じる場合がある等の問題があった。

【００１５】さらに、ゲート配線２を外部と電気的に接
続するための外部接続端子において、以下の問題があっ
た。図４（ａ）に液晶パネルの全体を模式的に示す。図
４（ａ）中に円で囲んである部分の拡大図を図４（ｂ）
に、ゲート配線２を外部と電気的に接続するための外部
接続端子２００ｃのＣ−Ｄ断面図を図４（ｃ）に示す。

【００１６】外部接続端子２００ｃは、金属層２、ゲー
ト絶縁膜５’、第１透明導電層９’、金属層１１’、保
護層１３’および第２透明導電層１７’を備えている。
ゲート絶縁膜５’、第１透明導電層９’金属層１１’保
護層１３’および第２透明導電層１７’は、それぞれ、
画素領域の、ゲート絶縁膜５、第１透明導電層９、金属
層１１、保護層１３および画素電極１７を形成する際
に、それぞれ同時に形成される。ゲート配線２を外部と
電気的に接続するための外部接続端子２００ｃは、金属
層１１をマスクとして第１透明導電層層９をエッチング
するために、図４（ｃ）に示すように第１透明導電層層
９’と透明導電層１７’との間に金属層１１’が挟まれ
る。金属層１１’と透明導電層９’との密着性が弱いた
めに、この部分から膜剥がれが生じるという問題があっ
た。

【００１７】本発明は、上記問題を解決するためになさ
れれたものであり、その目的は、画素部の開口率の低下
を防ぐことができるアクティブマトリクス基板の製造方
法を提供することである。また、本発明の他の目的は、
金属層の表面酸化によるコンタクト抵抗の増加および膜
剥がれの問題も解決することができるアクティブマトリ
クス基板の製造方法を提供することである。

【００１８】

【課題を解決するための手段】本発明のアクティブマト
リクス基板の製造方法は、ゲート配線と、ソース配線
と、該ゲート配線、該ソース配線および接続電極を介し
て画素電極に接続されたスイッチング素子とを有するア
クティブマトリクス基板の製造方法であって、（ａ）該
スイッチング素子が形成された基板上に、第１透明導電
層を形成する工程と、（ｂ）該第１透明導電層上に金属
層を形成する工程と、（ｃ）該第１透明導電層と該金属
層とを同一パターンにエッチングすることによって、該
第１透明導電層と該金属層との２層構造を有する該ソー
ス配線と接続電極とを形成する工程と、（ｄ）少なくと
も該ソース配線と該接続電極とを覆う保護層を形成する
工程と、（ｅ）該スイッチング素子と、該ゲート配線
と、該ソース配線と、該接続電極とを覆う層間絶縁膜を
形成する工程と、（ｆ）該層間絶縁膜の該接続電極上に
コンタクトホールを形成する工程と、（ｇ）少なくとも
該接続電極の該コンタクトホールに対応する位置の該保
護層を該接続電極の該金属層と同一パターンにエッチン
グすることによって該接続電極に該画素電極を接続する
ための第１コンタクト部を形成する工程と、（ｈ）該層
間絶縁膜を覆い、且つ該第１コンタクト部で該接続電極
と接続された第２透明導電層を形成する工程と、（ｉ）
該第２透明導電層をパターニングすることによって、
該画素電極を形成する工程と、を包含し、このことによ
り、上記目的が達成される。

【００１９】前記ゲート配線を外部と電気的に接続する
ための外部接続端子をさらに有し、前記工程（ｃ）は、
前記第１透明導電層と前記金属層とを同一パターンにエ
ッチングすることによって、該第１透明導電層と該金属
層との２層構造を有する外部接続端子を形成する工程を
包含し、前記工程（ｄ）は、該外部接続端子を覆う保護
層を形成する工程を包含し、前記工程（ｇ）は、該外部
接続端子上の該保護層を該外部接続端子の該金属層とを
同一パターンでエッチングすることによって該外部接続
端子に該第１透明導電層が露出された第２コンタクト部
を形成する工程を包含してもよい。

【００２０】前記工程（ｇ）は、前記接続電極上の前記
保護層と該接続電極の前記金属層とを同一パターンでエ
ッチングすることによって、前記第１透明導電層からな
る該接続電極を形成する工程を包含してもよい。

【００２１】ゲート配線と、ソース配線と、該ゲート配
線、該ソース配線および接続電極を介して画素電極に接
続されたスイッチング素子と、該ゲート配線を外部と電
気的に接続するための外部接続端子とを有するアクティ
ブマトリクス基板の製造方法であって、（ａ）該スイッ
チング素子が形成された基板上に、第１透明導電層を形
成する工程と、（ｂ）該第１透明導電層上に金属層を形
成する工程と、（ｃ）該第１透明導電層と該金属層とを
同一パターンにエッチングすることによって、該第１透
明導電層と該金属層との２層構造を有する該と該接続電
極および該外部接続端子を形成する工程と、（ｄ）少な
くとも該スイッチング素子と、該ゲート配線と、該ソー
ス配線と、該接続電極とを覆う層間絶縁膜を形成する工
程と、（ｅ）マスクを用いたエッチングによって、該層
間絶縁膜の該接続電極上にコンタクトホールを形成する
とともに、該外部接続端子上の該層間絶縁膜を除去する
工程と、（ｆ）該工程（ｅ）と同じマスクを用いてエッ
チングすることによって、該接続電極の該コンタクトホ
ールに対応する位置の該金属層を除去し、該接続電極に
該画素電極を接続するための第１コンタクト部を形成す
るとともに、該外部接続端子の該金属層を除去し、該外
部接続端子の該第１透明導電層が露出された第２コンタ
クト部を形成する工程と、（ｇ）該層間絶縁膜を覆い、
且つ該第１コンタクト部で該接続電極と接続され、該外
部接続端子の該透明導電層が露出された該第２コンタク
ト部を覆う第２透明導電層を形成する工程と、（ｈ）該
第２透明導電層をパターニングすることによって、該画
素電極と、該第１および第２透明導電層の２層構造を有
する該外部接続端子を形成する工程と、を包含し、この
ことにより、上記目的が達成される。

【００２２】前記第１および第２透明導電層がインジウ
ム錫酸化物を用いて形成されてもよい。

【００２３】前記金属層がＴａ、Ｍｏ、Ｃｒ、Ｔｉ、及
びその窒化物のうち少なくとも１つを用いて形成されて
もよい。

【００２４】前記接続電極を形成する工程において、Ｃ
Ｆ₄、ＳＦ₆、ＢＣｌ₃、ＨＣｌガスのうち少なくとも１
つを用いてエッチングを行ってもよい。

【００２５】前記工程（ｃ）は、前記第１透明導電層を
エッチングストッパーとして前記金属層のエッチングを
行った後に、該金属層をマスクとして該第１透明導電層
をエッチングする工程を包含してもよい。

【００２６】前記工程（ｇ）は、前記外部接続端子の第
１透明導電層上に第２透明導電層を形成する工程を包含
してもよい。

【００２７】以下作用について説明する。

【００２８】本発明のアクティブマトリクス基板の製造
方法においては、透明導電層と金属層とを同一パターン
にエッチングすることによって、透明導電層と金属層と
からなる２層構造を有するソース配線と接続電極とを形
成するので、透明導電層をパターニングするためにのフ
ォトリソグラフィ工程を省略することができる。さら
に、接続電極を覆う保護層の少なくとも接続電極のコン
タクトホールに対応する位置の保護層を接続電極の金属
層と同一パターンにエッチングする。

【００２９】また、本発明のアクティブマトリクス基板
の製造方法においては、透明導電層と金属層とを同一パ
ターンにエッチングすることによって、透明導電層と金
属層とからなる２層構造を有するソース配線と接続電極
および外部接続端子を形成し、少なくともソース配線と
接続電極とを層間絶縁膜で覆い、少なくとも該続電極部
のコンタクトホールに対応する位置の層間絶縁膜を、外
部接続端子とコンタクトホールに対応する位置の金属層
と、同一パターンにエッチングする。このようなアクテ
ィブマトリクス基板の製造方法によれば、透明導電層層
パターニング時のフォトリソグラフィ工程を１回削減す
ることができ、外部接続端子の透明導電層に挟まれる金
属層を除去することができる。

【００３０】

【発明の実施の形態】本発明の上記およびその他の目的
および利点は、添付の図面を参照して以下の詳細な説明
を考慮すれば明らかになる。図中、同一の要素には同一
の参照符号を付している。

【００３１】（実施形態１）図１（ａ）は本発明のアク
ティブマトリクス基板の実施形態１の方法によって製造
された１画素部分の平面図を示す。図１（ｂ）は、図１
（ａ）のＢ−Ｂ’に対応する断面図である。図１（ｃ）
は図１（ａ）のＣ−Ｃ’に対応する断面図である。

【００３２】図２は、図１に示すアクティブマトリクス
基板の製造方法を示す。以下に、図２を参照してアクテ
ィブマトリクス基板の製造方法を示す。

【００３３】まず、基板上に、Ｔａ、Ｍｏ、Ｃｒ、Ｔ
ｉ、及びその窒化物のうち少なくとも１つをスパッタリ
ング法によって堆積した後に、パターニングを行い、ゲ
ート配線２及びこれから延出して形成されるゲート電極
３、及び容量配線４を形成する。基板は、その表面が絶
縁性を有する材料を用いて形成されていれば良く、例え
ばガラスを用いて形成されている。基板表面にはべース
コート膜としてＴａ₂Ｏ₅およびＳｉＯ₂などの絶縁膜を
形成してもよい。また容量配線４はゲート配線２を兼ね
ても良い。

【００３４】次に、ゲート電極３上にゲート絶縁膜５を
積層する。本実施形態では、プラズマ化学的気相成長
（Ｐ−ＣＶＤ）法により、例えばＳｉＮｘ膜を積層し、
ゲート絶縁膜を形成する。絶縁性を高めるためにゲート
電極を陽極酸化し、第１ゲート絶縁膜とし、ＣＶＤ等で
堆積した絶縁膜を第２絶縁膜としても良い。

【００３５】続いて、アモルファスＳｉ（半導体）層６
を、ゲート絶縁膜５上に、ＣＶＤ法により積層する。次
いで、ソース電極コンタクト層７ａおよびドレイン電極
コンタクト層７ｂとなる、不純物をドーピングしたｎ⁺
型のアモルファスＳｉまたはｎ⁺型の微結晶Ｓｉ層７
を、プラズマＣＶＤ法により、アモルファスＳｉ層６上
に積層する。

【００３６】不純物をドーピングしたｎ⁺型のアモルフ
ァスＳｉまたはｎ⁺型の微結晶Ｓｉ層７と、アモルファ
スＳｉ層６の両Ｓｉ層を島状にパターニングした。エッ
チングにはＨＣｌおよびＳＦ₆の混合ガスによるドライ
エッチング法を採用した。エッチングガスとしてＣＦ₄
およびＯ₂の混合ガス、あるいはＢＣｌ₃などを使用して
もよい。また、Ｓｉエッチング液としてＨＦ＋ＨＮＯ₃
等を用いたウェットエッチングでエッチングを行っても
よい（図２（ａ）参照）。

【００３７】次に、スパッタリング法によりインジウム
錫酸化物（ＩＴＯ）等の透明導電層９を積層し、更に続
けてＴａ、ＴｉおよびＡｌ等の金属層１１を積層する
（図２（ｂ）参照）。

【００３８】次に、透明導電層９をエッチングストッパ
ーとして金属層１１のエッチングを行う。エッチング
は、ＣＦ₄およびＯ₂の混合ガス等によるドライエッチン
グ、あるいは、ＨＦ＋ＨＮＯ₃混合液を用いたウェット
エッチング、ＢＣｌ₃やＣｌ₂を用いたウェットエッチン
グで行う。金属層１１のエッチング後、続けて透明導電
層９のエッチングを行う（図２（ｃ）参照）。この時、
上層に形成された金属層１１をマスクとして第１透明導
電層９のエッチングを行うために、透明導電層９は上層
の金属層１１と同一パターンとなる。透明導電層９は金
属層１１のエッチングストッパーとして働くだけでな
く、上記のソース電極コンタクト層７ａドレイン電極コ
ンタクト層７ｂとなる不純物をドーピングしたｎ⁺型の
アモルファスＳｉまたはｎ⁺型の微結晶Ｓｉ層７と良好
なコンタクトを得る働きをする。以上により、第１透明
導電層９と金属層１１との２層構造を有するソース配線
と、接続電極とを形成することができる。また、後述す
るように、この時、ゲート配線を外部と電気的に接続す
るための第１透明導電層と金属層との２層構造を有する
外部接続端子を形成してもよい。

【００３９】次に、アモルファスＳｉ（半導体層）６上
の不純物をドーピングしたｎ⁺型のアモルファスＳｉま
たはｎ⁺型の微結晶Ｓｉ層７をエッチングし、ソース電
極コンタクト層７ａおよびドレイン電極コンタクト層７
ｂを形成し、チャネル領域１４を形成する（図２（ｄ）
参照）。

【００４０】次に保護層１３を、基板上に、ＣＶＤ法に
より積層する（図２（ｅ）参照）。保護層１３は、例え
ばＳｉＮｘを用いて形成される。次に保護層１３のパタ
ーニングを行う。この際、図１（ｂ）に示すように、接
続電極１１０上の保護層も除去するパターンとし、例え
ばＣＦ₄およびＯ₂の混合ガスを用いて、保護層１３と接
続電極１１０上の金属層１１とを同時にドライエッチン
グ法でエッチングを行う。上述のように、エッチングの
方法としては、ＢＣｌ₃やＳＦ₆のガスを用いたドライエ
ッチングでも構わない。また接続電極１１０上の保護層
をＨＦ系の溶液を用いてエッチングを行い、続けて接続
電極１１０上の金属層１１をドライエッチングあるいは
ウェットエッチングしても構わない。

【００４１】保護層１３の形成後、ＴＦＴ１００と、ゲ
ート配線２と、ソース配線と、接続電極１１０とを覆う
層間絶縁膜１５を形成する。層間絶縁膜１５は、例え
ば、感光性のアクリル系有機樹脂膜をスピン塗布法によ
って形成する。その後、層間絶縁膜１５の接続電極上に
コンタクトホール１６を形成する。コンタクトホール１
６は、前記有機樹脂を所定のパターンに従って露光し、
アルカリ性溶液あるいは有機溶剤によって処理すること
によって形成することができる。または有機樹脂膜を塗
布し、フォトレジストによってパターニング後、例えば
ＣＦ₄およびＯ₂の混合ガス等でドライエッチングを行っ
ても構わない。

【００４２】以上のように、保護層を金属層と同一パタ
ーンにエッチングすることによって、接続電極上のコン
タクトホールに対応する位置に、画素電極１７を接続す
るための第１コンタクト部が形成される。また、第１透
明導電層９からなる接続電極１１０が形成される（図２
（ｆ）参照）。

【００４３】さらに、ゲート配線を外部と電気的に接続
するための外部接続端子においては、第１透明導電層
９’が露出された第２コンタクト部が形成される。

【００４４】最後に、層間絶縁膜１５を覆い、且つ、第
１コンタクト部で接続電極１１０と接続するように、画
素電極１７となるＩＴＯ等の第２透明導電層をスパッタ
リング法によって形成し、所定の形状にパターニングす
ることにより、画素電極１７を形成する（図２（ｇ）参
照）。

【００４５】本実施形態の製造方法により、製造された
アクティブマトリクス基板上のゲート配線を外部と電気
的に接続するための外部接続端子２００ｄの断面図を
（ｄ）に示す。本実施形態の製造方法によれば、外部接
続端子２００ｄにおいては、第１透明導電層層９’上の
保護層を除去したパターンとしている。従来の方法では
図４（ｃ）の様に下層の第１透明導電層９’と第２透明
導電層１７’との間に金属層１１’が挟まれた構造とな
っていたが、上記の様に保護層１３のパターニング後に
保護層１３’と金属層１１’とを同時にエッチングする
ことで、図４（ｄ）に示すような構造となり、ゲート配
線の外部接続端子において、第１透明導電層９’および
第２透明導電層１７’に挟まれる金属層１１’を除去す
ることができる。

【００４６】このようにして形成されたアクティブマト
リクス基板と図示しない対向電極及びカラーフィルター
が形成されたカラーフィルター基板とを所定の間隙を保
って貼り合わせ、間隙に液晶を封入し、図示しない駆動
回路及び照明装置を組み合わせることによって、本発明
のプロセスにより液晶表示装置が完成する。

【００４７】上記のように、実施形態１に示すアクティ
ブマトリクス基板の製造方法によれば、接続電極１１０
の金属層を除去することができるので、画素部の開口率
の低下を防ぐことができる。

【００４８】また、保護層１３のパターニング後に保護
層１３と金属層１１とを同時にエッチングするので、透
明導電層に挟まれる金属層を除去することができる。従
って、膜剥がれの問題を解決することができ、さらに、
金属層の酸化によるコンタクト抵抗の増加を防ぐことが
できる。また、透明導電層をパターニングする際に、フ
ォトリソグラフィ工程を１回削減することができる。

【００４９】（実施形態２）図３（ｇ）は本発明の実施
形態２の方法によって製造されたアクティブマトリク基
板の１画素部分の断面図である。図３（ａ）〜（ｇ）
は、実施形態２に示すアクティブマトリクス基板の製造
方法を示す。以下に、図３を参照してアクティブマトリ
クス基板の製造方法を示す。本実施形態においては、上
述の実施形態１の製造工程と下記の点において異なる。

【００５０】本実施形態においては、ＳｉＮｘを用いて
形成されるようなＴＦＴの保護層を形成せず、チャネル
領域１４を形成した後に、金属層１１が形成された基板
上に、直ちに、例えば、アクリル系等の有機樹脂をスピ
ン塗布法により塗布する（有機樹脂の誘電率約３．７μ
ｍ、膜厚約３μｍ）ことによって、ＴＦＴ１１０と、ゲ
ート配線２と、ソース配線と、接続電極１１０とを覆う
層間絶縁膜１５を形成する（図３（ｅ）参照）。

【００５１】次に層間絶縁膜１５と金属層１１とを、同
一パターンを用いてフォトレジストによってパターニン
グを行い、ＣＦ₄およびＯ₂の混合ガス等を用いてマスク
を用いたドライエッチングを行い、層間絶縁膜１５の接
続電極１１０上にコンタクトホール１６を形成する。ま
た、同時に、ゲート配線の外部接続端子においては、接
続端子上の層間絶縁膜が除去される（図３（ｆ）参
照）。上述のように、ドライエッチングの方法としては
ＣＦ₄＋Ｏ₂ガスの他に、ＳＦ₆、ＢＣｌ₃等を用いてもよ
い。あるいはウェットエッチングしても構わない。次
に、上記と同じマスクを用いてエッチングすることによ
って、接続電極１１０のコンタクトホールに対応する位
置の金属層１１を除去し、接続電極１１０に画素電極１
７を接続するための第１コンタクト部を形成する。ま
た、ゲート配線の外部接続端子においては、金属層１
１’を除去し、外部接続端子の第１透明導電層９’が露
出された第２コンタクト部を形成する。

【００５２】次に、第１コンタクト部で接続電極１１０
と接続され、外部接続端子においては、透明導電層９’
が露出された第２コンタクト部を覆うように、第２透明
導電層を形成する。

【００５３】最後に、第２透明導電層をパターニングす
ることによって、画素電極１７と、第１透明導電層９’
および第２透明導電層１７’との２層構造を有する外部
接続端子２００ｄを形成する。

【００５４】本実施形態の場合、図３（ｇ）に示すよう
に接続電極１１０上に金属層１１が残るが、コンタクト
部１６については金属層１１を除去することができる。
また、ゲート配線の外部接続端子２００ｄにおいては、
図３（ｄ）のように、透明導電層９’および１７’に挟
まれる金属層１１’を除去することができる。

【００５５】本発明の実施形態２に記載のアクティブマ
トリクス基板の製造方法によれば、層間絶縁膜１５のパ
ターニング後に層間絶縁膜１５と金属層１１を同時にエ
ッチングするので、透明導電層に挟まれる金属層を除去
することができる。従って、膜剥がれの問題を解決する
ことができ、さらに、金属層の酸化によるコンタクト抵
抗の増加を防ぐことができる。また、透明導電層をパタ
ーニングする際に、フォトリソグラフィ工程を１回削減
することができる。

【００５６】

【発明の効果】以上詳述したように、本発明のアクティ
ブマトリクス基板の製造方法によれば、従来のアクティ
ブマトリクス基板の性能を維持しつつ透明導電層をパタ
ーニングする際に、フォトリソグラフィ工程を削減する
ことができるとともに、画素部の開口率の低下を防ぐこ
とができるアクティブマトリクス基板を提供することが
できる。

【００５７】さらに、金属層の酸化によるコンタクト抵
抗の増加および膜剥がれの問題も解決することができ
る。

【図面の簡単な説明】

【図１】本発明の製造方法によって製造されたアクティ
ブマトリクス基板を示す図であって、（ａ）は１画素部
分の平面図、（ｂ）はＢ−Ｂ’断面図、（ｃ）はＣ−
Ｃ’断面図である。

【図２】本発明の実施形態１の製造方法を示す図であ
る。

【図３】本発明実施形態２の製造方法を示す図である。

【図４】（ａ）は液晶パネル全体図であって、（ｂ）は
ゲート配線の外部接続端子の拡大図、（ｃ）は従来の短
縮プロセスで形成された外部接続端子のＣ−Ｄ断面図、
（ｄ）は本発明の製造方法で製造された外部接続端子の
Ｃ−Ｄ断面図である。

【図５】従来の製造方法によって製造されたアクティブ
マトリクス基板を示す図であって、（ａ）は１画素部分
の平面図、（ｂ）はＢ−Ｂ’断面図、（ｃ）はＣ−Ｃ’
断面図である。

【図６】従来の製造方法を示す図である。

【図７】従来の短縮製造方法によって製造されたアクテ
ィブマトリクス基板を示す図であって、（ａ）は１画素
部分の平面図、（ｂ）はＢ−Ｂ’断面図、（ｃ）はＣ−
Ｃ’断面図である。

【図８】従来の短縮製造方法を示す図である。

【符号の説明】

１ 基板 ２ ゲート配線 ３ ゲート電極 ４ 容量配線 ５ ゲート絶縁膜 ６ アモルファスＳｉ層 ７ａ ソース電極コンタクト層 ７ｂ ドレイン電極コンタクト層 ９ 透明導電層 １１ 金属層 １３ 保護層 １４ チャネル領域 １５ 層間絶縁膜 １６ コンタクトホール １７ 画素電極 ２０ ソース配線 １００ ＴＦＴ １１０ 接続電極

───────────────────────────────────────────────────── フロントページの続き (72)発明者 藤川 隆 大阪府大阪市阿倍野区長池町22番22号 シ ャープ株式会社内

Claims (9)

【特許請求の範囲】
1. 【請求項１】 ゲート配線と、ソース配線と、該ゲート
   配線、該ソース配線および接続電極を介して画素電極に
   接続されたスイッチング素子とを有するアクティブマト
   リクス基板の製造方法であって、 （ａ）該スイッチング素子が形成された基板上に、第１
   透明導電層を形成する工程と、 （ｂ）該第１透明導電層上に金属層を形成する工程と、 （ｃ）該第１透明導電層と該金属層とを同一パターンに
   エッチングすることによって、該第１透明導電層と該金
   属層との２層構造を有する該ソース配線と接続電極とを
   形成する工程と、 （ｄ）少なくとも該ソース配線と該接続電極とを覆う保
   護層を形成する工程と、 （ｅ）該スイッチング素子と、該ゲート配線と、該ソー
   ス配線と、該接続電極とを覆う層間絶縁膜を形成する工
   程と、 （ｆ）該層間絶縁膜の該接続電極上にコンタクトホール
   を形成する工程と、 （ｇ）少なくとも該接続電極の該コンタクトホールに対
   応する位置の該保護層を該接続電極の該金属層と同一パ
   ターンにエッチングすることによって該接続電極に該画
   素電極を接続するための第１コンタクト部を形成する工
   程と、 （ｈ）該層間絶縁膜を覆い、且つ該第１コンタクト部で
   該接続電極と接続された第２透明導電層を形成する工程
   と、 （ｉ） 該第２透明導電層をパターニングすることによ
   って、該画素電極を形成する工程と、 を包含するアクティブマトリクス基板の製造方法。
2. 【請求項２】 前記ゲート配線を外部と電気的に接続す
   るための外部接続端子をさらに有し、 前記工程（ｃ）は、前記第１透明導電層と前記金属層と
   を同一パターンにエッチングすることによって、該第１
   透明導電層と該金属層との２層構造を有する外部接続端
   子を形成する工程を包含し、 前記工程（ｄ）は、該外部接続端子を覆う保護層を形成
   する工程を包含し、 前記工程（ｇ）は、該外部接続端子上の該保護層を該外
   部接続端子の該金属層と同一パターンにエッチングする
   ことによって該外部接続端子に該第１透明導電層が露出
   された第２コンタクト部を形成する工程を包含する請求
   項１に記載のアクティブマトリクス基板の製造方法。
3. 【請求項３】 前記工程（ｇ）は、前記接続電極上の前
   記保護層を該接続電極の前記金属層と同一パターンにエ
   ッチングすることによって、前記第１透明導電層からな
   る該接続電極を形成する工程を包含する請求項１に記載
   のアクティブマトリクス基板の製造方法。
4. 【請求項４】 ゲート配線と、ソース配線と、該ゲート
   配線、該ソース配線および接続電極を介して画素電極に
   接続されたスイッチング素子と、該ゲート配線を外部と
   電気的に接続するための外部接続端子とを有するアクテ
   ィブマトリクス基板の製造方法であって、 （ａ）該スイッチング素子が形成された基板上に、第１
   透明導電層を形成する工程と、 （ｂ）該第１透明導電層上に金属層を形成する工程と、 （ｃ）該第１透明導電層と該金属層とを同一パターンに
   エッチングすることによって、該第１透明導電層と該金
   属層との２層構造を有する該接続電極および該外部接続
   端子を形成する工程と、 （ｄ）少なくとも該スイッチング素子と、該ゲート配線
   と、該ソース配線と、該接続電極とを覆う層間絶縁膜を
   形成する工程と、 （ｅ）マスクを用いたエッチングによって、該層間絶縁
   膜の該接続電極上にコンタクトホールを形成するととも
   に、該外部接続端子上の該層間絶縁膜を除去する工程
   と、 （ｆ）該工程（ｅ）と同じマスクを用いてエッチングす
   ることによって、該接続電極の該コンタクトホールに対
   応する位置の該金属層を除去し、該接続電極に該画素電
   極を接続するための第１コンタクト部を形成するととも
   に、該外部接続端子の該金属層を除去し、該外部接続端
   子の該第１透明導電層が露出された第２コンタクト部を
   形成する工程と、 （ｇ）該層間絶縁膜を覆い、且つ該第１コンタクト部で
   該接続電極と接続され、該外部接続端子の該透明導電層
   が露出された該第２コンタクト部を覆う第２透明導電層
   を形成する工程と、 （ｈ）該第２透明導電層をパターニングすることによっ
   て、該画素電極と、該第１および第２透明導電層の２層
   構造を有する該外部接続端子を形成する工程と、 を包含するアクティブマトリクス基板の製造方法。
5. 【請求項５】 前記第１および第２透明導電層がインジ
   ウム錫酸化物を用いて形成される、請求項１から４のい
   ずれかに記載のアクティブマトリクス基板の製造方法。
6. 【請求項６】 前記金属層がＴａ、Ｍｏ、Ｃｒ、Ｔｉ、
   及びその窒化物のうち少なくとも１つを用いて形成され
   る、請求項１から４のいずれかに記載のアクティブマト
   リクス基板の製造方法。
7. 【請求項７】 前記接続電極を形成する工程において、
   ＣＦ₄、ＳＦ₆、ＢＣｌ₃、ＨＣｌガスのうち少なくとも
   １つを用いてエッチングを行う、請求項１から４のいず
   れかに記載のアクティブマトリクス基板の製造方法。
8. 【請求項８】 前記工程（ｃ）は、前記第１透明導電層
   をエッチングストッパーとして前記金属層のエッチング
   を行った後に、該金属層をマスクとして該第１透明導電
   層をエッチングする工程を包含する請求項１または４の
   いずれかに記載のアクティブマトリクス基板の製造方
   法。
9. 【請求項９】 前記工程（ｇ）は、前記外部接続端子の
   第１透明導電層上に第２透明導電層を形成する工程を包
   含する請求項２に記載のアクティブマトリクス基板の製
   造方法。